專利名稱：一種響度控制系統(tǒng)及控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字音頻信號處理技術(shù)，特別是一種響度控制系統(tǒng)及控制方法。
背景技術(shù)：
響度由氣壓迅速變化的振幅(聲壓)大小決定。但人耳對強度的主觀感覺與客觀 的實際強度并不一致，人耳對聲音的感覺，不僅和聲壓有關(guān)，還和頻率有關(guān)。聲壓級相同，頻 率不同的聲音，聽起來響亮程度也不同。結(jié)合聲壓、頻率和人耳的感覺得到的曲線關(guān)系稱 "等響度曲線"，如圖l所示。通過"等響度曲線"可以知道，人耳其實對高頻與低頻都不是 特別敏感，但對中頻非常敏感，尤其是3K和5K之間的音頻，這也是人說話時的聲音。
例如電視節(jié)目的播出，當(dāng)兩個節(jié)目切換時聲音可能很突然而且很響亮，這樣會讓 人受到驚嚇或感到不舒服，尤其是電視節(jié)目中間插播的直銷廣告，基本上是對白，而這也是 人耳最敏感的音頻，總是讓人覺得聲音太大。讓受眾感到不適、煩躁甚至驚嚇。由圖l不難 看出，只要控制了 3K到5K這個頻段的聲音就能達到控制音頻響度的目的。過去對響度的控 制方法主要是利用分立的電阻、電容和電感元件組成的控制系統(tǒng)。由于這樣的系統(tǒng)過于簡 單，不能調(diào)整參數(shù)，對動態(tài)范圍大的音頻信號處理效果不好，影響人們對電視節(jié)目的欣賞。

發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)存在的上述問題，本發(fā)明的目的是要針對電視節(jié)目播出中不可預(yù) 知的響度跳變，提供一種控制靈活、可以對動態(tài)范圍大的音頻信號進行良好處理的響度控 制系統(tǒng)及控制方法。 為了實現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下一種響度控制系統(tǒng)建立在FPGA芯片
基礎(chǔ)上，包括輸入模塊、音頻特征值提取模塊、系數(shù)產(chǎn)生模塊、延時模塊、輸出模塊，所述的 輸入模塊、音頻特征值提取模塊、系數(shù)產(chǎn)生模塊、輸出模塊依次串聯(lián)，所述的延時模塊連接
在輸入模塊和輸出模塊之間；所述的輸入模塊的功能是將要處理的串行音頻數(shù)據(jù)轉(zhuǎn)換成并 行的24bit音頻數(shù)據(jù)；所述的音頻特征值提取模塊的功能是將每個24bit音頻數(shù)據(jù)經(jīng)過帶 通濾波，并多次累加，再將累加和取平均值，得到這一音頻數(shù)據(jù)的響度值；所述的系數(shù)產(chǎn)生 模塊的功能是根據(jù)音頻數(shù)據(jù)的響度值和預(yù)設(shè)的門限值、比率值經(jīng)過一系列運算產(chǎn)生系數(shù)； 所述的延時模塊的功能是在FPGA芯片內(nèi)部做一個存儲區(qū)，將并行的24bit音頻數(shù)據(jù)存儲起 來；所述的輸出模塊的功能是將延時的音頻數(shù)據(jù)與產(chǎn)生的系數(shù)相乘，產(chǎn)生處理后的音頻數(shù) 據(jù)，并將并行的24bit數(shù)據(jù)，再經(jīng)過并串轉(zhuǎn)換產(chǎn)生出最后經(jīng)過處理的音頻數(shù)據(jù)流輸出。
—種響度控制方法包括以下步驟 A、由輸入模塊將要處理的串行音頻數(shù)據(jù)轉(zhuǎn)換成并行的24bit音頻數(shù)據(jù)采樣點，并 同時傳送到音頻特征值提取模塊和延時模塊； B、由音頻特征值提取模塊將每個24bit音頻數(shù)據(jù)經(jīng)過帶通濾波，并多次累加，再
將累加和取平均值，得到這一音頻數(shù)據(jù)的響度值并傳送到系數(shù)產(chǎn)生模塊； C、由系數(shù)產(chǎn)生模塊根據(jù)音頻數(shù)據(jù)的響度值和預(yù)設(shè)的門限值、比率值經(jīng)過一系列運算得出系數(shù)，并傳送到輸出模塊； D、由延時模塊將并行的24bit音頻數(shù)據(jù)存儲起來并傳送到輸出模塊； E、由輸出模塊將延時模塊傳送來的音頻數(shù)據(jù)與系數(shù)產(chǎn)生模塊傳送來的系數(shù)相乘，
產(chǎn)生處理后的音頻數(shù)據(jù)，并將并行的24bit數(shù)據(jù)再經(jīng)過并串轉(zhuǎn)換產(chǎn)生出經(jīng)過處理的音頻數(shù)
據(jù)流輸出。 本發(fā)明步驟C所述的系數(shù)計算公式如下 當(dāng)LD《TH時，系數(shù)P = 1 ; 當(dāng)LD > TH時，系數(shù)P = 10—(((LD—加*翻)- ; 式中，LD為上一步算出的音頻數(shù)據(jù)的響度值，TH為預(yù)設(shè)的門限值，RA為比率且 RA《1。 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果 1、由于本發(fā)明基于FPGA芯片進行設(shè)計，控制參數(shù)可由用戶自己設(shè)置，實現(xiàn)了控制 靈活。 2、由于本發(fā)明對響度特征值進行了提取并處理，對動態(tài)范圍大的信號的處理效果 良好。 3、由于本發(fā)明的算法是基于FPGA芯片實現(xiàn)的，而FPGA芯片又是技術(shù)成熟、易于開 發(fā)、價格低廉的芯片，從而縮短了開發(fā)周期，降低了開發(fā)成本。


本發(fā)明共有附圖3張，其中 圖l是等響度曲線。 圖2是響度控制系統(tǒng)組成示意圖。 圖3是聲音響度的控制方法流程框圖。 圖中1、輸入模塊，2、音頻特征值提取模塊，3、系數(shù)產(chǎn)生模塊，4、輸出模塊，5、延時模塊。
具體實施例方式
下面結(jié)合附圖對本發(fā)明進行進一步地描述。如圖2所示，一種響度控制系統(tǒng)建立 在FPGA芯片基礎(chǔ)上，包括輸入模塊1、音頻特征值提取模塊2、系數(shù)產(chǎn)生模塊3、延時模塊5、 輸出模塊4，所述的輸入模塊1、音頻特征值提取模塊2、系數(shù)產(chǎn)生模塊3、輸出模塊4依次串 聯(lián)，所述的延時模塊5連接在輸入模塊1和輸出模塊4之間；所述的輸入模塊l的功能是 將要處理的串行音頻數(shù)據(jù)轉(zhuǎn)換成并行的24bit音頻數(shù)據(jù)；所述的音頻特征值提取模塊2的 功能是將每個24bit音頻數(shù)據(jù)經(jīng)過帶通濾波，并多次累加，再將累加和取平均值，得到這一 音頻數(shù)據(jù)的響度值；所述的系數(shù)產(chǎn)生模塊3的功能是根據(jù)音頻數(shù)據(jù)的響度值和預(yù)設(shè)的門限 值、比率值經(jīng)過一系列運算產(chǎn)生系數(shù)；所述的延時模塊5的功能是在FPGA芯片內(nèi)部做一個 存儲區(qū)，將并行的24bit音頻數(shù)據(jù)存儲起來；所述的輸出模塊4的功能是將延時的音頻數(shù)據(jù) 與產(chǎn)生的系數(shù)相乘，產(chǎn)生處理后的音頻數(shù)據(jù)，并將并行的24bit數(shù)據(jù)，再經(jīng)過并串轉(zhuǎn)換產(chǎn)生 出最后經(jīng)過處理的音頻數(shù)據(jù)流輸出。
如圖3所示，一種響度控制方法包括以下步驟
A、由輸入模塊1將要處理的串行音頻數(shù)據(jù)轉(zhuǎn)換成并行的24bit音頻數(shù)據(jù)，并同時 傳送到音頻特征值提取模塊2和延時模塊5 ; B、由音頻特征值提取模塊2將每個24bit采樣點經(jīng)過帶通濾波，并多次累加，再將
累加和取平均值，得到這一音頻數(shù)據(jù)的響度值并傳送到系數(shù)產(chǎn)生模塊3 ; C、由系數(shù)產(chǎn)生模塊3根據(jù)音頻數(shù)據(jù)的響度值和預(yù)設(shè)的門限值、比率值經(jīng)過一系列
運算得出系數(shù)，并傳送到輸出模塊4 ; D、由延時模塊5將并行的24bit音頻數(shù)據(jù)采樣點存儲起來并傳送到輸出模塊4 ;
E、由輸出模塊4將延時模塊5傳送來的音頻數(shù)據(jù)與系數(shù)產(chǎn)生模塊3傳送來的系數(shù) 相乘，產(chǎn)生處理后的音頻數(shù)據(jù)，并將并行的24bit數(shù)據(jù)再經(jīng)過并串轉(zhuǎn)換產(chǎn)生出經(jīng)過處理的 音頻數(shù)據(jù)流輸出。 本發(fā)明步驟C所述的系數(shù)計算公式如下
當(dāng)LD《TH時，系數(shù)P = 1 ; 當(dāng)LD > TH時，系數(shù)P = 10—(((LD—加*翻)- ; 式中，LD為上一步算出的音頻數(shù)據(jù)的響度值，TH為預(yù)設(shè)的門限值，RA為比率且 RA《1。 本發(fā)明的工作原理如下 1、將串行的需要處理的音頻數(shù)據(jù)和與之同步的時鐘信號接入FPGA芯片，首先完 成串并轉(zhuǎn)移，將串行的數(shù)據(jù)流轉(zhuǎn)變成并行的24bit的音頻數(shù)據(jù)，便于接下來的處理和運算； 一個24bit音頻數(shù)據(jù)對應(yīng)一個音頻的采樣點(我們聽的聲音就是由若干個連續(xù)的采樣點組 成)。 2、將連續(xù)的串并轉(zhuǎn)移后的24bit音頻數(shù)據(jù)采樣值，送入FPGA內(nèi)部的FIR數(shù)字濾波 器，提取我們所要的響度音頻數(shù)值(音頻數(shù)據(jù)中3K 5K的數(shù)據(jù))；同時將表示響度特征的 音頻數(shù)據(jù)做1024次累加，再取其平均值；這樣做的目的是能夠更準(zhǔn)確的提取響度特征值。 我們把提取出的這個響度值作為接下來實施響度控制的依據(jù)。 3、將提取出來的響度特征值與設(shè)定好的壓縮門限值做比較，當(dāng)響度特征值大于門 限值時，系統(tǒng)啟動音頻壓縮功能，并根據(jù)壓縮比率產(chǎn)生一個壓縮系數(shù)；同時由于上面對音頻 采樣數(shù)據(jù)濾波、累加再計算其平均值需要一定的運算時間，也就是說在這一段時間內(nèi)的音 頻采樣數(shù)據(jù)是不能輸出的，這就需要在FPGA內(nèi)部做一個RAM將這段音頻采樣數(shù)據(jù)存儲，等 待壓縮系數(shù)產(chǎn)生以后再將存儲區(qū)的音頻采樣數(shù)據(jù)提取出來，并與壓縮系數(shù)相乘。這樣就得 出了我們想要的音頻數(shù)據(jù)；同時為了使輸出的音頻數(shù)據(jù)聽起來感覺更好，在此增加了兩個 效果處理的時間，即跟蹤時間和釋放時間。跟蹤時間就是在壓縮功能啟動后，在音頻采樣數(shù) 據(jù)乘以壓縮系數(shù)并達到最后穩(wěn)定輸出的時間，而釋放時間正好與之相反是在壓縮過程中， 當(dāng)響度特征值小于壓縮門限時，要關(guān)閉壓縮功能，從關(guān)閉到最后穩(wěn)定的時間就是釋放時間。 這兩個時間是根據(jù)需要自己設(shè)定，目的就是在啟動壓縮和撤銷壓縮的時候保證信號不會突 變，使最后輸出的效果更佳。 4、將處理好的24bit音頻數(shù)據(jù)，根據(jù)系統(tǒng)時鐘再轉(zhuǎn)換成串行的數(shù)據(jù)從FPGA輸出。
權(quán)利要求
一種響度控制系統(tǒng)，其特征在于所述的系統(tǒng)建立在FPGA芯片基礎(chǔ)上，包括輸入模塊(1)、音頻特征值提取模塊(2)、系數(shù)產(chǎn)生模塊(3)、延時模塊(5)、輸出模塊(4)，所述的輸入模塊(1)、音頻特征值提取模塊(2)、系數(shù)產(chǎn)生模塊(3)、輸出模塊(4)依次串聯(lián)，所述的延時模塊(5)連接在輸入模塊(1)和輸出模塊(4)之間；所述的輸入模塊(1)的功能是將要處理的串行音頻數(shù)據(jù)轉(zhuǎn)換成并行的24bit音頻數(shù)據(jù)；所述的音頻特征值提取模塊(2)的功能是將每個24bit音頻數(shù)據(jù)經(jīng)過帶通濾波，并多次累加，再將累加和取平均值，得到這一音頻數(shù)據(jù)的響度值；所述的系數(shù)產(chǎn)生模塊(3)的功能是根據(jù)音頻數(shù)據(jù)的響度值和預(yù)設(shè)的門限值、比率值經(jīng)過一系列運算產(chǎn)生系數(shù)；所述的延時模塊(5)的功能是在FPGA芯片內(nèi)部做一個存儲區(qū)，將并行的24bit音頻數(shù)據(jù)存儲起來；所述的輸出模塊(4)的功能是將延時的音頻數(shù)據(jù)與產(chǎn)生的系數(shù)相乘，產(chǎn)生處理后的音頻數(shù)據(jù)，并將并行的24bit數(shù)據(jù)，再經(jīng)過并串轉(zhuǎn)換產(chǎn)生出最后經(jīng)過處理的音頻數(shù)據(jù)流輸出。
2. —種響度控制方法，其特征在于包括以下步驟A、 由輸入模塊(1)將要處理的串行音頻數(shù)據(jù)轉(zhuǎn)換成并行的24bit音頻數(shù)據(jù)，并同時傳送到音頻特征值提取模塊(2)和延時模塊(5);B、 由音頻特征值提取模塊(2)將每個24bit數(shù)據(jù)經(jīng)過帶通濾波，并多次累加，再將累加和取平均值，得到這一音頻數(shù)據(jù)的響度值并傳送到系數(shù)產(chǎn)生模塊(3);C、 由系數(shù)產(chǎn)生模塊(3)根據(jù)音頻數(shù)據(jù)的響度值和預(yù)設(shè)的門限值、比率值經(jīng)過一系列運算得出系數(shù)，并傳送到輸出模塊(4);D、 由延時模塊(5)將并行的24bit音頻數(shù)據(jù)存儲起來并傳送到輸出模塊(4);E、 由輸出模塊(4)將延時模塊(5)傳送來的音頻數(shù)據(jù)與系數(shù)產(chǎn)生模塊(3)傳送來的系數(shù)相乘，產(chǎn)生處理后的音頻數(shù)據(jù)，并將并行的24bit數(shù)據(jù)再經(jīng)過并串轉(zhuǎn)換產(chǎn)生出經(jīng)過處理的音頻數(shù)據(jù)流輸出。
3. 根據(jù)權(quán)利要求2所述的響度控制方法，其特征在于步驟C所述的系數(shù)計算公式如下當(dāng)LD《TH時，系數(shù)P = 1 ;當(dāng)LD〉TH時，系數(shù)P = lo-加*臉加-加/加；式中，LD為上一步算出的音頻數(shù)據(jù)的響度值，TH為預(yù)設(shè)的門限值，RA為比率且RA《1 。
全文摘要
本發(fā)明公開了一種響度控制系統(tǒng)和控制方法，所述的系統(tǒng)建立在FPGA芯片基礎(chǔ)上，包括輸入模塊、音頻特征值提取模塊、系數(shù)產(chǎn)生模塊、延時模塊、輸出模塊，所述的方法包括以下步驟輸入模塊將要處理的串行音頻數(shù)據(jù)轉(zhuǎn)換成并行的24bit音頻數(shù)據(jù)；音頻特征值提取模塊產(chǎn)生音頻數(shù)據(jù)的響度值；系數(shù)產(chǎn)生模塊產(chǎn)生系數(shù)；延時模塊將并行的24bit音頻數(shù)據(jù)存儲；輸出模塊產(chǎn)生處理后的音頻數(shù)據(jù)，并將并行的24bit數(shù)據(jù)再經(jīng)過并串轉(zhuǎn)換產(chǎn)生出經(jīng)過處理的音頻數(shù)據(jù)流輸出。由于本發(fā)明基于FPGA芯片進行設(shè)計，控制參數(shù)可由用戶自己設(shè)置，控制靈活，對動態(tài)范圍大的信號的處理效果良好，開發(fā)周期短，開發(fā)成本低。
文檔編號H03G7/00GK101694987SQ20091018799
公開日2010年4月14日 申請日期2009年10月20日 優(yōu)先權(quán)日2009年10月20日
發(fā)明者曹智博, 程鵬 申請人:大連捷成實業(yè)發(fā)展有限公司;