專利名稱：一種輸出電壓可控的高線性上混頻器及混頻方法
技術領域：
本發(fā)明屬于無線通信技術領域，涉及一種輸出電壓可控的高線性上混頻器及混頻
方法。
背景技術：
隨著集成電路工藝技術的快速發(fā)展，給無線收發(fā)機系統(tǒng)高度集成提供了可能。同 時，通信系統(tǒng)技術的發(fā)展和消費市場的需求都集中在高數(shù)據(jù)傳輸速率的通信。這就需要使 用64QAM(Quadrature Amplitude Modulation,正交調(diào)幅)、256QAM甚至1024QAM的調(diào)制。 這些調(diào)制技術都要求進行射頻信號傳輸?shù)氖瞻l(fā)機有很高的線性度。目前，集成的發(fā)射機電 路中，通常采用吉爾伯特(Gilbert)結構的混頻器結構，如圖l所示。但是利用這種混頻器 結構，要獲得很高的線性度有一定的困難，因為圖1的電路中的MOS晶體管器件是非線性器 件，只有在小信號時可以線性工作，如果信號增大將產(chǎn)生失真和非線性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種輸出電壓可控的高線性上混頻器。
為解決上述技術問題，本發(fā)明采用如下技術方案。 —種輸出電壓可控的高線性上混頻器，包括電壓/電流轉換電路，混頻電路，幅度 檢測器，比較模塊；所述電壓/電流轉換電路用以將模擬的基帶信號轉換為電流信號；所述 混頻電路用以將所述電壓/電流轉換電路輸出的電流信號同L0信號進行混頻，輸出高線性 混頻信號；所述幅度檢測器用以檢測所述高線性混頻信號的幅度，輸出檢測信號；所述比 較模塊用以比較所述檢測信號和參考電壓信號，輸出控制信號控制所述電壓/電流轉換電 路輸出的電流。 作為本發(fā)明的一種優(yōu)選方案，所述電壓/電流轉換電路包括運算放大器U10，NM0S 晶體管M7，可調(diào)電阻R1， PMOS晶體管M1，電流源II ;所述運算放大器UIO的同相輸入端接 模擬的基帶信號BB—LP，反相輸入端接電流源Il，輸出端接NMOS晶體管M7的柵極；PM0S晶 體管Ml的漏極接運算放大器U10和電流源II相交的節(jié)點，源極接地，柵極接NM0S晶體管 M7的漏極和可調(diào)電阻R1的一端；可調(diào)電阻R1的另一端接地。 作為本發(fā)明的另一種優(yōu)選方案，所述可調(diào)電阻Rl連接有控制信號VCTRL，通過改 變控制信號VCTRL的值來調(diào)節(jié)可調(diào)電阻Rl的阻值。 作為本發(fā)明的再一種優(yōu)選方案，所述混頻電路包括NM0S晶體管M2、M3 ;NM0S晶體
管M2、 M3的漏極接NM0S晶體管M7的源極；NM0S晶體管M2的柵極接L0信號L0_I_P，源極
接輸出電壓節(jié)點OUTN ;NMOS晶體管M3的柵極接LO信號L0_I_N，源極接輸出電壓節(jié)點OUTP。 —種輸出電壓可控的高線性上混頻器的混頻方法，包括以下步驟 步驟一，電壓/電流轉換電路將模擬的基帶信號轉換為電流信號； 步驟二，混頻電路將所述電壓/電流轉換電路輸出的電流信號同LO信號進行混
頻，輸出高線性混頻信號；
4
步驟三，幅度檢測器檢測所述高線性混頻信號的幅度，輸出檢測信號； 步驟四，比較模塊比較所述檢測信號和參考電壓信號，輸出控制信號控制所述電
壓/電流轉換電路的輸出電流。 作為本發(fā)明的一種優(yōu)選方案，步驟一中，所述電壓/電流轉換電路包括運算放大 器U10，NM0S晶體管M7，可調(diào)電阻R1，PM0S晶體管M1，電流源II ;所述運算放大器UIO的同 相輸入端接模擬的基帶信號BB_I_P，反相輸入端接電流源Il，輸出端接NM0S晶體管M7的 柵極；PM0S晶體管M1的漏極接運算放大器UIO和電流源II相交的節(jié)點，源極接地，柵極接 NM0S晶體管M7的漏極和可調(diào)電阻Rl的一端；可調(diào)電阻Rl的另一端接地。
作為本發(fā)明的另一種優(yōu)選方案，所述可調(diào)電阻R1連接有控制信號VCTRL，通過改 變控制信號VCTRL的值來調(diào)節(jié)可調(diào)電阻Rl的阻值。 作為本發(fā)明的再一種優(yōu)選方案，所述混頻電路包括NM0S晶體管M2、M3 ;NM0S晶體 管M2、 M3的漏極接NM0S晶體管M7的源極；NM0S晶體管M2的柵極接L0信號L0_I_P，源極 接輸出電壓節(jié)點0UTN ;NM0S晶體管M3的柵極接L0信號L0_I_N，源極接輸出電壓節(jié)點0UTP。
本發(fā)明的有益效果在于它采用了負反饋控制回路，使輸出電壓幅度精確，且本發(fā) 明的電路結構簡單，有利于CMOS集成。


下面結合附圖對本發(fā)明的具體實施方式
作進一步詳細說明。
圖1為吉爾伯特結構的混頻器的結構示意圖；
圖2為本發(fā)明的結構示意圖；
圖3為本發(fā)明的部分核心電路圖。
具體實施方式

實施例 —種輸出電壓可控的高線性上混頻器，如圖2所示，包括電壓/電流轉換電路，混 頻電路，幅度檢測器，比較模塊；所述電壓/電流轉換電路用以將模擬的基帶信號轉換為電 流信號；所述混頻電路用以將所述電壓/電流轉換電路輸出的電流信號同LO信號進行混 頻，輸出高線性混頻信號；所述幅度檢測器用以檢測所述高線性混頻信號的幅度，輸出檢測 信號；所述比較模塊用以比較所述檢測信號和參考電壓信號，輸出控制信號控制所述電壓 /電流轉換電路輸出的電流。 所述電壓/電流轉換電路包括運算放大器U10，NM0S晶體管M7，可調(diào)電阻Rl，PM0S 晶體管Ml，電流源II ;所述運算放大器U10的同相輸入端接模擬的基帶信號BB_I_P，反相 輸入端接電流源Il，輸出端接NMOS晶體管M7的柵極；PM0S晶體管M1的漏極接運算放大 器U10和電流源11相交的節(jié)點，源極接地，柵極接NM0S晶體管M7的漏極和可調(diào)電阻Rl的 一端；可調(diào)電阻R1的另一端接地。所述可調(diào)電阻R1連接有控制信號VCTRL，通過改變控制 信號VCTRL的值來調(diào)節(jié)可調(diào)電阻Rl的阻值。所述混頻電路包括NM0S晶體管M2、 M3 ;NM0S 晶體管M2、 M3的漏極接NM0S晶體管M7的源極；NM0S晶體管M2的柵極接L0信號L0_I_P， 源極接輸出電壓節(jié)點0UTN ;NM0S晶體管M3的柵極接L0信號L0_I_N，源極接輸出電壓節(jié)點 0UTP。
—種輸出電壓可控的高線性上混頻器的混頻方法，包括以下步驟 步驟一，電壓/電流轉換電路將模擬的基帶信號轉換為電流信號； 步驟二，混頻電路將所述電壓/電流轉換電路輸出的電流信號同LO信號進行混
頻，輸出高線性混頻信號； 步驟三，幅度檢測器檢測所述高線性混頻信號的幅度，輸出檢測信號； 步驟四，比較模塊比較所述檢測信號和參考電壓信號，輸出控制信號控制所述電
壓/電流轉換電路的輸出電流。 步驟一中，所述電壓/電流轉換電路包括運算放大器U10，NM0S晶體管M7，可調(diào)電 阻R1，PM0S晶體管M1，電流源II ;所述運算放大器UIO的同相輸入端接模擬的基帶信號BB— LP，反相輸入端接電流源Il，輸出端接NMOS晶體管M7的柵極；PM0S晶體管M1的漏極接運 算放大器U10和電流源II相交的節(jié)點，源極接地，柵極接NM0S晶體管M7的漏極和可調(diào)電 阻R1的一端；可調(diào)電阻R1的另一端接地。所述可調(diào)電阻R1連接有控制信號VCTRL，通過 改變控制信號VCTRL的值來調(diào)節(jié)可調(diào)電阻Rl的阻值。所述混頻電路包括NM0S晶體管M2、 M3 ;NM0S晶體管M2、M3的漏極接NM0S晶體管M7的源極；NM0S晶體管M2的柵極接L0信號 L0_I_P，源極接輸出電壓節(jié)點0UTN ;NM0S晶體管M3的柵極接L0信號L0_I_N，源極接輸出 電壓節(jié)點0UTP。 本發(fā)明的結構示意圖如圖2所示。模擬的基帶信號BBI、BBQ首先經(jīng)過高線性的電 壓/電流轉換電路(V/I電路)轉換為電流信號，然后同本機振蕩信號LOI、LOQ進行混頻得 到高線性混頻信號V0UT， V0UT經(jīng)過幅度檢測器得到檢測信號DETJ)UT， DETJ)UT再和參考電 壓信號VREF進行比較得到控制信號VCTRL， VCTRL控制V/I電路的輸出電流。整個系統(tǒng)是 個負反饋系統(tǒng)，穩(wěn)定后，高線性混頻信號V0UT的的幅度值和參考電壓信號VREF相等。
圖3描述了本發(fā)明的部分核心電路?；祛l器采用的是有源Gilbert混頻器架構。 圖中，運算放大器U10，NM0S晶體管M7，可調(diào)電阻R1，PM0S晶體管M1，電流源II構成了一個 高線性度的電壓到電流的轉換器。其中，運算放大器U10的同相輸入端接BB—LP，反相輸入 端接電流源II，輸出端接NM0S晶體管M7的柵極；PM0S晶體管Ml的漏極接運算放大器U10 和電流源II相交的節(jié)點，源極接地，柵極接NM0S晶體管M7的漏極和可調(diào)電阻Rl的一端； 可調(diào)電阻Rl的另一端接地；NM0S晶體管M7的源極接NM0S晶體管M2、 M3的漏極；NM0S晶 體管M2的柵極接L0_I_P，源極接0UTN ;NM0S晶體管M3的柵極接L0_I_N，源極接0UTP。可 調(diào)電阻Rl連接有控制信號VCTRL，可以通過改變控制信號VCTRL的值來調(diào)節(jié)Rl的阻值。
本發(fā)明采用了負反饋控制回路，使輸出電壓幅度精確，且本發(fā)明的電路結構簡單， 有利于CM0S集成。 這里本發(fā)明的描述和應用是說明性的，并非想將本發(fā)明的范圍限制在上述實施例 中。這里所披露的實施例的變形和改變是可能的，對于那些本領域的普通技術人員來說實 施例的替換和等效的各種部件是公知的。本領域技術人員應該清楚的是，在不脫離本發(fā)明 的精神或本質(zhì)特征的情況下，本發(fā)明可以以其他形式、結構、布置、比例，以及用其他元件、 材料和部件來實現(xiàn)。
權利要求
一種輸出電壓可控的高線性上混頻器，其特征在于，包括電壓/電流轉換電路，用以將模擬的基帶信號轉換為電流信號；混頻電路，用以將所述電壓/電流轉換電路輸出的電流信號同LO信號進行混頻，輸出高線性混頻信號；幅度檢測器，用以檢測所述高線性混頻信號的幅度，輸出檢測信號；比較模塊，用以比較所述檢測信號和參考電壓信號，輸出控制信號控制所述電壓/電流轉換電路輸出的電流。
2. 根據(jù)權利要求1所述的輸出電壓可控的高線性上混頻器，其特征在于所述電壓/電流轉換電路包括運算放大器UIO， NMOS晶體管M7，可調(diào)電阻R1， PM0S晶體管M1，電流源11 ;所述運算放大器U10的同相輸入端接模擬的基帶信號BB_I_P，反相輸入端接電流源11 ，輸出端接NMOS晶體管M7的柵極；PMOS晶體管Ml的漏極接運算放大器U10和電流源II相交的節(jié)點，源極接地，柵極接NMOS晶體管M7的漏極和可調(diào)電阻Rl的一端；可調(diào)電阻Rl的另一端接地。
3. 根據(jù)權利要求2所述的輸出電壓可控的高線性上混頻器，其特征在于所述可調(diào)電阻Rl連接有控制信號VCTRL，通過改變控制信號VCTRL的值來調(diào)節(jié)可調(diào)電阻Rl的阻值。
4. 根據(jù)權利要求2所述的輸出電壓可控的高線性上混頻器，其特征在于所述混頻電路包括NMOS晶體管M2、M3 ;NMOS晶體管M2、M3的漏極接NMOS晶體管M7的源極；NMOS晶體管M2的柵極接LO信號L0_I_P，源極接輸出電壓節(jié)點OUTN ;NMOS晶體管M3的柵極接L0信號L0_I_N，源極接輸出電壓節(jié)點OUTP。
5. 權利要求1所述的輸出電壓可控的高線性上混頻器的混頻方法，其特征在于，包括以下步驟步驟一，電壓/電流轉換電路將模擬的基帶信號轉換為電流信號；步驟二，混頻電路將所述電壓/電流轉換電路輸出的電流信號同LO信號進行混頻，輸出高線性混頻信號；步驟三，幅度檢測器檢測所述高線性混頻信號的幅度，輸出檢測信號；步驟四，比較模塊比較所述檢測信號和參考電壓信號，輸出控制信號控制所述電壓/電流轉換電路的輸出電流。
6. 根據(jù)權利要求5所述的輸出電壓可控的高線性上混頻器的混頻方法，其特征在于步驟一中，所述電壓/電流轉換電路包括運算放大器UIO， NMOS晶體管M7，可調(diào)電阻R1，PM0S晶體管Ml，電流源II ;所述運算放大器U10的同相輸入端接模擬的基帶信號BB_I_P，反相輸入端接電流源Il，輸出端接NMOS晶體管M7的柵極；PM0S晶體管M1的漏極接運算放大器U10和電流源II相交的節(jié)點，源極接地，柵極接NMOS晶體管M7的漏極和可調(diào)電阻Rl的一端；可調(diào)電阻R1的另一端接地。
7. 根據(jù)權利要求6所述的輸出電壓可控的高線性上混頻器的混頻方法，其特征在于所述可調(diào)電阻Rl連接有控制信號VCTRL，通過改變控制信號VCTRL的值來調(diào)節(jié)可調(diào)電阻Rl的阻值。
8. 根據(jù)權利要求6所述的輸出電壓可控的高線性上混頻器的混頻方法，其特征在于所述混頻電路包括NMOS晶體管M2、 M3 ;NMOS晶體管M2、 M3的漏極接NMOS晶體管M7的源極；NMOS晶體管M2的柵極接LO信號L0_I_P，源極接輸出電壓節(jié)點OUTN ;NMOS晶體管M3的W及接LO信號LO_I_N，源極接輸出電壓節(jié)點OUTP。
全文摘要
本發(fā)明公開了一種輸出電壓可控的高線性上混頻器，包括電壓/電流轉換電路，混頻電路，幅度檢測器，比較模塊；所述電壓/電流轉換電路用以將模擬的基帶信號轉換為電流信號；所述混頻電路用以將所述電壓/電流轉換電路輸出的電流信號同LO信號進行混頻，輸出高線性混頻信號；所述幅度檢測器用以檢測所述高線性混頻信號的幅度，輸出檢測信號；所述比較模塊用以比較所述檢測信號和參考電壓信號，輸出控制信號控制所述電壓/電流轉換電路輸出的電流。本發(fā)明采用了負反饋控制回路，使輸出電壓幅度精確，且本發(fā)明的電路結構簡單，有利于CMOS集成。
文檔編號H03D7/16GK101707475SQ20091019829
公開日2010年5月12日 申請日期2009年11月4日 優(yōu)先權日2009年11月4日
發(fā)明者劉瑞金, 迮德東 申請人:捷頂微電子(上海)有限公司