專利名稱：防止閂鎖的電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)，特別涉及一種防止閂鎖(Latch-UP)的電路和方法。
背景技術(shù)：
閂鎖效應(yīng)，又稱寄生可控硅整流器(SCR，Silicon Controlled Rectifier)效應(yīng) 或寄生PNPN效應(yīng)。在整體硅的CMOS晶體管下，不同極性摻雜的區(qū)域間都會(huì)構(gòu)成PN結(jié)， 而兩個(gè)靠近的反方向的PN結(jié)就構(gòu)成了一個(gè)雙極結(jié)型晶體三極管(BJT，Bipolar Junction Transistor)。因此，CMOS晶體管的下面會(huì)構(gòu)成多個(gè)三極管，這些三極管自身就可能構(gòu)成一 個(gè)電路，這就是MOS晶體管的寄生三極管效應(yīng)。如果電路偶爾出現(xiàn)了能夠使三極管導(dǎo)通的 條件，例如過壓、大電流、電離輻射(ionizing radiation)等，這個(gè)寄生電路就會(huì)極大的影 響電路的正常運(yùn)作，使包含有CMOS器件的核心電路(core circuit)承受比正常工作大得 多的電流，可能會(huì)使電路迅速的燒毀。閂鎖狀態(tài)下，在電源(VDD)與地(GND或VSS)之間形 成短路，造成瞬間大電流和電壓瞬間降低。閂鎖效應(yīng)在大線寬的工藝上作用并不明顯，而線寬越小，寄生三極管的反應(yīng)電壓 越低，閂鎖效應(yīng)的影響就越明顯。因此，與大尺寸集成電路相比，現(xiàn)今采用深亞微米制造工 藝制造的CMOS集成電路更容易受到閂鎖效應(yīng)的影響而損壞。現(xiàn)有技術(shù)中，一種版圖級(jí)(Layout)的防止閂鎖的方法如圖1所示，在PMOS晶體管 和NMOS晶體管間加P+保護(hù)環(huán)(guard-rings) Gll和N+保護(hù)環(huán)G12，這種方法會(huì)增加阱接觸 (well contacts)，并且增大PMOS晶體管和NMOS晶體管間的布局面積。還有一種工藝級(jí)的 防止閂鎖的方法如圖2，采用絕緣體上硅(S0I，Silicon on Insulator)技術(shù)，其是在硅襯 底Sl和器件層Ll之間引入一層埋氧化層(Buried 0Xide)Bl，這種方法會(huì)增加工藝的復(fù)雜 度。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種防止閂鎖的電路和方法，以防止CMOS集成電路受 到閂鎖效應(yīng)的影響而損壞。為解決上述問題，本發(fā)明實(shí)施方式提供一種防止閂鎖的電路，包括電流檢測單 元，檢測第一電源和第二電源之間的電流；開關(guān)單元，由所述電流檢測單元控制，在所述電 流檢測單元檢測到的電流超過預(yù)定電流時(shí)，關(guān)閉所述第一電源和/或第二電源至核心電路 的通路。為解決上述問題，本發(fā)明實(shí)施方式還提供一種防止閂鎖的方法，包括檢測第一電 源和第二電源之間的電流；在所述檢測到的電流超過預(yù)定電流時(shí)，關(guān)閉所述第一電源和/ 或第二電源至核心電路的通路。上述技術(shù)方案提供了一種電路級(jí)的防止閂鎖的方法，在檢測到電源間產(chǎn)生大電流 時(shí)關(guān)閉電源至CMOS集成電路(核心電路)的通路，以此切斷CMOS集成電路的電流路徑，這 樣大電流就不會(huì)流入CMOS集成電路，從而防止了 CMOS集成電路受到閂鎖效應(yīng)引起的大電流影響而損壞。與現(xiàn)有的版圖級(jí)的防止閂鎖的方法相比，上述技術(shù)方案的電路結(jié)構(gòu)簡單，占據(jù)的 布局面積較小，同時(shí)也不會(huì)增加阱接觸；與現(xiàn)有的工藝級(jí)的防止閂鎖的方法相比，上述技術(shù) 方案也不會(huì)增加工藝的復(fù)雜度。


圖1是現(xiàn)有的一種布局級(jí)防止閂鎖的結(jié)構(gòu)示意圖；圖2是現(xiàn)有的一種工藝級(jí)防止閂鎖的結(jié)構(gòu)示意圖；圖3是本發(fā)明防止閂鎖的電路的一種實(shí)施方式示意圖；圖4是本發(fā)明防止閂鎖的電路的另一種實(shí)施方式示意圖；圖5是本發(fā)明防止閂鎖的電路的又一種實(shí)施方式示意圖；圖6是本發(fā)明防止閂鎖的電路的一個(gè)實(shí)施例示意圖；圖7是本發(fā)明防止閂鎖的電路的放電單元的一個(gè)實(shí)施例示意圖；圖8是本發(fā)明防止閂鎖的電路的放電單元的另一個(gè)實(shí)施例示意圖；圖9是本發(fā)明防止閂鎖的電路的另一個(gè)實(shí)施例示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施方式提供了一種電路級(jí)的防止閂鎖的方法，在檢測到電源間產(chǎn)生大電 流時(shí)關(guān)閉電源至核心電路的通路，以此切斷電源對(duì)核心電路的供電路徑，這樣大電流就不 會(huì)流入核心電路，從而防止了因閂鎖效應(yīng)引起的大電流對(duì)核心電路的影響，避免核心電路 的器件受到損壞。本發(fā)明實(shí)施方式的防止閂鎖的電路包括電流檢測單元，檢測第一電源和第二電 源之間的電流；開關(guān)單元，由所述電流檢測單元控制，在所述電流檢測單元檢測到的電流超 過預(yù)定電流時(shí)，關(guān)閉所述第一電源和/或第二電源至核心電路的通路。
所述核心電路為CMOS集成電路，其連接在第一電源和第二電源之間，由第一電源 和第二電源提供工作的電壓。電流檢測單元檢測第一電源和第二電源之間的電流可以是檢 測第一電源和核心電路之間的電流，也可以是檢測第二電源和核心電路之間的電流。所述 預(yù)定電流根據(jù)實(shí)際情況而確定，通?？梢源笥诤诵碾娐氛９ぷ鲿r(shí)的瞬態(tài)最大電流，例如， 為核心電路正常工作時(shí)的瞬態(tài)最大電流的10倍。以第一電源為提供核心電路工作電壓(VDD)的電源，第二電源為接地(GND)的電 源為例，本發(fā)明防止閂鎖的電路的一種實(shí)施方式如圖3所示，包括電流檢測單元11和開關(guān) 單元21，其中，電流檢測單元11檢測第一電源VDD和核心電路10之間的電流，開關(guān)單元21 在電流檢測單元11檢測到的電流超過預(yù)定電流時(shí)，關(guān)閉第一電源VDD至核心電路10的通路。當(dāng)核心電路10的寄生SCR被觸發(fā)(或者說，MOS晶體管的寄生三極管導(dǎo)通)，第一 電源VDD和第二電源GND之間產(chǎn)生大電流(超過預(yù)定電流)，其會(huì)從第一電源VDD經(jīng)過核心 電路10流向第二電源GND，電流檢測單元11檢測到此大電流時(shí)產(chǎn)生的控制信號(hào)CTl會(huì)觸發(fā) 開關(guān)單元21關(guān)閉第一電源VDD至核心電路10的通路，大電流在核心電路10的流通路徑被 切斷，這樣就防止了因閂鎖效應(yīng)引起的大電流對(duì)核心電路造成的影響甚至損壞。
本實(shí)施方式防止閂鎖的電路還可以包括放電單元31，連接在第一電源VDD和第二 電源GND之間，在第一電源VDD和第二電源GND之間的電流超過預(yù)定電流時(shí)進(jìn)行放電。放 電單元31在第一電源VDD和第二電源GND之間有大電流產(chǎn)生時(shí)可以有效地將大電流從第 一電源VDD (高電壓源)導(dǎo)引至第二電源GND (低電壓源)，以快速地旁路因閂鎖效應(yīng)引起的 大電流。在大電流產(chǎn)生，開關(guān)單元21關(guān)閉第一電源VDD至核心電路10的通路前，放電單元 31可以分流一部分大電流，這樣可以保護(hù)核心電路10不受大電流的沖擊而損壞。另外，當(dāng) 有靜電放電現(xiàn)象發(fā)生時(shí)，放電單元31可以迅速導(dǎo)通，在第一電源VDD和第二電源GND之間 形成一個(gè)放電通路，進(jìn)而可以進(jìn)一步為其他核心電路提供靜電保護(hù)，使其免受靜電放電脈 沖的沖擊。本實(shí)施方式中，開關(guān)單元21在電流檢測單元11檢測到的電流未超過預(yù)定電流時(shí)， 開啟第一電源VDD至核心電路10的通路。例如，在第一電源VDD和第二電源GND之間的電 流恢復(fù)到正常狀態(tài)時(shí)，電流檢測單元21產(chǎn)生的控制信號(hào)會(huì)觸發(fā)開關(guān)單元21開啟第一電源 VDD至核心電路10的通路，使核心電路10恢復(fù)到正常工作狀態(tài)。在其他實(shí)施方式中，當(dāng)?shù)?一電源VDD和第二電源GND之間的電流恢復(fù)到正常狀態(tài)時(shí)，開關(guān)單元21也可以由其他具有 上述相同功能的電路觸發(fā)，以開啟第一電源VDD至核心電路10的通路。本發(fā)明防止閂鎖的電路的另一種實(shí)施方式如圖4所示，包括電流檢測單元12和開 關(guān)單元22。與圖3所示電路不同，本實(shí)施方式的電流檢測單元12檢測的是核心電路10和 第二電源GND之間的電流，開關(guān)單元22在電流檢測單元12檢測到的電流超過預(yù)定電流時(shí)， 關(guān)閉核心電路10至第二電源GND的通路。另外，開關(guān)單元22在電流檢測單元12檢測到的 電流未超過預(yù)定電流時(shí)，開啟核心電路10至第二電源GND的通路。當(dāng)核心電路10的寄生SCR被觸發(fā)(或者說，MOS晶體管的寄生三極管導(dǎo)通)，第一 電源VDD和第二電源GND之間產(chǎn)生大電流(超過預(yù)定電流)，其會(huì)從第一電源VDD經(jīng)過核心 電路10流向第二電源GND，電流檢測單元12檢測到此大電流時(shí)產(chǎn)生的控制信號(hào)CT2會(huì)觸發(fā) 開關(guān)單元22關(guān)閉核心電路10至第二電源GND的通路，大電流在核心電路10的流通路徑被 切斷，這樣就防止了因閂鎖效應(yīng)引起的大電流對(duì)核心電路造成的影響甚至損壞。本發(fā)明防止閂鎖的電路的又一種實(shí)施方式如圖5所示，包括電流檢測單元13、第 一開關(guān)單元23和第二開關(guān)單元M。電流檢測單元13可以包括圖3所示的電流檢測單元 11和圖4所示的電流檢測單元12，對(duì)應(yīng)地，第一開關(guān)單元23可以與圖3所示的開關(guān)單元21 相同，第二開關(guān)單元M可以與圖4所示的開關(guān)單元22相同。另外，在其他實(shí)施方式中，電流檢測單元也可以與圖3所示的電流檢測單元11相 同，對(duì)應(yīng)地，連接在第一電源VDD和核心電路10之間的第一開關(guān)單元由電流檢測單元11輸 出的控制信號(hào)CTl控制，連接在第二電源GND和核心電路10之間的第二開關(guān)單元由電流檢 測單元11輸出的控制信號(hào)CTl的反相信號(hào)控制；或者電流檢測單元13與圖4所示的電流 檢測單元12相同，對(duì)應(yīng)地，連接在第一電源VDD和核心電路10之間的第一開關(guān)單元由電流 檢測單元12輸出的控制信號(hào)CT2的反相信號(hào)控制，連接在第二電源GND和核心電路10之 間的第二開關(guān)單元由電流檢測單元12輸出的控制信號(hào)CT2控制。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明實(shí)施方式進(jìn)行進(jìn)一步地詳細(xì)說明。本發(fā)明防止閂鎖的電路的一個(gè)實(shí)施例如圖6所示，其對(duì)應(yīng)于圖3所示實(shí)施方式的 電路。結(jié)合圖3和圖6，本實(shí)施例防止閂鎖的電路包括電流檢測單元11、開關(guān)單元21和放電單元31。其中，電流檢測單元11連接在核心電路10的第二端B (接地的一端)和第二電 源GND之間，開關(guān)單元21連接在第一電源VDD和核心電路10的第一端A(接工作電壓的一 端)之間，放電單元31連接在第一電源VDD和第二電源GND之間。電流檢測單元11包括第一電阻R1、第一反相器hvl、第一晶體管麗1和第二晶體 管麗2，第一晶體管麗1和第二晶體管麗2為NMOS晶體管。第一電阻Rl的一端連接第一電 源VDD，另一端連接第一反相器hvl的輸入端和第二晶體管MN2的漏極；第一反相器hvl 的輸出端為電流檢測單元11的輸出端，即輸出的控制信號(hào)CTl ；第一晶體管麗1和第二晶 體管麗2的源極接第二電源GND ；第一晶體管麗1的柵極連接第二晶體管MN2的柵極、漏極， 并連接核心電路10的第二端B。第一晶體管麗1和第二晶體管麗2構(gòu)成電流鏡。開關(guān)單元21包括開關(guān)晶體管MP3，開關(guān)晶體管MP3為PMOS晶體管，其柵極連接電 流檢測單元11的第一反相器hVl的輸出端(即由控制信號(hào)CTl控制)，源極連接第一電源 VDD，漏極連接核心電路10的第一端。在正常工作狀態(tài)下，流過第一電阻Rl的電流非常小，因此，經(jīng)過第一電阻Rl的壓 降非常小(可以忽略)，第一反相器hvl輸出低電平，開啟開關(guān)晶體管MP3，核心電路10的 供電路徑處于開啟狀態(tài)。在閂鎖效應(yīng)發(fā)生時(shí)，第一電源VDD和第二電源GND之間產(chǎn)生大電流，此大電流從第 一電源VDD流經(jīng)開關(guān)晶體管MP3、核心電路10和第一晶體管麗1到第二電源GND，第一晶體 管MNl的大電流鏡像到第二晶體管MN2，使第一電阻Rl的壓降快速增大，從而使得第一反相 器hvl輸出高電平，關(guān)閉開關(guān)晶體管MP3，由此關(guān)閉給核心電路10的供電路徑。由于核心 電路10的供電路徑被切斷，大電流不會(huì)流經(jīng)核心電路10，閂鎖效應(yīng)也隨之消除。在閂鎖效應(yīng)消除后，流過第一電阻Rl的電流非常小，因此，經(jīng)過第一電阻Rl的壓 降可以忽略，第一反相器^wl輸出低電平，開啟開關(guān)晶體管MP3，使核心電路10恢復(fù)到正常 工作狀態(tài)。本實(shí)施例的放電單元31可以是如圖7所示的靜電放電(ESD)電路，包括電容Ca、 第二電阻Ra和放電晶體管MN4，放電晶體管MN4為NMOS晶體管。電容Ca的一端連接第一 電源VDD，電容Ca的另一端連接第二電阻Ra的一端和放電晶體管MN4的柵極，第二電阻Ra 的另一端連接第二電源GND，放電晶體管MN4的漏極連接第一電源VDD、源極連接第二電源 GND。在正常工作狀態(tài)下，放電晶體管MN4的柵極電壓為低電平，關(guān)閉放電晶體管MN4。 在第一電源VDD和第二電源GND之間有大電流(發(fā)生閂鎖效應(yīng))或發(fā)生靜電放電現(xiàn)象時(shí)， 放電晶體管MN4的柵極電壓快速上升使得放電晶體管MN4的寄生三極管迅速開啟放電，將 大電流從第一電源VDD導(dǎo)引至第二電源GND。基于相似的工作原理，放電單元31也可以是如圖8所示的靜電放電電路，包括電 容Cb、第二電阻Rb、第二反相器和放電晶體管MN4，放電晶體管MN4為NMOS晶體管。 電容Cb的一端連接第二電源GND，電容Cb的另一端連接第二電阻Rb的一端和第二反相器 Inv3的輸入端，第二反相器的輸出端連接放電晶體管MN4的柵極，第二電阻Rb的另一 端連接第一電源VDD，放電晶體管MN4的漏極連接第一電源VDD、源極連接第二電源GND。放電單元31在第一電源VDD和第二電源GND間產(chǎn)生大電流時(shí)可以避免核心電路 受到大電流的沖擊而損壞。本實(shí)施例的放電單元31 (靜電放電電路)在閂鎖效應(yīng)或靜電放電事件發(fā)生時(shí)，對(duì)核心電路10具有保護(hù)作用
在閂鎖效應(yīng)發(fā)生時(shí)，第一電源VDD和第二電源GND間產(chǎn)生大電流，第一電源VDD至 核心電路10的通路還未關(guān)閉前，放電單元31可以分流部分大電流，減小了流經(jīng)核心電路10 的電流，以此降低核心電路10受到大電流的沖擊而損壞的可能性。在靜電放電事件發(fā)生時(shí)，第一電源VDD或第二電源GND上有靜電脈沖出現(xiàn)，放電單 元31可以迅速形成放電通路將很大的靜電放電電流泄放掉，以此保護(hù)核心電路10免受靜 電放電的沖擊而損壞。本發(fā)明防止閂鎖的電路的另一個(gè)實(shí)施例如圖9所示，其對(duì)應(yīng)于圖4所示實(shí)施方式 的電路。結(jié)合圖4和圖9，本實(shí)施例防止閂鎖的電路包括電流檢測單元12、開關(guān)單元22和 放電單元31。其中，電流檢測單元12連接在第一電源VDD和核心電路10的第一端(接工 作電壓的一端)之間，開關(guān)單元22連接在核心電路10的第二端(接地的一端)和第二電 源GND之間，放電單元31連接在第一電源VDD和第二電源GND之間。電流檢測單元12包括第一電阻R2、第一反相器hv2、第一晶體管MPl和第二晶體 管MP2，第一晶體管MPl和第二晶體管MP2為PMOS晶體管。第一電阻R2的一端連接第二電 源GND，另一端連接第一反相器的輸入端和第二晶體管MP2的漏極；第一反相器 的輸出端為電流檢測單元12的輸出端，即輸出的控制信號(hào)CT2 ；第一晶體管MPl和第二晶 體管MP2的源極接第一電源VDD ；第一晶體管MPl的柵極連接第二晶體管MP2的柵極、漏極， 并連接核心電路10的第一端A。第一晶體管MPl和第二晶體管MP2構(gòu)成電流鏡。開關(guān)單元22包括開關(guān)晶體管MN3，開關(guān)晶體管MN3為NMOS晶體管，其柵極連接電 流檢測單元12的第一反相器的輸出端(即由控制信號(hào)CT2控制)，源極連接第二電源 GND，漏極連接核心電路10的第二端B。圖9所示防止閂鎖的電路的工作原理與圖6所示防止閂鎖的電路的工作原理相 似，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)可以理解，在此不再贅述。對(duì)應(yīng)地，本發(fā)明實(shí)施方式還提供一種防止閂鎖的方法，包括檢測第一電源和第二 電源之間的電流；在所述檢測到的電流超過預(yù)定電流時(shí)，關(guān)閉所述第一電源和/或第二電 源至核心電路的通路。可選的，所述防止閂鎖的方法還包括在所述檢測到的電流未超過預(yù)定電流時(shí)，開 啟所述第一電源和/或第二電源至核心電路的通路?？蛇x的，所述防止閂鎖的方法還包括在所述第一電源和第二電源之間的電流超 過預(yù)定電流時(shí)進(jìn)行放電。綜上所述，上述技術(shù)方案在檢測到電源間的電流超過預(yù)定電流時(shí)關(guān)閉電源至核心 電路的通路，以此切斷電源對(duì)核心電路的供電路徑，這樣大電流就不會(huì)流入核心電路，從而 防止了因閂鎖效應(yīng)引起的大電流對(duì)核心電路的影響，避免核心電路的器件受到損壞。另外，放電單元在電源間產(chǎn)生大電流時(shí)可以分流部分大電流，使流經(jīng)核心電路的 電流減小，因而可以避免核心電路受到大電流的沖擊而損壞。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技 術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的保 護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種防止閂鎖的電路，其特征在于，包括電流檢測單元，檢測第一電源和第二電源之間的電流；開關(guān)單元，由所述電流檢測單元控制，在所述電流檢測單元檢測到的電流超過預(yù)定電 流時(shí)，關(guān)閉所述第一電源和/或第二電源至核心電路的通路。
2.根據(jù)權(quán)利要求1所述的防止閂鎖的電路，其特征在于，所述開關(guān)單元還在所述電流 檢測單元檢測到的電流未超過預(yù)定電流時(shí)，開啟所述第一電源和/或第二電源至核心電路 的通路。
3.根據(jù)權(quán)利要求1或2所述的防止閂鎖的電路，其特征在于，所述預(yù)定電流大于核心電 路正常工作時(shí)的瞬態(tài)最大電流。
4.根據(jù)權(quán)利要求1或2所述的防止閂鎖的電路，其特征在于，所述電流檢測單元包括第一電阻、第一反相器、第一晶體管和第二晶體管，其中，第一 電阻的一端連接第一電源，另一端連接第一反相器的輸入端和第二晶體管的漏極；第一反 相器的輸出端為電流檢測單元的輸出端；第一晶體管和第二晶體管的源極接第二電源；第 一晶體管的柵極連接第二晶體管的柵極、漏極，并連接核心電路接地的一端，所述開關(guān)單元包括開關(guān)晶體管，柵極連接第一反相器的輸出端，源極連接第一電源，漏 極連接核心電路接工作電壓的一端。
5.根據(jù)權(quán)利要求1或2所述的防止閂鎖的電路，其特征在于，所述電流檢測單元包括第一電阻、第一反相器、第一晶體管和第二晶體管，其中，第一 電阻的一端連接第二電源，另一端連接第一反相器的輸入端和第二晶體管的漏極；第一反 相器的輸出端為電流檢測單元的輸出端；第一晶體管和第二晶體管的源極接第一電源；第 一晶體管的柵極連接第二晶體管的柵極、漏極，并連接核心電路接工作電壓的一端，所述開關(guān)單元包括開關(guān)晶體管，柵極連接第一反相器的輸出端，源極連接第二電源，漏 極連接核心電路接地的一端。
6.根據(jù)權(quán)利要求1或2所述的防止閂鎖的電路，其特征在于，還包括放電單元，在所 述第一電源和第二電源之間的電流超過預(yù)定電流時(shí)進(jìn)行放電。
7.根據(jù)權(quán)利要求6所述的防止閂鎖的電路，其特征在于，所述放電單元包括電容、第 二電阻和放電晶體管，其中，電容的一端連接第一電源，另一端連接第二電阻的一端和放電 晶體管的柵極；第二電阻的另一端連接第二電源；放電晶體管的漏極連接第一電源，源極 連接第二電源。
8.根據(jù)權(quán)利要求6所述的防止閂鎖的電路，其特征在于，所述放電單元包括電容、第 二電阻、第二反相器和放電晶體管，其中，電容的一端連接第二電源，另一端連接第二電阻 的一端和第二反相器的輸入端；第二反相器的輸出端連接放電晶體管的柵極；第二電阻的 另一端連接第一電源；放電晶體管的漏極連接第一電源，源極連接第二電源。
9.一種防止閂鎖的方法，其特征在于，包括檢測第一電源和第二電源之間的電流；在所述檢測到的電流超過預(yù)定電流時(shí)，關(guān)閉所述第一電源和/或第二電源至核心電路 的通路。
10.根據(jù)權(quán)利要求9所述的防止閂鎖的方法，其特征在于，還包括在所述檢測到的電 流未超過預(yù)定電流時(shí)，開啟所述第一電源和/或第二電源至核心電路的通路。
11.根據(jù)權(quán)利要求9或10所述的防止閂鎖的方法，其特征在于，所述預(yù)定電流大于核心 電路正常工作時(shí)的瞬態(tài)最大電流。
12.根據(jù)權(quán)利要求9或10所述的防止閂鎖的方法，其特征在于，還包括在所述第一電 源和第二電源之間的電流超過預(yù)定電流時(shí)進(jìn)行放電。
全文摘要
一種防止閂鎖的電路和方法，所述防止閂鎖的電路包括電流檢測單元，檢測第一電源和第二電源之間的電流；開關(guān)單元，由所述電流檢測單元控制，在所述電流檢測單元檢測到的電流超過預(yù)定電流時(shí)，關(guān)閉所述第一電源和/或第二電源至核心電路的通路。所述防止閂鎖的電路和方法可以防止CMOS集成電路受到閂鎖效應(yīng)的影響而損壞。
文檔編號(hào)H03K19/007GK102055460SQ20091019836
公開日2011年5月11日 申請日期2009年11月5日 優(yōu)先權(quán)日2009年11月5日
發(fā)明者單毅 申請人:上海宏力半導(dǎo)體制造有限公司