專利名稱：放大元件的制作方法
技術(shù)領域：
本發(fā)明涉及一種放大元件，特別涉及一種在駐極體電容傳聲器中使用從而降低失
真，并且容易設計增益的放大元件。
背景技術(shù)：
為了進行駐極體電容傳聲器(Electret Condenser Microphone :以下為ECM)的
阻抗變換以及放大，使用例如結(jié)型場效應晶體管(Junction FieldEffect Transistor :以
下為J-FET)或放大集成電路元件(例如參照專利文獻1、專利文獻2)。 再有，作為在高輸入阻抗下可以是低輸出阻抗的ECM的放大元件，還開發(fā)了基于
J-FET和雙極型晶體管的放大元件。 圖8是表示以往的放大元件110的電路圖。 放大元件100，是將J-FET120和雙極型晶體管130集成化于一個芯片的安裝的分 立式(個別半導體)元件，ECM115的一端與J-FET120的柵極連接。J-FET120的一端(例 如源極S)與雙極型晶體管130的基極B連接，J-FET 120的另一端(例如漏極D)與雙極型 晶體管130的集電極C連接。雙極型晶體管130的集電極C，經(jīng)由負載電阻&與電源VDD 連接。雙極型晶體管130的發(fā)射極E接地。
放大元件110的動作如下所述。 若由雙極型晶體管130的集電極提供電源，則在J-FET120的漏極D_源極S之間 流過漏極電流IDS。 ECM115的電容變化(電壓變化)作為柵極電壓施加于J-FET120的柵 極G，對應電容的變化量來控制J-FET120中流過的漏極電流IDS。對應電容變化的漏極電 流IDS,由J-FET 120的源極S流至雙極型晶體管130的基極B，對雙極型晶體管130提供電 流并由集電極C-發(fā)射極E之間的電流放大率13 ( = A Ic/ A IB = hFE)放大。電流放大的 結(jié)果能夠通過負載電阻&來進行電壓變換，并從雙極型晶體管130的集電極C取出作為輸 出電壓Vout的AC分量。 —般情況下J-FET120是高輸入阻抗，即使由ECM115電容變化引起的電荷的流動 (電流)微弱也能夠作為電壓變化而取出(特愿2008-086638)。 圖8的放大元件110中，將ECM115的電壓變化以J-FET120接收，從而源極跟隨器
(source follower)的電流輸出由雙極型晶體管(npn型晶體管)130放大。 由此，即使J-FET120本身是低傳輸電導系數(shù)gm，由于能夠通過電流放大率為hFE
的雙極型晶體管130放大，因此能夠通過減小J-FET120的尺寸以使輸入電容的降低來減少
輸入損耗。[專利文獻1]特開2003-243944號公報
[專利文獻2]特開平5-167358號公報 放大集成電路元件(例如專利文獻2)，能夠通過電路常數(shù)適當選擇增益(Gain)， 一般情況下與使用J-FET的情況相比較有增益高的優(yōu)點，但存在電路結(jié)構(gòu)復雜成本也高的 問題。
另外，由于放大集成電路元件中也放大進入輸入端的噪聲，因此音質(zhì)的指標即S/N 由于改變增益而不提高?；蛘?，由于噪聲分別由電阻以及半導體產(chǎn)生，因此若電路結(jié)構(gòu)復雜 則與簡單結(jié)構(gòu)的J-FET相比增加了噪聲源，一般情況下S/N降低。 另一方面，周知J-FET在高輸入阻抗下，作為小信號放大用其低頻率雜音少，高頻 率特性良好。另外，與上述的放大集成電路元件相比電路結(jié)構(gòu)也簡單而且廉價。因此，一般 的重視高靈敏度的情況下需要放大集成電路元件，但J-FET下的靈敏度足夠的情況下使用 了-FET。 但是，存在僅使用J-FET輸出不能充分放大，增益小的問題。如上述，ECM的傳聲 器靈敏度，由于對放大元件所放大的輸出電壓Vout的AC分量產(chǎn)生影B向，因此為了使傳聲器 靈敏度提高而優(yōu)選增益較高。為了提高增益而增大J-FET的面積(元件尺寸)是有效的。 但是，由于J-FET的面積增加，關系到J-FET的輸入電容Cin的增加，因此導致由輸入損耗 的增加帶來S/N的下降。 圖8所示的放大元件IIO，是解決這些問題的元件，能夠提供在高輸入阻抗下可以 是低輸出阻抗的ECM的放大元件。 但是，在圖8所示的放大元件110中，有時失真特性變得不良。J-FET120通過柵 極電位Ve與源極電位Vs的差值(柵極-源極之間的電壓Ves)來控制。實際的電路中柵極 電位Ve通過柵極電阻Re在DC下偏置于OV，另外，源極電位Vs由于與雙極型晶體管(即n型 晶體管130)的基極B連接因此高到基極電位Ve部分的量，因而柵極-源極間的電壓Vw = Ve-Vs。在此，如前文所述，源極電位、二基極電位Ve，其通過對應基極偏置電流的正向基極 發(fā)射極間電壓VBE(f)被施與電位。 此時，在J-FET120的夾斷電壓Vp比柵極_源極間電壓Ves小的情況下，由于 J-FET120處于關斷狀態(tài)因此放大元件110不動作。另外，在夾斷電壓Vp比柵極-源極間電 壓Ves大的情況下，有時也引起失真特性的劣化和消耗電流IDD的控制性的下降。
圖9，是表示J-FET120的漏極電流IDS與柵極-源極間電壓Ves的關系(虛線)， 以及傳輸電導系數(shù)gm與柵極-源極間電壓Vw的關系(下面，稱為gm-Vw特性；實線)的 特性圖?？v軸是漏極電流IDS以及傳輸電導系數(shù)gm，橫軸是柵極-源極間電壓Ves。
在J-FET120的夾斷電壓VP接近柵極_源極間電壓Ves的情況下(VP = VP1)，由于 相對于柵極_源極間電壓Ves的變化的傳輸電導系數(shù)gm的變化變大，因此J-FET120的輸出 電流的失真變大。再有，由于夾斷電壓Vp的器件偏差從而傳輸電導系數(shù)gm的偏差也變得顯 著，因此也產(chǎn)生電路的增益偏差變大的問題。對此，在J-FET120的夾斷電壓Vp比柵極-源 極間電壓Ves充分大的情況下(VP = VP2)，所述的問題點雖然被消除但柵極-源極間的電壓 Vcs = -VBE(f)下的漏極電流IDS比前者大幅度的增大，由于該漏極電流IDS由雙極型晶體管 (即n型晶體管130)放大hFE倍，因此產(chǎn)生放大元件的消耗電流IDD大幅度增加的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于這樣的問題而完成的，通過以下方式解決該問題，即在駐極體電容 傳聲器以及負載電阻之間連接的放大元件中，所述放大元件，具有結(jié)型場效應晶體管、雙極 型晶體管、第一電阻以及第二電阻，所述結(jié)型場效應晶體管的柵極與所述雙極型晶體管的 一端以及所述第一電阻的一端連接，所述結(jié)型場效應晶體管的漏極與所述雙極型晶體管的輸入端子連接，所述雙極型晶體管的高電位側(cè)與所述負載電阻的一端連接，所述第一電阻 的另一端接地，所述結(jié)型場效應晶體管的源極以及所述雙極型晶體管的低電位側(cè)與所述第 二電阻的一端連接，所述第二電阻的另一端接地，從所述雙極型晶體管的高電位側(cè)取出輸 出電壓。 根據(jù)本發(fā)明，第一發(fā)明中，通過將J-FET和雙極型晶體管集成化從而構(gòu)成放大元 件，并實現(xiàn)將J-FET的漏極連接于雙極型晶體管的基極的結(jié)構(gòu)，由于不發(fā)生由源極跟隨器 所引起的柵極-源極間電壓Ves的漂移，因此J-FET的器件設計變得容易。
另外，由于沒有柵極-源極間電壓Ves的漂移，因此也能夠減小由器件的偏差引起 的增益偏差，能夠改善成品率。 第二發(fā)明中，通過在雙極型晶體管的低電位側(cè)追加反饋電阻&，對J-FET和雙極 型晶體管的雙方進行負反饋從而抑制放大元件的增益變動，能夠使輸出穩(wěn)定并改善失真特 性。另外，通過設計并提高電路的開環(huán)增益，具有在雙極型晶體管的高電位側(cè)外部連接的 負載電阻&與在低電位側(cè)連接的反饋電阻RK的比值，對增益設計進行控制的優(yōu)點，以及可 以吸收器件偏差的優(yōu)點。因此，能夠整合增益配置擴大系列銷售。 第三發(fā)明中，通過由前一級的p即晶體管與后一級的npn晶體管的達林頓連接構(gòu) 成雙極型晶體管，由增加電路的開環(huán)增益，能夠使放大元件的增益穩(wěn)定。
第四發(fā)明中，將偏置電阻R。連接于J-FET的漏極與雙極型晶體管的高電位側(cè)之 間，通過雙極型晶體管的偏置調(diào)整確定放大元件的消耗電流IDD的同時，能夠加上負反饋 從而改善失真特性。再者，通過追加偏置電阻R。，由于能夠在雙極型晶體管中使用npn晶體 管單體，因此能夠使集成電路加工降低成本。 第五發(fā)明中，通過將反饋電阻Rs連接于J-FET的源極，能夠使在J-FET單體下的 輸出穩(wěn)定化。另外，通過將反饋電阻RE連接于雙極型晶體管單體(npn晶體管單體)的低 電位側(cè)，能夠使在雙極型晶體管單體下的輸出穩(wěn)定化。 通過反饋電阻RK對放大元件的整體的輸出加上反饋，能夠使電路穩(wěn)定，但通過分 別追加所述的偏置電阻R。、反饋電阻&、反饋電阻&，可以使輸出更加穩(wěn)定化，并低失真化。


圖1是說明本發(fā)明的第一實施方式的放大元件的電路圖。 圖2是說明本發(fā)明的第一實施方式的放大元件的特性圖。 圖3是說明本發(fā)明的第二實施方式的放大元件的電路圖。 圖4是說明本發(fā)明的第三實施方式的放大元件的電路圖。 圖5是說明本發(fā)明的第四實施方式的放大元件的電路圖。 圖6是說明本發(fā)明的第五實施方式的放大元件的電路圖。 圖7是說明本發(fā)明的第六實施方式的放大元件的電路圖。 圖8是說明以往的放大元件的電路圖。 圖9是表示以往的放大元件的特性的特性圖。 圖中 10-放大元件， 15-ECM，
5
20-J-FET， 30-雙極型晶體管， 40-二極管， 110-放大元件， 115-ECM， 120-J-FET， 130-雙極型晶體管。
具體實施例方式
參照圖1至圖7對本發(fā)明的實施方式進行說明。 首先，參照圖1對第一實施方式進行說明。圖1是表示第一實施方式的放大元件 10的電路圖。 放大元件10，是連接于駐極體電容傳聲器(ECM) 15與負載電阻&之間、進行阻抗 變換和放大的元件，具有結(jié)型場效應晶體管(J-FET)20、雙極型晶體管30、第一電阻&以 及第二電阻&。 ECM15，將振動膜(振動板)、以及正對該振動膜的電極配置于機體內(nèi)，取出由聲音 引起的振動膜的振動作為振動膜以及電極間的靜電電容的變化。振動膜由例如高分子材料 等構(gòu)成，并通過駐極體效應在振動膜中使電荷持續(xù)。 J-FET20是傳輸電導系數(shù)為gm的n型J-FET，具有n型溝道層、p型頂部柵極層、 P型底部柵極層、n型源極區(qū)域、n型漏極區(qū)域。雙極型晶體管30是電流放大率為hFEl的 pnp型晶體管。 放大元件10中，J-FET20的柵極G與ECM15的一端以及第一電阻Re的一端連接， J-FET20的漏極D與雙極型晶體管30的基極B連接。 第一電阻Re是J-FET的柵極電阻，其另一端接地，電阻值為1GQ 10GQ左右。
負載電阻&的電阻值為lkQ 15kQ左右，其一端與雙極型晶體管30的高電位 側(cè)連接，另一端與電源VDD連接。 J-FET20的源極S，與成為雙極型晶體管30的低電位側(cè)的端子的集電極C連接。 J-FET20的源極以及雙極型晶體管30的集電極C與第二電阻RK的一端連接。第二電阻RK 是反饋電阻，電阻值為50 500Q左右。反饋電阻R^的另一端接地。
成為雙極型晶體管30的高電位側(cè)的發(fā)射極，與輸出端子連接并取出輸出電壓。
放大元件10的動作如下。 ECM15的電容變化(電壓變化)作為輸入電壓(柵極_源極間電壓Ves)的變化施 加于J-FET20的柵極G，控制J-FET20中流過的漏極電流IDS。漏極D中流過的漏極電流 IDS提供給雙極型晶體管30的基極B，由雙極型晶體管30的發(fā)射極E-集電極C之間的電 流放大率hFEl放大。放大后的電流(消耗電流)IDD(—IDSXhFEl)通過負載電阻&電 壓變換，能夠從雙極型晶體管30的發(fā)射極E取出來作為輸出電壓Vout的AC分量。
J-FET20是高輸入阻抗，即使由ECM15電容變化引起的電荷的流動(電流)微弱也 能夠作為電壓變化取出。 除此以外，在本實施方式中，J-FET20減小其尺寸，J-FET20的輸入電容Cin成為足夠小。 因此，能夠相對于ECM15所輸出的電容變化，大幅度的減小J-FET20中的輸入損耗。 另一方面，雖然存在J-FET20的尺寸很小則增益變低的問題，但本實施方式中，能 夠通過雙極型晶體管30放大J-FET20的輸出電流。換句話說，本實施方式的放大元件10， 能夠兼而具有J-FET20所產(chǎn)生的高輸入阻抗和雙極型晶體管30所產(chǎn)生的低輸出阻抗。另 外，在特性方面，能夠通過在初級階段使用低噪聲的J-FET20，在次級階段使用提高放大率、 線性良好的雙極型晶體管30，實現(xiàn)低噪聲、高增益、低失真。 在此，放大J-FET20的輸出電流時，本實施方式中，J-FET20的漏極D與雙極型晶體 管30的基極B連接。由此，與以往的源極跟隨器結(jié)構(gòu)的放大元件(圖8)比較，能夠?qū)崿F(xiàn)器 件設計容易，并對于器件偏差在失真特性良好的情況下消耗電流IDD偏差少的放大元件。
參照圖2進行說明。圖2(A)是說明以往結(jié)構(gòu)(圖8)與本實施方式的特性的圖， 即實線表示gm-Ves特性以及虛線表示漏極電流IDS與柵極-源極電壓Ves的特性。另外，圖 2(B)的虛線是由器件偏差產(chǎn)生偏移的以往的放大元件A1、A2的gm-Vw特性，實線是通過本 實施方式抑制A1、A2的偏差的放大元件A1'、A2'的gm-Ves特性。 如圖2(A)，以往的放大元件(圖8)的情況下，由于需要將夾斷電壓Vp設置為柵 極_源極間電壓Ves = -VBE(f)以上，但若過度增加夾斷電壓VP則J-FET20的漏極電流IDS升 高，并成為hFE倍的放大元件110的消耗電流也增大，因此設計夾斷電壓Vp = _(VBE(f)+AV) [A V = 0. 2 0. 3V]程度。此時，由于對柵極-源極間電壓Ves的變化傳輸電導系數(shù)gm也 大幅度變化，因此J-FET120的輸出電流的失真變大。再有，由夾斷電壓VP的器件偏差導致 傳輸電導系數(shù)gm的偏差也很顯著，因此也產(chǎn)生電路的增益偏差變大的問題。再者，在此設 夾斷電壓VP的大小為與絕對值相關的表現(xiàn)。 但是，本實施方式中，由于未采用源極跟隨器結(jié)構(gòu)，因此柵極-源極間電壓Vw二OV 為動作點。因為能將OV作為基準來進行J-FET20的器件設計，所以由于可以比較容易的設 計傳輸電導系數(shù)gm的變化小、無輸入時漏極電流IDSS小的器件，因此能夠降低作為放大元 件的失真。 另外，由于沒有輸入電壓的漂移，因此即使由器件產(chǎn)生夾斷電壓Vp的偏差的情況， 也能夠使J-FET20在傳輸電導系數(shù)gm的變化小的區(qū)域動作。因此，能夠減小器件偏差所引 起的增益的偏差。 再有，本實施方式中，J-FET20的源極S以及雙極型晶體管30的集電極30與反饋 電阻RK連接。通過反饋電阻&，放大元件的消耗電流IDD的增加的同時J-FET20的源極電 位根據(jù)公式Vs = RKX IDD升高，由于在相對于J-FET20的輸入電壓(柵極-源極間電壓Ves) 減小的方向動作，因此能夠在放大元件整體中實現(xiàn)反饋。 因此，如圖2(B)，代替使放大元件10的gm-VGS特性中的傳輸電導系數(shù)gm下降，能 夠使變化減少的同時，抑制器件(放大元件A1、A2)間的偏差。由此，能夠?qū)崿F(xiàn)放大元件IO 的增益穩(wěn)定化、消耗電流IDD穩(wěn)定化、穩(wěn)定頻率范圍的擴大。 另外，在以往的放大元件(圖8)中，以J-FET的傳輸電導系數(shù)gm和雙極型晶體管 的hFE決定增益，但本實施方式中反饋電阻RK與負載電阻&的比值對于增益設計起控制作 用，可以吸收器件偏差。
本實施方式的放大元件的增益(Gain)，在除去電容的影響的理想狀態(tài)下以下面的 公式計算。 Gain = RL/(RK (1+1/(RK (1+hFEl) gm))) 該情況下，如果RK(l+hFEl) gm > > 1，則可以近似為RL/RK。在此，若
假定gm = lmS、 RK = 100 Q左右、雙極型晶體管30的電流放大率hFEl為50，則
/ Jl + W^E1》gm — 5>1 ，反饋電阻RK和負載電阻&對增益設計起控制作用。 因此，通過對于外置的負載電阻Rj周整最合適的反饋電阻I^，能夠獲得所希望的增益。 圖3是表示第二實施方式的放大元件10的電路圖。 雙極型晶體管30，也可以是在負載電阻&的一端與反饋電阻RK的一端之間，達林 頓連接兩個雙極型晶體管。該情況下前一級是電流放大率為hFEl的pnp晶體管31，后一 級是電流放大率為hFE2的即n晶體管32。 pnp晶體管31的基極B與J-FET20的漏極D連 接，npn晶體管32的發(fā)射極E與反饋電阻RK的一端連接。 另外，pnp晶體管31的集電極C與npn晶體管32的基極B連接，pnp晶體管31的 發(fā)射極E和npn晶體管32的集電極C與負載電阻&的一端連接，npn晶體管32的發(fā)射極 E與J-FET20的源極S連接。 該電路結(jié)構(gòu)中，由于未采用如前所述的源極跟隨器結(jié)構(gòu)，因此柵極-源極間電壓 Ves = 0V為動作點。因為能將OV作為基準來進行J-FET20的器件設計，所以由于可以比較 容易的設計傳輸電導系數(shù)gm的變化小、無輸入時漏極電流IDS小的器件，因此能夠降低作 為放大元件的失真。 另外，第二實施方式中，達林頓連接了電流放大率為hFEl的pnp晶體管31和電 流放大率為hFE2的npn晶體管32。由此，能夠增大將兩個晶體管合在一起的電流放大率 hFE(與hFElXhFE2)。 例如，以將達林頓連接兩個晶體管時的電流放大率hFE設為500，將J-FET的傳輸 電導系數(shù)gm設為lmS， RK= 100Q進行設計的情況下，在上述的增益(Gain)計算公示中， RK(l+hFEl) gm = 500 >> 1，傳輸電導系數(shù)gm和電流放大率hFE的少許的偏差，可以說 對增益幾乎沒有影響。 圖4是表示放大元件10的第三實施方式的電路圖。第三實施方式，是在J-FET20 的漏極D與雙極型晶體管30的高電位側(cè)之間連接第三電阻R。的結(jié)構(gòu)。圖4(A)是在第一 實施方式的電路中連接第三電阻的情況下的電路，圖4(B)是在第二實施方式的電路中連 接第三電阻的情況下的電路。 第三電阻R。是控制輸出電流(消耗電流)IDD的偏置電阻，電阻值取10kQ 100kQ左右。另外，該電阻也實現(xiàn)作為反饋電阻的功能。由此，在圖4(A)的情況下能夠在 P即晶體管30中加上反饋，來調(diào)整輸出電流(消耗電流)IDD。另夕卜，在圖4(B)的情況下， 能夠在達林頓連接的雙極型晶體管30內(nèi)部的p即晶體管31中加上反饋，來調(diào)整輸出電流 (消耗電流)IDD。再者，偏置電阻RD給予對增益的影響很小。 圖5是表示放大元件10的第四實施方式的電路圖。第四實施方式，是將圖4(A) 的電路的雙極型晶體管30的pnp晶體管置換為npn晶體管，在J-FET20的漏極D與雙極型 晶體管30的高電位側(cè)之間，連接第三電阻R。的結(jié)構(gòu)。除此之外，因為與圖4(A)相同所以省略說明。 通過追加偏置電阻RD，能夠在雙極型晶體管30中使用單個npn晶體管。即n晶體 管，與P即晶體管相比較集成電路加工容易，能夠使集成電路加工降低成本。
圖6是表示放大元件10的第五實施方式的電路圖。第五實施方式，是J-FET20以 及雙極型晶體管30分別串聯(lián)連接電阻的結(jié)構(gòu)。 在此作為一例，表示在具有第二實施方式中所表示的達林頓連接的晶體管的放大 元件10中，連接電阻的情況。也就是說，將電阻值為100Q 100kQ左右的第四電阻Rs連 接于J-FET20的源極S。另外，將電阻值為50Q 200 Q左右的第五電阻RE連接于達林頓 連接的后一級的npn晶體管32的發(fā)射極E。第四電阻Rs以及第五電阻RE，分別作為反饋電 阻對J-FET20以及雙極型晶體管30加上反饋。由于通過將反饋電阻Rs連接于J-FET20的 源極S，相對地在J-FET20的輸入電壓(柵極-源極間電壓Ves)的減小的方向工作，所以可 謀求J-FET20的輸出的穩(wěn)定。另外，通過將反饋電阻RE連接于雙極型晶體管30(后一級的 npn晶體管32的發(fā)射極E)，可謀求雙極型晶體管30的輸出的穩(wěn)定。 放大元件lO作為整體連接反饋電阻Rp但是，如本實施方式，代替通過在J-FET20 以及雙極型晶體管30的各自的輸出端加上反饋來使各器件單體下的傳輸電導系數(shù)gm(電 流放大率hFE)下降，能夠使傳輸電導gm系數(shù)(電流放大率hFE)變化減少的同時抑制器件 之間的傳輸電導系數(shù)gm(電流放大率hFE)的偏差。因此，即使在僅反饋電阻&不能充分 的改善失真特性的情況下，也能夠?qū)崿F(xiàn)良好的失真特性，同時能夠使輸出穩(wěn)定化。
再者，圖6作為例子表示了將反饋電阻Rs連接于J-FET20，將反饋電阻RE連接于 雙極型晶體管30的情況，但是，反饋電阻也可以僅與J-FET20或者雙極型晶體管30的任意 一個連接。另外，雙極型晶體管30，不限于是達林頓連接的晶體管，也可以僅以圖5所示的 即n晶體管構(gòu)成。另外，在雙極型晶體管30的前一級是pnp晶體管的情況下，也可以省略連 接于J-FET20的漏極D側(cè)的偏置電阻RD。 圖7是表示放大元件10的第六的實施方式的電路圖。第六實施方式，是將二極管 40的陰極CA連接于第一實施方式的J-FET20的柵極G，將陽極A接地的結(jié)構(gòu)。除此以外的 結(jié)構(gòu)，由于與第一實施方式相同省略說明。 該結(jié)構(gòu)中，正向偏置時在柵極電壓Ve由于來自外部的噪聲等偏向于負的電位的情 況下，在二極管40的正向電壓VF下進行限幅。另外，在反向偏置時，能夠提高來自外部的 靜電擊穿耐壓。 再者，圖7是在實施方式1中連接二極管40的結(jié)構(gòu)，但也可以是在第二至第五的 實施方式中連接二極管40的結(jié)構(gòu)。
權(quán)利要求
一種放大元件，該放大元件連接于駐極體電容傳聲器以及負載電阻之間，其特征在于，該放大元件具有結(jié)型場效應晶體管、雙極型晶體管、第一電阻以及第二電阻；所述結(jié)型場效應晶體管的柵極與所述駐極體電容傳聲器的一端以及所述第一電阻的一端連接，所述結(jié)型場效應晶體管的漏極與所述雙極型晶體管的輸入端子連接，所述雙極型晶體管的高電位側(cè)與所述負載電阻的一端連接，所述第一電阻的另一端接地，所述結(jié)型場效應晶體管的源極以及所述雙極型晶體管的低電位側(cè)與所述第二電阻的一端連接，所述第二電阻的另一端接地，從所述雙極型晶體管的高電位側(cè)取出輸出電壓。
2. 根據(jù)權(quán)利要求l所述的放大元件，其特征在于， 所述雙極型晶體管是P即晶體管。
3. 根據(jù)權(quán)利要求l所述的放大元件，其特征在于，所述雙極型晶體管由達林頓連接的前一級的P即晶體管以及后一級的npn晶體管構(gòu) 成，所述pnp晶體管的基極與所述漏極連接，所述pnp晶體管的發(fā)射極以及所述npn晶體管 的集電極與所述負載電阻的一端連接，所述P即晶體管的集電極與所述npn晶體管的基極 連接，所述npn晶體管的發(fā)射極與所述第二電阻的一端連接。
4. 根據(jù)權(quán)利要求2或者權(quán)利要求3的任意一項所述的放大元件，其特征在于， 將第三電阻連接于所述雙極型晶體管的高電位側(cè)與所述結(jié)型場效應晶體管的所述漏極之間。
5. 根據(jù)權(quán)利要求l所述的放大元件，其特征在于，所述雙極型晶體管是npn晶體管，將第三電阻連接于該雙極型晶體管的高電位側(cè)與所 述結(jié)型場效應晶體管的所述漏極之間。
6. 根據(jù)權(quán)利要求2至權(quán)利要求5的任意一項所述的放大元件，其特征在于， 將第四電阻連接于所述結(jié)型場效應晶體管的所述源極與所述第二電阻的一端之間。
7. 根據(jù)權(quán)利要求3至權(quán)利要求6的任意一項所述的放大元件，其特征在于， 將第五電阻連接于所述雙極型晶體管的低電位側(cè)與所述第二電阻的一端之間。
8. 根據(jù)權(quán)利要求2至權(quán)利要求7的任意一項所述的放大元件，其特征在于， 將二極管的陰極連接于所述柵極，將陽極接地。
全文摘要
本發(fā)明提供一種放大元件，其解決下面的問題，為了進行ECM的阻抗變換以及放大，若采用以源極跟隨器方式將J-FET連接于雙極型晶體管的放大元件，則實現(xiàn)在高輸入阻抗下的低輸出阻抗的放大元件，但是，存在失真特性不良，另外由于器件的偏差增益出現(xiàn)偏差的問題。該放大元件以如下結(jié)構(gòu)構(gòu)成，該結(jié)構(gòu)是以J-FET、雙極型晶體管、第一電阻以及第二電阻構(gòu)成放大元件，J-FET的柵極與ECM的一端以及第一電阻的一端連接，J-FET的漏極與雙極型晶體管的輸入端子連接，雙極型晶體管的高電位側(cè)與負載電阻的一端連接，第一電阻的另一端接地，J-FET的源極以及雙極型晶體管的低電位側(cè)與第二電阻的一端連接，第二電阻的另一端接地，從雙極型晶體管的高電位側(cè)取出輸出電壓。
文檔編號H03F1/30GK101729028SQ20091020406
公開日2010年6月9日 申請日期2009年10月12日 優(yōu)先權(quán)日2008年10月24日
發(fā)明者小野寺榮男 申請人:三洋電機株式會社;三洋半導體株式會社