專利名稱：電路、控制方法及對于休眠模式和運(yùn)行模式的電路應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路、一種用于控制的方法以及一種對于休眠模式和運(yùn)行模式的
電路的應(yīng)用。
背景技術(shù)：
不同的電路實(shí)現(xiàn)了在至少一個(gè)休眠模式中以及在至少一個(gè)運(yùn)行模式中的運(yùn)行。在休眠模式中，電路的電流消耗比運(yùn)行模式中小。為此，例如使用控制電路，所述控制電路可以激活數(shù)字電路或者禁用(deaktivieren)數(shù)字電路并且將數(shù)字電路轉(zhuǎn)換到休眠模式中以及轉(zhuǎn)換到運(yùn)行模式中。如果電路需要執(zhí)行一項(xiàng)功能，則將電路從休眠模式轉(zhuǎn)換到對應(yīng)于所述功能的運(yùn)行模式中。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在于，說明一種具有對于休眠模式而言盡可能改進(jìn)的特性的電路。
所述任務(wù)通過具有獨(dú)立權(quán)利要求1的特征的電路解決。有利的進(jìn)一步構(gòu)型是從屬權(quán)利要求的主題并且包括在本說明書中。 因此，提出一種電路。優(yōu)選地，電路被單片地集成在半導(dǎo)體芯片上。集成電路具有數(shù)字CMOS電路，所述數(shù)字CMOS電路具有NM0S場效應(yīng)晶體管以及PM0S場效應(yīng)晶體管。M0S場效應(yīng)晶體管(MOS:金屬氧化物半導(dǎo)體)具有源極、漏極、柵極以及也被稱為本體(Bulk)的基體(池(Wa皿e) /襯底)。在此，畫0S場效應(yīng)晶體管是n型導(dǎo)電類型，而PM0S場效應(yīng)晶體管是P型導(dǎo)電類型。在數(shù)字CMOS電路中，NM0S場效應(yīng)晶體管以及PM0S場效應(yīng)晶體管被作為互補(bǔ)的類型使用。在此，在諸如門電路的邏輯基本功能中，每個(gè)NMOS場效應(yīng)晶體管分配有至少一個(gè)PM0S場效應(yīng)晶體管并且每個(gè)PM0S場效應(yīng)晶體管分配有至少一個(gè)NM0S場效應(yīng)晶體管。 所述電路具有第一負(fù)載裝置以及第二負(fù)載裝置。第一負(fù)載裝置與第一供電電壓相連接并且與數(shù)字CMOS電路的NMOS場效應(yīng)晶體管的源極連接端子相連接。第二負(fù)載裝置與第二供電電壓相連接并且與數(shù)字CMOS電路的PM0S場效應(yīng)晶體管的源極連接端子相連接。在此，負(fù)載裝置應(yīng)被理解為電路組成部分，所述電路組成部分對于流過它的電流而言是一個(gè)負(fù)載并且造成該負(fù)載上的電壓降。在此優(yōu)選地，負(fù)載裝置具有對應(yīng)于線性或非線性變化過程的電流電壓特性曲線。 數(shù)字CM0S電路的NMOS場效應(yīng)晶體管的基體連接端子直接與第一供電電壓(導(dǎo)電地)連接。因此，在NMOS場效應(yīng)晶體管的基體連接端子與第一供電電壓之間不設(shè)置元件，尤其不設(shè)置具有電阻的元件。例如，MTOS場效應(yīng)晶體管的基體連接端子通過導(dǎo)體，尤其是通過金屬導(dǎo)體與供電電壓連接。同樣的情況也適用于數(shù)字CMOS電路的PM0S晶體管的基體連接端子，這些基體連接端子直接與第二供電電壓相連接。 此外，本發(fā)明的任務(wù)還在于說明一種盡可能改進(jìn)的、用于對電路進(jìn)行控制的方法。所述任務(wù)通過具有獨(dú)立權(quán)利要求11的特征的方法解決。有利的進(jìn)一步構(gòu)型是從屬權(quán)利要求的主題并且包括在本說明書中。 因此，提出一種用于具有MOS場效應(yīng)晶體管的電路的方法，所述方法用于在運(yùn)行 模式中以及在休眠模式中對電路進(jìn)行控制，所述休眠模式與所述運(yùn)行模式相比具有更少的 電流消耗。在此，也可以設(shè)置多個(gè)休眠模式和/或多個(gè)運(yùn)行模式。在運(yùn)行模式中，與MOS場 效應(yīng)晶體管的源極連接端子相連接的負(fù)載裝置被控制在低歐姆狀態(tài)中。在此，在低歐姆狀 態(tài)中，在電路功能方面可以忽略負(fù)載裝置上的電壓降。例如，通過開關(guān)晶體管的接通來實(shí)現(xiàn) 對低歐姆狀態(tài)的控制。 在休眠模式中，負(fù)載裝置被控制在具有與運(yùn)行模式相比更高的電阻值的狀態(tài)中。 在此，負(fù)載裝置被如此控制，使得在休眠模式中流過M0S場效應(yīng)晶體管以及流過負(fù)載裝置 的漏電流產(chǎn)生負(fù)載裝置上的電壓降。 此外，本發(fā)明的任務(wù)在于，說明一種對于休眠模式和運(yùn)行模式的電路的應(yīng)用。
所述任務(wù)通過具有獨(dú)立權(quán)利要求12的特征的應(yīng)用解決。有利的進(jìn)一步構(gòu)型是從 屬權(quán)利要求的主題并且包括在本說明書中。 因此，提出負(fù)載裝置的應(yīng)用，所述負(fù)載裝置用于在電路的MOS場效應(yīng)晶體管上產(chǎn) 生基體-源極電壓。為此，負(fù)載裝置與MOS場效應(yīng)晶體管的源極連接端子連接。在電路的 休眠模式中產(chǎn)生基體-源極電壓。流過MOS場效應(yīng)晶體管以及流過負(fù)載裝置的漏電流造成 負(fù)載裝置上的電壓降。所述電壓降由于負(fù)載裝置與M0S場效應(yīng)晶體管的連接而在M0S場效 應(yīng)晶體管的源極連接端子和基體連接端子上產(chǎn)生基體-源極電壓。優(yōu)選地，尤其在休眠模 式中僅漏電流流過負(fù)載裝置。優(yōu)選地，負(fù)載裝置上的電壓降僅由漏電流產(chǎn)生。
在本發(fā)明的另一方面中提出了對于休眠模式和運(yùn)行模式的電路的應(yīng)用。所述電路 具有多個(gè)M0S場效應(yīng)晶體管，這些MOS場效應(yīng)晶體管的基體連接端子與供電電壓相連接。
此外，所述電路還具有負(fù)載裝置，所述負(fù)載裝置與MOS場效應(yīng)晶體管的源極連接 端子相連接并且與供電電壓相連接。 在此，所述電路被如此構(gòu)造，使得可以在運(yùn)行模式中以及在休眠模式中對所述電 路進(jìn)行控制。在此，休眠模式的特征在于，其與運(yùn)行模式相比具有更少的電流消耗。
所述負(fù)載裝置被如此構(gòu)造，使得在休眠模式中流過MOS場效應(yīng)晶體管以及流過負(fù) 載裝置的漏電流在負(fù)載裝置上產(chǎn)生電壓降。 以下所述的進(jìn)一步構(gòu)型不僅涉及所述電路，而且涉及所述應(yīng)用，還涉及所述控制 方法。 根據(jù)一個(gè)有利的進(jìn)一步構(gòu)型，第一負(fù)載裝置被設(shè)置用于僅借助漏電流在第一負(fù)載 裝置上產(chǎn)生第一電壓降，其中，所述漏電流流過數(shù)字CMOS電路以及流過第一負(fù)載裝置。
在另一有利的進(jìn)一步構(gòu)型中，第二負(fù)載裝置被設(shè)置用于僅借助漏電流在第二負(fù)載 裝置上產(chǎn)生第二電壓降，其中，所述漏電流流過數(shù)字CMOS電路以及流過第二負(fù)載裝置。
根據(jù)一個(gè)進(jìn)一步構(gòu)型提出了 ，電路具有構(gòu)成數(shù)字CMOS電路的NM0S晶體管和PM0S 晶體管。在此，電路具有第一負(fù)載裝置，所述第一負(fù)載裝置與NM0S晶體管的源極連接端子 相連接并且與第一供電電壓相連接。此外，電路具有第二負(fù)載裝置，所述第二負(fù)載裝置與 PM0S場效應(yīng)晶體管的源極連接端子相連接并且與第二供電電壓相連接。優(yōu)選地，第一負(fù)載 裝置和/或第二負(fù)載裝置上的電壓降造成NM0S場效應(yīng)晶體管的高于基體電位的源極電位 和/或造成PM0S場效應(yīng)晶體管的低于基體電位的源極電位。
根據(jù)一個(gè)特別優(yōu)選的進(jìn)一步構(gòu)型，數(shù)字CMOS電路被構(gòu)造用于運(yùn)行模式和休眠模 式。在運(yùn)行模式中，數(shù)字CMOS電路被構(gòu)造用于執(zhí)行不同的運(yùn)行功能。在此，例如數(shù)字CMOS 電路實(shí)施計(jì)算、在存儲器或寄存器中寫入信息或者從存儲單元中讀取相應(yīng)的信息。在運(yùn)行 模式中，可將時(shí)鐘信號施加到數(shù)字CMOS電路上。相反，數(shù)字CM0S電路在休眠模式中優(yōu)選不 執(zhí)行任何操作。 但是優(yōu)選地，在休眠模式中，諸如門電路或存儲元件等的所有數(shù)字元件具有確定
的狀態(tài)。這種確定的狀態(tài)是在各個(gè)元件的輸出端上的邏輯1或者邏輯0。在此，數(shù)字CM0S
電路可以與一個(gè)另外的數(shù)字CMOS電路共同作用，所述另外的數(shù)字CMOS電路在休眠模式中
與第一供電電壓以及第二供電電壓完全斷開并且因此可能具有不確定的狀態(tài)。 在一個(gè)另外的特別優(yōu)選的進(jìn)一步構(gòu)型中，第一負(fù)載裝置和第二負(fù)載裝置分別具有
可調(diào)節(jié)的電阻裝置。有利地，這種電阻裝置是可通斷的電阻，例如是可借助晶體管被接通和
被斷開的歐姆電阻。替換地，也可以使用場效應(yīng)晶體管形式的可調(diào)節(jié)的(有源)電阻作為可
通斷的電阻，所述場效應(yīng)晶體管的漏極-源極路徑可在(至少)兩個(gè)電阻值之間變化。例
如，可以連續(xù)地改變電阻值或者可以在多個(gè)離散的電阻值之間進(jìn)行切換。 優(yōu)選地，可調(diào)節(jié)的電阻裝置具有至少一個(gè)場效應(yīng)晶體管。替代可調(diào)節(jié)的電阻裝置，
也可以使用在休眠模式中由于低的漏電流而具有高電阻值以及在運(yùn)行模式中由于高的工
作電流而具有顯著更小的電阻值的元件作為第一和/或第二負(fù)載裝置。在此情況下，第一
和/或第二負(fù)載裝置將獨(dú)立地調(diào)節(jié)其電阻。 在一個(gè)另外的進(jìn)一步構(gòu)型方案中提出了，可調(diào)節(jié)的電阻裝置至少在休眠模式中具 有非線性的電阻值。因此，可調(diào)節(jié)的電阻裝置的電流電壓特性曲線不是直線。優(yōu)選地，電阻 裝置具有場效應(yīng)晶體管，使得通過場效應(yīng)晶體管的特征曲線形成電阻值，其中，所述場效應(yīng) 晶體管的柵極連接端子和漏極連接端子可以彼此導(dǎo)電地連接或者已經(jīng)彼此導(dǎo)電地連接。為 了使場效應(yīng)晶體管的柵極連接端子和漏極連接端子彼此導(dǎo)電地連接，優(yōu)選設(shè)置一個(gè)另外場 效應(yīng)晶體管，所述另外的場效應(yīng)晶體管的漏極-源極路徑產(chǎn)生所述連接。
優(yōu)選地，本發(fā)明的進(jìn)一步構(gòu)型提出了，可調(diào)節(jié)的電阻裝置具有電阻元件以及與電 阻元件并聯(lián)的開關(guān)元件。開關(guān)元件例如是場效應(yīng)晶體管。電阻元件例如是歐姆電阻或者可 調(diào)節(jié)的(有源的)電阻，所述可調(diào)節(jié)的(有源的)電阻的電阻值例如通過其布線而被固定 地設(shè)置。在休眠模式中，電阻元件以與數(shù)字CMOS電路串聯(lián)的方式工作，使得通過數(shù)字CMOS 電路的漏電流造成電阻元件上的電壓降。相反，開關(guān)元件在運(yùn)行模式中使電阻元件短路，使 得工作電流流過開關(guān)元件。 根據(jù)一個(gè)特別優(yōu)選的進(jìn)一步構(gòu)型，第一和第二負(fù)載裝置在休眠模式中具有比運(yùn)行 模式中更大的電阻值。如果設(shè)置了多個(gè)休眠模式，那么在本發(fā)明的一個(gè)進(jìn)一步構(gòu)型中，電阻 值可以分別匹配于不同的休眠模式。 在一個(gè)特別優(yōu)選的進(jìn)一步構(gòu)型中提出了，數(shù)字電路具有多個(gè)存儲元件和/或多個(gè)
邏輯元件。這種存儲元件例如是觸發(fā)器或者鎖存器等。邏輯元件例如是門電路等。在此，
存儲元件以及第一負(fù)載裝置和第二負(fù)載裝置被如此構(gòu)造，使得包括在存儲元件中的信息在
休眠模式中仍被保持。在此，邏輯元件以及第一負(fù)載裝置和第二負(fù)載裝置被如此構(gòu)造，使得 這些邏輯單元在休眠模式中保持確定的邏輯狀態(tài)。 優(yōu)選地，尤其具有存儲元件的數(shù)字電路與第一負(fù)載裝置和第二負(fù)載裝置串聯(lián)。在此，漏電流流過第一負(fù)載裝置并且在第一負(fù)載裝置上產(chǎn)生第一電壓降。漏電流繼續(xù)流過數(shù)
字電路并且最后流過第二負(fù)載裝置并在那里同樣產(chǎn)生第二電壓降。在此，第一負(fù)載裝置和
第二負(fù)載裝置以及存儲元件必須被如此構(gòu)造，使得可供使用的供電電壓在除去第一負(fù)載
裝置上的電壓降以及第二負(fù)載裝置上的電壓降之后在數(shù)字電路上產(chǎn)生足夠的保持電壓，其
中，所述保持電壓足夠高，使得存儲元件保持確定的狀態(tài)，即保持邏輯1或者邏輯o。 以上所述的進(jìn)一步構(gòu)型方案不僅單獨(dú)地應(yīng)用是特別有利的，而且以組合的方式應(yīng)
用也是特別有利的。在此情況下，所有的進(jìn)一步構(gòu)型方案可彼此組合。在結(jié)合附圖對實(shí)施
例的描述中已經(jīng)說明了一些可能的組合。但那里所述的進(jìn)一步構(gòu)型方案的組合的可能性并
未窮盡。


以下通過實(shí)施例根據(jù)附圖來進(jìn)一步說明本發(fā)明。 附圖示出 圖la示出了 M0S場效應(yīng)晶體管的示意性橫截面； 圖lb示出了 M0S場效應(yīng)晶體管的特征曲線的示意性曲線走向； 圖2a示出了負(fù)載裝置的原理電路； 圖2b示出了負(fù)載裝置的另一原理電路； 圖3示出了帶有簡化的數(shù)字CMOS電路的示意性電路； 圖4a示出了電阻裝置的示意圖；以及 圖4b示出了替換的電阻裝置的示意圖。
具體實(shí)施例方式
在圖la中以示意性的截面圖示出了MOS場效應(yīng)晶體管。在n摻雜的襯底l內(nèi)引 入構(gòu)成基體半導(dǎo)體區(qū)域的P阱(P-Wange)2。為了連接基體半導(dǎo)體區(qū)域2設(shè)置了具有高p摻 雜的連接端子半導(dǎo)體區(qū)域3。在基體半導(dǎo)體區(qū)域2內(nèi)設(shè)置了具有高n摻雜的漏極半導(dǎo)體區(qū) 域5以及源極半導(dǎo)體區(qū)域4。 在漏極區(qū)域5與源極區(qū)域4之間，在表面上設(shè)置了柵極氧化物6，所述柵極氧化物 6具有設(shè)置在它上面的柵極電極7。在柵極氧化物6的下方，基體半導(dǎo)體區(qū)域2的p摻雜的 半導(dǎo)體材料在漏極區(qū)域5與源極區(qū)域4之間延伸。為了連接M0S場效應(yīng)晶體管，設(shè)置了連 接端子漏極D、柵極G、源極S以及基體B。在運(yùn)行模式中，在柵極G上施加相對于基體半導(dǎo) 體區(qū)域2為正的電壓，所述電壓導(dǎo)致柵極氧化物6下方的通道。在此情況下，M0S場效應(yīng)晶 體管導(dǎo)通并且具有低歐姆的漏極_源極路徑。如果柵極G被置于源極電位上，則晶體管截 止。 在休眠模式中，或者圖la中所示的NMOS場效應(yīng)晶體管截止或者與所述NMOS場效 應(yīng)晶體管串聯(lián)的PMOS場效應(yīng)晶體管截止。對于以下的觀察假設(shè)NMOS場效應(yīng)晶體管截止， 如其在圖la中所示的那樣，并且因此確定流過由PMOS場效應(yīng)晶體管以及所述NMOS場效應(yīng) 晶體管構(gòu)成的串聯(lián)電路的漏電流。在此，柵極電極7所處的電位與源極S相同。如果基體 B也具有與源極S相同的電位，則半導(dǎo)體區(qū)域3和4處于同一電位水平上。
流過根據(jù)圖la的M0S場效應(yīng)晶體管的漏電流可被劃分成兩部分。較小的部分由分布在漏極半導(dǎo)體區(qū)域5周圍的空間電荷區(qū)域——所述空間電荷區(qū)域未在圖1中示出—— 中的載流子生成產(chǎn)生。然而，較大的漏電流部分在柵極氧化物6的下方在半導(dǎo)體材料與氧 化物之間的接觸面上從漏極半導(dǎo)體區(qū)域5流入源極半導(dǎo)體區(qū)域4。 如果半導(dǎo)體區(qū)域4中的源極電位相對于半導(dǎo)體區(qū)域2中的基體電位被提高，則在 源極S的半導(dǎo)體區(qū)域4周圍形成空間電荷區(qū)域RLZ，所述空間電荷區(qū)域RLZ也在柵極電極7 下方的柵極氧化物6下面在基體半導(dǎo)體區(qū)域2中延伸。在此，通過基體B和源極S之間逐 漸增大的電壓降，在柵極氧化物6下面的空間電荷區(qū)域RLZ變大。 因此，在空穴遷移到基體_連接端子半導(dǎo)體區(qū)域3之后，因此固定電荷(E-lonen) 的數(shù)目增大。因此為了電荷中性，在柵極氧化物6下方的空間電荷區(qū)域RLZ的區(qū)域中，對于 相同的柵極_源極電壓而言電荷下降。這也被稱為體效應(yīng)。 在圖lb中示出了 體效應(yīng)造成閾值電壓Uth從運(yùn)行模式中的閾值電壓值UthB增大 到休眠模式中的閾值電壓值U，。此外，在圖lb中示出了漏極電流ID的對數(shù)值關(guān)于柵極電 壓U^的特征曲線。在此值得期望的是，在運(yùn)行模式中閾值電壓U，不增大。相反，在休眠 模式中，漏極電流ID在柵極_源極電壓為0伏時(shí)顯著減小。 圖2a示出了用于流過相應(yīng)于圖la的NM0S晶體管的NM0S晶體管MN的漏電流的 負(fù)載裝置的基本原理。在此，NM0S場效應(yīng)晶體管MN的源極連接端子S與負(fù)載裝置Ru相連 接。此外，所述負(fù)載裝置Ru通過連接端子Pi與供電電壓V^相連接。連接端子PJ列如是半 導(dǎo)體電路的焊盤結(jié)構(gòu)(PAD-Struktur) 。 NM0S場效應(yīng)晶體管MN的基體連接端子B也與供電 電壓L相連接。 流過基體連接端子B的漏電流在此實(shí)施例中被忽略，因?yàn)樗@著地小于也流過負(fù) 載裝置Ru的、源極S的漏電流。負(fù)載裝置Ru例如是電阻。在此，流過負(fù)載裝置Ru的漏電 流L產(chǎn)生負(fù)載裝置Ru上的電壓降Uu。因此，負(fù)載裝置Ru上的電壓降Uu產(chǎn)生在畫0S場 效應(yīng)晶體管M,的基體連接端子B上以及源極連接端子S上的兩個(gè)不同的電位。如在圖la 中已說明的那樣，在源極連接端子S與基體連接端子B之間的所述電位差產(chǎn)生源極半導(dǎo)體 區(qū)域4周圍的空間電荷區(qū)域。 通過所述裝置，對于休眠模式可以取得預(yù)想不到的效果根據(jù)NMOS場效應(yīng)晶體管 MN的幾何尺寸以及源極S與基體B之間所產(chǎn)生的電位差使流過源極S的漏電流L最多下 降80% 。在此，圖2a的實(shí)施例僅是示意性的，因?yàn)闉榱嗽礃OS與基體B之間足夠的電位差 需要大量NMOS場效應(yīng)晶體管的大量漏電流的總和，其中，單個(gè)漏電流例如在與負(fù)載裝置Ru 導(dǎo)電地連接的電流節(jié)點(diǎn)中相加。 圖2b示出了用于流過PMOS場效應(yīng)晶體管MP的源極S的漏電流L的負(fù)載裝置&2 的互補(bǔ)方案。負(fù)載裝置&2也與場效應(yīng)晶體管MP的源極S以及供電電壓VDD相連接。此外， PM0S場效應(yīng)晶體管Mp的基體連接端子與同一個(gè)供電電壓V。。相連接。流過源極S的漏電流 L同樣造成負(fù)載裝置l上的電壓降U^，所述電壓降1導(dǎo)致源極S與基體B之間的電位差。 在此，在PMOS場效應(yīng)晶體管Mp的情況下，也在它的(p摻雜的)源極半導(dǎo)體區(qū)域周圍形成 空間電荷區(qū)域，所述空間電荷區(qū)域能夠使漏電流下降例如80% 。 在圖3中示意性地示出了電路10的示意性實(shí)施例，所述電路10具有數(shù)字CMOS電 路20和第一負(fù)載電路40以及第二負(fù)載電路30。第一負(fù)載裝置40與數(shù)字CMOS電路20的 NMOS場效應(yīng)晶體管MN21、MN22、MN23和MN24的所有源極連接端子S以及所有基體連接端子B相連接。此外，第一負(fù)載裝置40通過焊盤12與第一供電電壓Vss相連接，所述第一供電電壓 Vss小于與焊盤11相連接的第二供電電壓VDD。例如，第一供電電壓Vss是負(fù)電壓或者是地。
相反，第二負(fù)載裝置30通過焊盤11與第二供電電壓VDD相連接。第二供電電壓VDD 例如是正的供電電壓。此外，第二負(fù)載裝置30與CM0S電路20的PMOS場效應(yīng)晶體管M^、 MP22、 MP23和MP24的所有源極連接端子S相連接。此外，第二負(fù)載裝置30與CMOS電路20的 PMOS場效應(yīng)晶體管MP21、 MP22、 MP23和MP24的所有基體連接端子B相連接。
PMOS場效應(yīng)晶體管MP21、 MP22、 MP23和MP24具有直接與第二供電電壓VDD相連接的基 體連接端子B。 NMOS場效應(yīng)晶體管MN21、 MN22、 MN23和MN24具有直接與第一供電電壓Vss相連 接的基體連接端子B。 第一負(fù)載裝置40的NMOS場效應(yīng)晶體管MN1在此相應(yīng)于圖2a中所示的電阻Ru起 負(fù)載裝置的作用。在此，第一負(fù)載裝置40的NMOS場效應(yīng)晶體管MM的柵極與第一負(fù)載裝置 40的NMOS場效應(yīng)晶體管MN1的漏極連接端子相連接。由此，NMOS場效應(yīng)晶體管MN1具有非 線性的特征曲線，所述非線性的特征曲線在小電流的情況下便通過NMOS場效應(yīng)晶體管MM 造成大于0. 1伏的電壓降。在圖3的實(shí)施例中，在休眠模式中僅漏電流流過第一負(fù)載裝置 40的NMOS場效應(yīng)晶體管MN1，其中，所述漏電流同樣流過CMOS電路20。在此，僅僅所述漏 電流在第一負(fù)載裝置40上產(chǎn)生電壓降Uu。由此實(shí)現(xiàn)有利的效果，即由漏電流自身產(chǎn)生電 壓降Uu以減小漏電流，從而不需要用于產(chǎn)生電壓降的附加的電流。 所述電壓降Uu在休眠模式中負(fù)責(zé)通過源極連接端子S與基體連接端子B之間的 電位差顯著地減小流過數(shù)字CMOS電路20并且因此流過數(shù)字CMOS電路20的NMOS場效應(yīng) 晶體管MN21、MN22、MN23和MN24的漏電流。在此，電位差由在第一負(fù)載裝置40的NMOS場效應(yīng)晶 體管M^上的電壓降Uu造成。 所述電壓降Uu相反在運(yùn)行模式中不被期望，從而第一負(fù)載裝置40具有一個(gè)另外 的NMOS場效應(yīng)晶體管MN2，所述NMOS場效應(yīng)晶體管MN2起開關(guān)元件的作用并且在接通狀態(tài) 下使起電阻元件作用的NMOS場效應(yīng)晶體管MM的漏極-源極路徑短路。為此，在起開關(guān)元 件作用的NMOS場效應(yīng)晶體管MN2的控制輸入端EN上施加邏輯1或者高電平信號。
與第一負(fù)載裝置40相應(yīng)地，互補(bǔ)地構(gòu)造第二負(fù)載裝置30。在此，起電阻元件作用 的PMOS場效應(yīng)晶體管MP1在休眠模式中產(chǎn)生電壓降Ul2，所述電壓降&使數(shù)字CMOS電路的 PMOS場效應(yīng)晶體管MP21、MP22、MP23和MP24的基體B上的電位高于源極S上的電位。在圖3的 實(shí)施例中，在休眠模式中僅漏電流流過第二負(fù)載裝置30的PMOS場效應(yīng)晶體管MP1，其中，所 述漏電流同樣流過CMOS電路20。在此，僅僅所述漏電流在第二負(fù)載裝置30上產(chǎn)生電壓降 U『由此實(shí)現(xiàn)有利的效果，即由漏電流自身產(chǎn)生電壓降U^以減小漏電流，從而不需要用于 產(chǎn)生電壓降的附加的電流。 在圖3的示意性實(shí)施例中，例如PMOS晶體管MP22和MP24截止，使得通過漏電流 和IM的總和來確定流過第二負(fù)載裝置30的起電阻元件作用的PMOS晶體管MP1的電流。相 反，流過NMOS晶體管MN21和MN23的漏電流Iu和L確定流過第一負(fù)載裝置40的起電阻元 件作用的NMOS場效應(yīng)晶體管MN1的電流。 對于運(yùn)行模式而言，在第一負(fù)載裝置40的起開關(guān)元件作用的NMOS場效應(yīng)晶體管 MN2上施加控制信號并且在第二負(fù)載裝置30的起開關(guān)元件作用的PMOS場效應(yīng)晶體管MP2的 控制輸入端EN上施加相反的控制信號，從而分別使電阻元件MP1和MN1短路。
在此，在NM0S場效應(yīng)晶體管MN1或者PMOS場效應(yīng)晶體管MP1上的在休眠模式中產(chǎn) 生的電壓降Uu和必須被如此設(shè)計(jì)，使得在數(shù)字CMOS電路20上產(chǎn)生的電壓降足夠高，從 而可靠地定義休眠模式中的數(shù)字CMOS電路20內(nèi)的高電平和低電平。 圖4a在示意圖中示出了具有NMOS場效應(yīng)晶體管MN1和MNS的負(fù)載裝置的第一實(shí) 施例，如其類似于在圖3中所使用那樣。相反，圖4b示出了具有作為可調(diào)節(jié)的電阻裝置的 NMOS場效應(yīng)晶體管Mw/的負(fù)載裝置的替換實(shí)施例。 不同于圖4a的實(shí)施例，在圖4b的實(shí)施例中，NMOS場效應(yīng)晶體管MN1 ，的柵極連接端 子以及NMOS場效應(yīng)晶體管MN1'的漏極連接端子不直接連接而是通過開關(guān)晶體管MNS'連接。 此外，起可調(diào)節(jié)的電阻裝置作用的NMOS場效應(yīng)晶體管MM'的柵極連接端子通過一個(gè)另外的 開關(guān)晶體管Mp/與正的供電電壓相連接。 圖4b的這種電路結(jié)構(gòu)實(shí)現(xiàn)了 在控制輸入端EN上的低電平信號的情況下，正的供 電電壓借助另外的半導(dǎo)體開關(guān)Mp/連接到起可調(diào)節(jié)的電阻裝置作用的NMOS場效應(yīng)晶體管 MN1'的柵極電極上并將NMOS場效應(yīng)晶體管Mw/轉(zhuǎn)換到低歐姆狀態(tài)，使得數(shù)字CMOS電路20 的源極連接端子在運(yùn)行模式中直接與供電電壓V^連接。相反，如果在休眠模式中在控制輸 入端EN上施加高電平信號，那么開關(guān)晶體管M'導(dǎo)通，而另外的開關(guān)晶體管Mp/截止，從而 起可調(diào)節(jié)的電阻裝置作用的NMOS場效應(yīng)晶體管MN1'的漏極連接端子和柵極連接端子通過 開關(guān)晶體管MJ彼此連接。 但是，本發(fā)明并不限于圖la至圖4b的所示構(gòu)型方案。例如，替代CMOS電路，也可 以使用具有相應(yīng)低的休眠電流的其他數(shù)字電路類型。也可以設(shè)置僅具有NMOS晶體管或者 僅具有PMOS晶體管的數(shù)字電路。替代圖3中所示的數(shù)字CMOS電路20，可以使用具有更多 數(shù)量的邏輯功能、門電路以及諸如觸發(fā)器或鎖存器的存儲元件的電路。附圖標(biāo)記列表1襯底2P阱，基體區(qū)域3基體-連接端子區(qū)域4源極區(qū)域5漏極區(qū)域6柵極氧化物7柵極電極10電路11， 12連接端子20數(shù)字CMOS電路30， 40負(fù)載裝置MN、MN1、MN2、MN1，、MNS、NMOS場效應(yīng)晶體管Mns 、 M腦、MN22 、 MN23 、 MN24MP、MP1、MP2、MPS，、MP21、PMOS場效應(yīng)晶體管Mp22、 Mp23、 Mp24G柵極連接端子S源極連接端子
DBENrli 、RLZIdI匕u膨U-uGSuL1，uL:vDD
漏極連接端子 基體連接端子 控制輸入端
電阻裝置、電阻 空間電荷區(qū)域 漏極電流 漏電流
閾值電壓 柵極-源極電壓
電壓降 正供電電壓 地，負(fù)供電電壓。
權(quán)利要求
電路(10)具有一數(shù)字CMOS電路(20)，所述數(shù)字CMOS電路(20)具有NMOS場效應(yīng)晶體管(MN21，MN22，MN23，MN24)以及具有PMOS場效應(yīng)晶體管(MP21，MP22，MP23，MP24)，具有一第一負(fù)載裝置(40)，其中，所述數(shù)字CMOS電路(20)的NMOS場效應(yīng)晶體管(MN21，MN22，MN23，MN24)的源極連接端子(S)通過所述第一負(fù)載裝置(40)與一第一供電電壓(VSS)相連接，以及具有一第二負(fù)載裝置(30)，其中，所述數(shù)字CMOS電路(20)的PMOS場效應(yīng)晶體管(MP21，MP22，MP23，MP24)的源極連接端子(S)通過所述第二負(fù)載裝置(30)與一第二供電電壓(VDD)相連接，其中，所述數(shù)字CMOS電路(20)的NMOS場效應(yīng)晶體管(MN21，MN22，MN23，MN24)的基體連接端子(B)直接與所述第一供電電壓(VSS)相連接，其中，所述數(shù)字CMOS電路(20)的PMOS場效應(yīng)晶體管(MP21，MP22，MP23，MP24)的基體連接端子(B)直接與所述第二供電電壓(VDD)相連接。
2. 根據(jù)權(quán)利要求l所述的電路，其中，所述第一負(fù)載裝置(40)被連接以及被設(shè)置用于僅僅借助一漏電流在所述第一 負(fù)載裝置(40)上產(chǎn)生一第一電壓降，其中，所述漏電流流過所述數(shù)字CMOS電路(20)以及 流過所述第一負(fù)載裝置(40)。
3. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其中，所述第二負(fù)載裝置(30)被連接以及被設(shè)置用于僅僅借助一漏電流在所述第二 負(fù)載裝置(30)上產(chǎn)生一第二電壓降，其中，所述漏電流流過所述數(shù)字CMOS電路(20)以及 流過所述第二負(fù)載裝置(30)。
4. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其中，所述數(shù)字CMOS電路(20)被構(gòu)造用于一運(yùn)行模式以及一休眠模式。
5. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其中，所述第一負(fù)載裝置(40)和所述第二負(fù)載裝置(30)分別具有一可調(diào)節(jié)的電阻裝 置(MP1， MP2， MN1， MN2)，尤其是一可通斷的電阻(MP1， MP2， MN1， MN2)。
6. 根據(jù)權(quán)利要求5所述的電路，其中，所述可調(diào)節(jié)的電阻裝置(MP1， MP2， MN1， MN2)具有至少一個(gè)場效應(yīng)晶體管(MP1， MP2， MN1， MN2)。
7. 根據(jù)權(quán)利要求5或6所述的電路，其中，所述可調(diào)節(jié)的電阻裝置(MP1，MP2，MN1，MN2)至少在一休眠模式中具有一非線性的電 阻值，所述非線性的電阻值尤其是通過一場效應(yīng)晶體管(MP1， MN1)形成的，所述場效應(yīng)晶體 管(MP1， MN1)的柵極連接端子和漏極連接端子可以導(dǎo)電地彼此連接或者是導(dǎo)電地彼此連接 的。
8. 根據(jù)權(quán)利要求5至7中任一項(xiàng)所述的電路，其中，所述可調(diào)節(jié)的電阻裝置(MP1， MP2， MN1， MN2)具有一電阻元件(MP1， MN1)以及一并聯(lián) 的開關(guān)元件(Mp2，Mj，所述并聯(lián)的開關(guān)元件(MP2，MN2)使所述電阻元件(MP1，MN1)在所述運(yùn)行 模式中短路。
9. 根據(jù)權(quán)利要求4至8中任一項(xiàng)所述的電路，其中，所述第一負(fù)載裝置(40)和所述第二負(fù)載裝置(30)在所述休眠模式中具有一比在所述運(yùn)行模式中更大的電阻值。
10. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其中，所述數(shù)字電路(20)具有多個(gè)存儲元件和/或多個(gè)邏輯元件，以及其中，所述第一負(fù)載裝置(40)和所述第二負(fù)載裝置(30)以及所述存儲元件和/或所述邏輯元件被如此構(gòu)造，使得包含在所述存儲元件中的信息和/或所述邏輯元件的邏輯狀態(tài)在所述休眠模式中仍被保持。
11. 用于一具有MOS場效應(yīng)晶體管(MP21，MP22，MP23，MP24，MN21，MN22，MN23，MN24)的電路(10)的方法，所述方法用于在一運(yùn)行模式中和一休眠模式中對所述電路(10)進(jìn)行控制，所述休眠模式具有比所述運(yùn)行模式減少的電流消耗，其中，在所述運(yùn)行模式中，將一與所述M0S場效應(yīng)晶體管(MP21， MP22， MP23， MP24， MN21， MN22，MN23，MN24)的源極連接端子(S)相連接的負(fù)載裝置(MP1，MP2，MN1，MN2)控制到一低歐姆的狀態(tài)中，其中，在所述休眠模式中，將所述負(fù)載裝置(30，40)如此控制到一具有更高電阻值的狀態(tài)中，使得一在所述休眠模式中流過所述MOS場效應(yīng)晶體管(MP21， MP22， MP23， MP24， MN21， MN22，MN23， MN24)以及流過所述負(fù)載裝置(30，40)的漏電流(IJ產(chǎn)生在所述負(fù)載裝置(30，40)上的一電壓降(UL1，UL2)。
12. 與一電路(10)的MOS場效應(yīng)晶體管(MP21，MP22，MP23，MP24，MN21，MN22，MN23，MN24)的源極連接端子(S)相連接的負(fù)載裝置(30，40)的應(yīng)用方法，用于在所述電路(10)的一休眠模式中借助一流過所述MOS場效應(yīng)晶體管(MP21， MP22， MP23， MP24， MN21， MN22， MN23， MN24)以及流過所述負(fù)載裝置(30， 40)的漏電流(IJ產(chǎn)生所述MOS場效應(yīng)晶體管(MP21，MP22，MP23，MP24，MN21，MN22，MN23，MN24)的一基體-源極電壓，所述漏電流(IJ在所述負(fù)載裝置(30，40)上產(chǎn)生一形成所述基體_源極電壓的電壓降(Uu， 。
全文摘要
電路、用于控制的方法以及用于休眠模式和運(yùn)行模式的電路的應(yīng)用，所述電路具有數(shù)字CMOS電路，所述數(shù)字CMOS電路具有NMOS場效應(yīng)晶體管以及具有PMOS場效應(yīng)晶體管，具有第一負(fù)載裝置，其中，所述數(shù)字CMOS電路的NMOS場效應(yīng)晶體管的源極連接端子通過所述第一負(fù)載裝置與第一供電電壓相連接，以及具有第二負(fù)載裝置，其中，所述數(shù)字CMOS電路的PMOS場效應(yīng)晶體管的源極連接端子通過所述第二負(fù)載裝置與第二供電電壓相連接，其中，所述數(shù)字CMOS電路的NMOS場效應(yīng)晶體管的基體連接端子直接與所述第一供電電壓相連接，其中，所述數(shù)字CMOS電路的PMOS場效應(yīng)晶體管的基體連接端子直接與所述第二供電電壓相連接。
文檔編號H03K19/0948GK101727955SQ20091020810
公開日2010年6月9日 申請日期2009年10月28日 優(yōu)先權(quán)日2008年10月28日
發(fā)明者L·達(dá)特, M·福韋爾克, T·哈努施 申請人:愛特梅爾汽車股份有限公司