專利名稱：用于速率提高的方法以及用于速率降低的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種根據(jù)權(quán)利要求1的前序部分的用于速率提高的方法以及一種根 據(jù)權(quán)利要求2的前序部分的用于采樣速率降低的方法。
背景技術(shù)：
根據(jù)信息技術(shù)的信號處理是公知的。主要是在通信技術(shù)中，時間離散的處理要求 對信息技術(shù)的信號進行采樣。 在信息技術(shù)中，經(jīng)常需要采樣率轉(zhuǎn)換。在此情況下，第一速率的第一采樣值被轉(zhuǎn)換 成第二速率的第二采樣值。 通常，以第一因子對第一采樣值進行擴展，隨后以第二因子對其進行抽取。在此期 間產(chǎn)生的信號中，借助還取決于擴展因子的時鐘進行插值。在此情況下不利的是，所述時鐘 主要在擴展因子數(shù)值大時通常是不可用的。 例如由US 7236110B2公開了一種用于減小采樣率的方法。然而，在那里公開的方 法具有其他缺點，即用于實施該方法的FIR(FIR—Finitelmpulse Response :有限沖激響 應(yīng))濾波器在頻率響應(yīng)特性中不允許有自由度。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在于，說明至少一種方法，該方法改進信號處理中以上所述的方法 過程。 所述任務(wù)通過根據(jù)權(quán)利要求1的特征的、用于速率提高的方法解決。此外，所述任 務(wù)通過權(quán)利要求2的特征解決。 在根據(jù)本發(fā)明的、將采樣輸入序列的速率提高到采樣輸出序列的速率的方法中， 對采樣輸入序列進行信號處理。采樣輸入序列具有第一速率，而采樣輸出序列具有第二速 率。在此，采樣輸入序列與采樣輸出序列的間隔優(yōu)選是非等距離的。 所述信號處理借助計數(shù)器表現(xiàn)(abbilden)利用第一因子的擴展、插值和利用第 二因子的抽取，以便產(chǎn)生采樣輸出序列。在此，信號處理以及計數(shù)器由第二速率提供時鐘， 從而通過計數(shù)器來控制采樣輸入序列的采樣，使得在計數(shù)器的輸出端上形成第一值，這些 第一值如此確定采樣輸入序列的采樣，使得產(chǎn)生具有第二速率的采樣輸出序列，該第二速 率的值大于第一速率的值。為了產(chǎn)生采樣輸出序列，信號處理同樣由計數(shù)器控制。
在根據(jù)本發(fā)明的、將采樣輸入序列的速率降低到采樣輸出序列的速率的方法中， 對采樣輸入序列進行信號處理。采樣輸入序列具有第一速率，而采樣輸出序列具有第二速 率。在此，采樣輸出序列與采樣輸入序列的間隔優(yōu)選是非等距離的。 為此，所述信號處理表現(xiàn)利用第一因子的擴展、插值和利用第二因子的抽取，以便 產(chǎn)生采樣輸出序列，其中，所述表現(xiàn)借助計數(shù)器進行。信號處理以及計數(shù)器由第一速率提供 時鐘，從而通過計數(shù)器控制采樣輸出序列，使得在計數(shù)器的輸出端上形成第一值。這些第一 值如此確定由采樣輸入序列構(gòu)成的經(jīng)插值的序列的采樣，使得產(chǎn)生具有第二速率的采樣輸出序列，該第二速率的值小于第一速率的值。為了形成經(jīng)插值的序列，信號處理同樣由計數(shù) 器控制。 根據(jù)本發(fā)明的方法的重要優(yōu)點在于，通過從計數(shù)器方面實施控制來避免插值的非 常高的時鐘。因為輸入序列與輸出序列的等距離的間隔不是必需的，所以可以獲得大的擴 展因子。 在此，根據(jù)本發(fā)明的速率提高可特別有利地用于發(fā)射機端，因為根據(jù)本發(fā)明的速 率提高在那里具有如下優(yōu)點，即在發(fā)射機端，在數(shù)模轉(zhuǎn)換器(DAC)處的采樣值通常也必須 是時間上等距離的。此外，根據(jù)本發(fā)明的速率提高還具有如下優(yōu)點，即在信號處理中不需要 大于采樣輸出速率的速率。與之相反，根據(jù)本發(fā)明的速率降低特別有利地適用于接收機端， 使得在信號處理中不需要大于采樣輸入速率的速率。 根據(jù)一個有利的進一步構(gòu)型，在速率提高或者速率降低時由計數(shù)器控制信號處 理，其方式是，借助計數(shù)器的輸出值來確定信號處理的系數(shù)集合(多相索引)。為此優(yōu)選地， 借助計數(shù)器的輸出值從存儲器中，尤其是從數(shù)值表(LUT-Look Up Table)中讀取信號處理 的系數(shù)。替換地，根據(jù)計數(shù)器的輸出值來計算信號處理的系數(shù)集合(多相索引)。
優(yōu)選地，速率降低如此進行，使得計數(shù)器由第一集合{0，1，... ，N_1}——尤其是循 環(huán)地——形成第二值或者輸出值，以便產(chǎn)生第二速率。在此，如此確定第一集合的數(shù)N，使得 由第一因子和數(shù)N構(gòu)成的乘積在與第二因子進行模除運算時始終得到數(shù)值"O"。速率提高 如此進行，使得計數(shù)器由第一集合{0，1，... ，N_1}——尤其是循環(huán)地——形成第一值，以便 產(chǎn)生第二速率。在此，如此確定數(shù)N，使得由第二因子和數(shù)N構(gòu)成的乘積在與第一因子進行 模除運算時始終得到數(shù)值"0"。因此分別實現(xiàn)序列形成的簡單的實施方式，該實施方式還能 夠?qū)⒂嫈?shù)器用于對多相索引的有限個預(yù)先計算出的值進行編址并且實現(xiàn)了對信號處理的 時鐘控制。 在一個有利的進一步構(gòu)型中，根據(jù)第一值來形成插值的系數(shù)集合的多相索引。由 此實現(xiàn)了對插值的簡單且適當?shù)目刂疲赃_到根據(jù)本發(fā)明的技術(shù)效果。
對于根據(jù)第一值形成用于時鐘控制的導(dǎo)出值的情況，給出了對時鐘的簡單且適當 的控制，以達到根據(jù)本發(fā)明的技術(shù)效果。 為了提供采樣輸入序列，在一個另外的進一步構(gòu)型中，在速率降低的情況下將采 樣輸入序列的L個值存入移位寄存器，從而由此支持FIR濾波的簡單的(軟件或硬件)實 現(xiàn)。優(yōu)選地，在速率提高的情況下根據(jù)時鐘控制的第一值將采樣輸入序列的各個值存入L+1 位的移位寄存器，從而支持FIR濾波的簡單實現(xiàn)。 優(yōu)選地，為了進行信號處理，通過FIR運算進行插值。在速率降低的情況下，根據(jù) 系數(shù)集合、移位寄存器值以及采樣輸入值來實施FIR運算。在速率提高的情況下，根據(jù)系 數(shù)集合以及移位寄存器值來實施FIR運算，從而可以實現(xiàn)支持各個速率轉(zhuǎn)換方案的簡單實 現(xiàn)。 在根據(jù)本發(fā)明的方法的一個另外的進一步構(gòu)型中，根據(jù)時鐘控制的導(dǎo)出值，將FIR 運算的輸出值接收到尤其是輸出寄存器中。由此可獲得最優(yōu)化的定時(Timing)。
優(yōu)選地，速率轉(zhuǎn)換如此進行，使得輸出寄存器的輸出端上的值在一個間延遲之后 形成由采樣輸入序列轉(zhuǎn)換得到的序列。 用于速率提高的裝置尤其在根據(jù)前述方法過程之一進行采樣的情況下被如此設(shè)計，使得所述裝置將采樣輸入序列轉(zhuǎn)換成采樣輸出序列。在此，采樣輸入序列具有第一速 率，而采樣輸出序列具有第二速率。 為此，采樣輸入序列被提供給信號處理裝置。在此，信號處理裝置被如此設(shè)計，使 得其表現(xiàn)利用第一因子的擴展、插值和利用第二因子對由插值得到的序列的抽取以便產(chǎn)生 采樣輸出序列。為此，信號處理裝置具有采樣裝置，該采樣裝置與計數(shù)器相連接，從而在計 數(shù)器的輸出端上形成被提供給采樣裝置的第一值。這些第一值如此控制采樣裝置，使得產(chǎn) 生具有第二速率的采樣輸出序列，該第二速率的值大于第一速率的值。第二速率被作為時 鐘提供給信號處理裝置以及計數(shù)器。 用于速率降低的裝置尤其在根據(jù)前述方法過程之一進行采樣的情況下被如此設(shè) 計，使得其將具有第一速率的采樣輸入序列轉(zhuǎn)換成具有第二速率的采樣輸出序列。為此，采 樣輸入序列被提供給信號處理裝置。在此，信號處理裝置被如此設(shè)計，使得其表現(xiàn)利用第一 因子的擴展、插值和利用第二因子對由插值得到的序列的抽取以便產(chǎn)生采樣輸出序列。為 此，信號處理裝置具有采樣裝置，該采樣裝置與計數(shù)器相連接，從而在計數(shù)器的輸出端上形 成被提供給采樣裝置的第一值。這些第一值如此控制采樣裝置，使得產(chǎn)生具有第二速率的 采樣輸出序列，該第二速率的值小于第一速率的值。第一速率被作為時鐘提供給信號處理 裝置以及計數(shù)器。 所述裝置的重要優(yōu)點在于避免了高的中間速率，根據(jù)本發(fā)明，這是在充分利用如 下事實的情況下進行的，即輸入序列或輸出序列不必在每個應(yīng)用場合中都強制地在時間上 是等距離的。 如果計數(shù)器被如此設(shè)計，使得其由第一集合{0，1， ... ， N-1}——尤其是循環(huán) 地——形成第一值，那么由根據(jù)本發(fā)明的裝置的所述進一步構(gòu)型給出了簡單的實施方式。
優(yōu)選地，計數(shù)器被如此設(shè)計，使得第一集合的數(shù)N被如此確定，使得由第一因子和 數(shù)N構(gòu)成的乘積在與第二因子進行模除運算時始終得到"0"值。在一個進一步構(gòu)型中，第 一計數(shù)器被如此設(shè)計，使得數(shù)N被如此確定，從而由第二因子和數(shù)N構(gòu)成的乘積在與第一因 子進行模除運算時始終得到"O"值。 特別有利地，根據(jù)本發(fā)明的裝置被如此進一步構(gòu)造，即第一計數(shù)器的輸出信號被 輸入到第一數(shù)值表(LUT-Look Up Table)中，使得第一數(shù)值表輸出確定時鐘控制的值。第 一計數(shù)器的輸出信號被如此輸入到第二數(shù)值表中，使得第二數(shù)值表輸出插值裝置的多相索 引。這些數(shù)值表為本發(fā)明的實現(xiàn)做出了重要貢獻并且同時提供了簡單的實施可能性。
此外，作為FIR加法器的插值裝置被如此設(shè)計，使得FIR加法器提供作為輸出信號 的采樣輸出信號并且因此尤其在速率提高時可被有利地使用。 在一個替換的進一步構(gòu)型中，F(xiàn)IR加法器與輸出寄存器相連接，使得輸出寄存器的 輸出信號提供采樣輸出信號。這尤其在速率降低時可被有利地使用。


從圖1中所說明的基于FIR的速率轉(zhuǎn)換的原理出發(fā)根據(jù)圖2至圖7中所示的根據(jù) 本發(fā)明的方法的兩個實施例以及根據(jù)本發(fā)明的裝置的各個示例性電路實現(xiàn)來進一步說明 本發(fā)明的其他優(yōu)點和細節(jié)。
附圖示出
圖la :基于FIR濾波器的速率轉(zhuǎn)換的原理， 圖lb :基于所述原理的多相濾波， 圖2 :作為第一實施例的速率降低， 圖3 :根據(jù)本發(fā)明的速率降低的示意圖， 圖4 :速率降低的第一實施例的各個值的表， 圖5 :作為第二實施例的速率提高， 圖6 :速率提高的示意圖，以及 圖7 :P = 5且Q = 3的速率提高的示例。
具體實施例方式
圖la示出了信號處理中的原理性方法過程。 采樣速率轉(zhuǎn)換在時間離散的信號處理中起著重要的作用。在此，第一速率Rk的采 樣值被轉(zhuǎn)換到第二速率Rn的采樣值。 采樣速率轉(zhuǎn)換的原理是公知的并且通?；诰€性插值。本發(fā)明的構(gòu)思從如下情況 出發(fā)，即 -=: 其中，P表示擴展因子，而Q表示抽取因子。這兩個因子都是整數(shù)并且不失一般性 地是互質(zhì)的。在此，商P/Q是非整數(shù)的有理數(shù)。此外，插值被限制為具有長度為(L+1)P的 有限沖激響應(yīng)的"有限沖激響應(yīng)"(FIR)濾波器B。 在第一步驟中，通過在采樣值之間分別添加P-l個0來擴展第一速率Rk的輸入序 列x(k)。 在另一步驟中，對所述序列進行濾波。在此，濾波借助具有沖激響應(yīng)B的插值濾波 器進行，以便在中間步驟中首先獲得第三速率&的經(jīng)插值的序列z (1)，該第三速率&由擴 展因子P與第一速率Rk的乘積，即& = PRk得到。 最后，借助抽取因子Q對經(jīng)插值的序列z(l)進行抽取，從而獲得第二速率Rn的輸 出序列y(n)。 在此，在所述原理的具體技術(shù)實現(xiàn)中利用如下兩個特性 1.已擴展的序列中的O值在與濾波器系數(shù)的乘法運算中不起作用。 2.不必計算在抽取時被丟棄的值。 圖lb中示出了基于多相的、應(yīng)用原理性方法過程的濾波。 在此可見，替代已擴展的輸入序列x (k)與插值濾波器B的巻積，在速率Rk的插值
時鐘clk—1下借助多相 Br = {B(kP+r)}k = 。,...，L 對輸入序列x(k)進行濾波。 以插值時鐘clk—l進行多相的轉(zhuǎn)換，其中，基于B的長度為(L+1)P的事實，這些多 相中的每一個分別具有L+1個濾波器系數(shù)。根據(jù)上面的等式，通過B的采樣獲得第r個多 相。在此，由第一速率Rk、擴展因子P以及多相索引r得到索引1為1 = kP+r。
在多相濾波的所示應(yīng)用中，信號處理借助具有第一速率Rk的第一時鐘clk—k進行。 此外，如果
(kP+r)modQ = 0 成立，則在所示方案中僅須進行一次計算。 然而根據(jù)本發(fā)明的構(gòu)思，認識到以下問題對于多相的轉(zhuǎn)換，具有插值時鐘clk_l
的值的時鐘總是必需的，該插值時鐘clk_l的值基于高的第三速率Ri = PRk。如此高速率
的插值時鐘clk_l在某些應(yīng)用場合中是不可用的。這主要指具有大擴展因子P的應(yīng)用。 從所述信號處理出發(fā)，應(yīng)當避開高速率& = PRk的插值時鐘clk_l。
在此，根據(jù)本發(fā)明充分地利用輸入序列或輸出序列的采樣值不必總是強制地處
于等距離的時間間隔中。 由此出發(fā)，在圖2中示意性地示出了所述信號的信號變化。為此，觀察擴展因子P的值小于抽取因子Q的值，即P < Q情況下的方案。因此，根據(jù)本發(fā)明的速率轉(zhuǎn)換在于，使輸出速率小于輸入速率。 在圖示中可見，以與第一時鐘clk—k同步的方式將輸入序列x(k)的值提供給處理裝置。 提高了擴展因子P的值的插值時鐘clk—l的值在多相濾波器Br的輸出端上以第三速率的插值時鐘clk—1的值提供中間序列z(l)的l二kP+r個值。在此，對于r = 0，...，P-l有 <formula>formula see original document page 8</formula> 如果現(xiàn)在Pk+r = nQ對于整數(shù)n成立，那么作為結(jié)果，所期望的采樣值是具有等距離的第二時鐘clk_n的輸出信號y(n)。 但是因為輸出信號y(n)僅取決于輸入信號x (k) ，. . . ， x (k_L)的值，所以已經(jīng)可以在具有值kP的時鐘下根據(jù)下式進行輸出值的計算<formula>formula see original document page 8</formula> 其中，多相r二r(k)的索引為此必須是已知的。 在此通過非等距離的采樣得到輸出序列。這在等式中通過索引n'表示。
因為第一時鐘clk—k(輸入時鐘)的第一速率Rk具有比第二時鐘clk—n(輸出時鐘)的第二速率Rn大的值，所以必然存在對輸出進行抑制的情況。這通過g(k)表示，如同樣在圖2中所標記的那樣。 如果對于一定的k，值n'(k)、r(k)和g(k)是已知的并且因此輸出值v(n'(k))也是已知的，那么根據(jù)本發(fā)明可以遞歸地計算n' (k+l)、r(k+l)和g(k+l)并且因此可計算出v(n， (k+l))。 對于每一個遞歸步驟k- > k+l區(qū)分兩種情況 1.如果(k+2)P > (n' (k)+l)Q，那么設(shè)置n' (k+l) = n， (k)+l、r(k+l) = n， (k+l)QmodP。通過設(shè)置g(k+l) = 1表明
F (x (k+l) ， ， x (k-L-l) ， Br(k+1))
應(yīng)被接收到v(n' (k+l))中。
2.如果(k+2)P<= (n' (k)+1)Q，那么設(shè)置n' (k+1) = n' (k)、r(k+l) =r(k)并
且通過設(shè)置g(k+l) = O表明 F (x (k+1) ， ， x (k-L-1) ， Br(k+1)) 不應(yīng)被接收到v(n' (k+1))中。 序列v(n' (k))和y(n)是等同的，其中值v(n' (k))通常處于非等距離的時間間 隔中。后者在信息技術(shù)系統(tǒng)中至少在接收機端是沒有問題的，因為從物理層到邏輯層的轉(zhuǎn) 換容許一定的等待時間。 不失一般性地，可以定義n' (0) = 0、 r(O) = 0和g(O) = 1。序列r(k)和g(k) 對于有限的N是周期性的。因為如果在時刻1 = kP+r
(ImodQ) = (ImodP) = r 成立，則對于具有NPmodQ = 0的數(shù)N在時刻1' = (k+N) P+r
(1' modQ) = (1' modP) = r 也成立。因此僅須預(yù)先計算有限數(shù)目的值r(k)和g(k)，其中k = 0， . . . ， N-l。
圖3示意性地說明根據(jù)本發(fā)明的電路技術(shù)實現(xiàn)的實施例，其中示出了為實現(xiàn)速率 降低而未使用插值時鐘clk_l的方案。 可見，根據(jù)本發(fā)明，輸入時鐘clk_k通過借助第一寄存器R。實現(xiàn)的計數(shù)器。根據(jù) 本發(fā)明，所述計數(shù)器循環(huán)地輸出數(shù)值k0 = 0，. . . ，N-l。在此，數(shù)值P構(gòu)成地址，利用所述地 址對于k° = 0，. . . ， N-l分別將r (k°)的值保存在第一數(shù)值表LUT r (k°)中而將g (k°)的值 保存在第二數(shù)值表LUT g(k°)中，其中，這些數(shù)值表根據(jù)本實施例被實現(xiàn)為所謂的查找表。
因此，當前值r = r(k°)也構(gòu)成系數(shù)集合的地址。最后L個輸入值x(k_l)，...， x(k-L)被保存在第二移位寄存器R"... ，&中，從而可以與輸入值x(k)的當前值一起來計 算輸出值y(n)。但是僅當g(k" = l成立時才將所述值接收到第三寄存器Rw中。根據(jù)本 發(fā)明，這是通過在本實施例中在g(k°) = 0時對時鐘clk_n'進行抑制實現(xiàn)的。
在此，如果在速率降低時擴展因子P的值為3而抽取因子Q的值為5，其中可設(shè)置 N = Q = 5，則在使用圖3中所示的電路時得到圖4中所示的輸出值y(n)。
圖5中示意性地示出了所述信號的信號變化，其中，對不同于以上說明的另一方 案進行觀察。與前述不同，擴展因子P的值大于抽取因子Q的值，即P〉Q。速率轉(zhuǎn)換在于， 使輸出速率大于輸入速率。 如果根據(jù)第二實施例在輸入端進行非等距離的處理，那么根據(jù)本發(fā)明的原理同樣 適用于Q < P的情況。這在信息技術(shù)的系統(tǒng)中至少可應(yīng)用在發(fā)送端，因為在發(fā)送端速率提 高通常比速率降低有意義并且施加在這里所使用的數(shù)模轉(zhuǎn)換器(DAC)上的采樣值通常也 必須是時間上等距離的。 在此，圖5說明值y(n)通過第二時鐘clk—n輸出。對于一定的多相索引
r(n) G
.
而言， - F(JcOt)"."X(it-I0，5"")) = ^>(t —J)丑'(")(S) 成立。 但是，因為關(guān)于索引n的速率高于第一速率Rk，所以必然存在對輸入值進行抑制的情況，即對于一定的u(k' (n))，…，u(k， (n)-L)，必須根據(jù)
- F("(""))，."，"("") = - W(")") 進行計算。在此，對于所述情況，輸出序列同樣通過非等距離的采樣得到，所 述非等距離的采樣對于本情況是在等式中通過索引k'表示的。如果對于給定的n，值 u(k， (n))，... ，u(k' (n)-L)以及k' (n)、g(n)和r(n)是已知的，那么在進行遞歸n-> n+l 時區(qū)分兩種情況 1.如果(k， (n)+l)P<= (n+l)Q成立，那么設(shè)置k' (n+l) = k， (n)+l并且將
x(k+l)接收到u(k' (n+l))中，即設(shè)置g(n+l) = 1以及r(n+l) = (n+l)QmodP。 2.如果(k， (n)+l)P > (n+l)Q成立，那么設(shè)置k' (n+l) = k， (n)并且不將x(k+l) 接收到u(k' (n+l))中，即設(shè)置g(n+l) 二0以及r(n+l) = (n+l)QmodP。 序列x(k)和u(k' (n))是等同的，其中，值u(k' (n))通常處于非等距離的時間間
隔中。假定g(n = 0) = 1并且不失一般性地定義k' (0) = 0且r(O) = 0，由此可以遞歸
地對于n = 1，…，N-l預(yù)先計算g(n)和r (n)。序列g(shù)(n)和r (n)對于具有NQmodP = 0
的N是周期性的。即在N*Q除以P的除法中沒有余數(shù)。 圖6示出此實施例的電路技術(shù)的實現(xiàn)。再次借助第二時鐘clk_n為基于第一寄存 器R。的計數(shù)器提供時鐘，該計數(shù)器循環(huán)地輸出值n0 = O，. . . N-l。在此，值r^構(gòu)成關(guān)于g(rO 和r(rO的地址，這些地址的值對于11° = 0，..』-1被分別保存在第一表1^1 g(n°)中，。當 前值r(n0)構(gòu)成系數(shù)集合Br的地址。L+l個輸入值被保存在第二移位寄存器R" . . . ，&中， 從而可以在第二時鐘clk_n的每一個時鐘節(jié)拍時計算濾波器的輸出值。但是，僅當g(n°) =l成立時才將當前輸入值x(k)接收到第二移位寄存器Rp... ，&中。例如，這是通過在 g(n°) = 0時對時鐘clk_k'進行抑制實現(xiàn)的。 在此，如果在速率提高時擴展因子P的值為5而抽取因子Q的值為3，其中可設(shè)置 5，那么在使用圖6中所示電路時得到圖7中所示的輸出值y(n)。 附圖標記列表
采樣輸入信號，輸入序列 采樣輸出信號，輸出序列 經(jīng)插值的序列 擴展因子 抽取因子
N = P














x(k) y(n) z(l) P Q Br
clk_k
clk_k，
clk_l
clk_n
clk_n，
en_clk_k'
en elk n'
輸入序列的時鐘 門控時鐘單元
經(jīng)插值序列的時鐘
輸出序列的時鐘 門控時鐘單元的時鐘 控制信號 控制信號
多相的索引
gLUTr(k0)LUTr(n0)LUTg(k0)LUTg(n0)R0Rlrl+1rl+1x(k)y(n)
索引
查找表
查找表
查找表
查找表
計數(shù)器 移位寄存器 移位寄存器 存儲器
采樣輸入信號，輸入序列 采樣輸出信號，輸出序列
權(quán)利要求
用于將一采樣輸入序列(x(k))的速率提高到一采樣輸出序列(y(n))的速率的方法，其中，所述采樣輸入序列(x(k))具有一第一速率(Rk)并且所述采樣輸出序列(y(n))具有一第二速率(Rn)，其中，所述第二速率(Rn)的值大于所述第一速率(Rk)的值，其中，對所述采樣輸入序列(x(k))進行一信號處理，其中，通過所述信號處理借助一計數(shù)器(R0)來表現(xiàn)借助一第一因子(P)的擴展、插值和借助一第二因子(Q)的抽取，以便產(chǎn)生所述采樣輸出序列(y(n))，其中，用所述第二速率(Rn)為所述信號處理和所述計數(shù)器(R0)提供時鐘，其中，通過所述計數(shù)器(R0)控制所述采樣輸入序列(x(k))的采樣，其方式是，在所述計數(shù)器(R0)的一輸出端上形成第一值(n0)，所述第一值(n0)確定所述采樣輸入序列(x(k))的采樣，以及其中，為了產(chǎn)生所述采樣輸出序列(y(n))，通過所述計數(shù)器(R0)控制所述信號處理，從而產(chǎn)生具有所述第二速率(Rn)的所述采樣輸出序列(y(n))。
2. 用于將一采樣輸入序列(x(k))的速率降低到一采樣輸出序列(v(n'))的速率的方法，其中，所述采樣輸入序列(x(k))具有一第一速率(Rk)并且所述采樣輸出序列(v(n')) 具有一第二速率(Rn)，其中，所述第二速率(Rn)的值小于所述第一速率(Rk)的值， 其中，對所述采樣輸入序列(x(k))進行一信號處理，其中，通過所述信號處理借助一計數(shù)器(R。)來表現(xiàn)利用一第一因子(P)的擴展、插值 和利用一第二因子(Q)的抽取，以便產(chǎn)生所述采樣輸出序列(v(n'))，其中，用所述第一速率(Rk)為所述信號處理和所述計數(shù)器(R。)提供時鐘， 其中，通過所述計數(shù)器(R。)控制一采樣輸出序列(v(n'))，其方式是，在所述計數(shù)器 (R。)的一輸出端上形成第二值(k°)，所述第二值(k°)確定一由所述采樣輸入序列(x(k))構(gòu) 成的經(jīng)插值的序列的采樣，用于產(chǎn)生具有所述第二速率(Rn)的所述采樣輸出序列(v(n'))， 以及其中，為了形成所述經(jīng)插值的序列，通過所述計數(shù)器(R。)控制所述信號處理。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，如此控制所述采樣，使得為了產(chǎn)生所述第 二速率(Rn)通過所述計數(shù)器(R。)由一第一集合{0， 1， ... ， N-l}形成所述第一值(n°)，其 中，如此確定所述第一集合的數(shù)N，使得由所述第二因子(Q)與所述數(shù)N的乘積在與所述第 一因子(P)進行模除運算時作為結(jié)果始終得到數(shù)值"O"。
4. 根據(jù)權(quán)利要求2所述的方法，其特征在于，如此控制所述采樣，使得為了產(chǎn)生所述第 二速率(Rn)通過所述計數(shù)器(R。)由一第二集合{0， 1， ... ， N-l}形成所述第二值(k°)，其 中，如此確定所述第二集合的數(shù)N，使得由所述第一因子(P)與所述數(shù)N的乘積在與所述第 二因子(Q)進行模除運算時作為結(jié)果始終得到數(shù)值"O"。
5. 根據(jù)權(quán)利要求1至4中任一項所述的方法，其特征在于，根據(jù)所述第一或者第二值 (k°，n°)來形成所述插值的系數(shù)集合(B(r(k。))，B(r(n0)))的多相索引(r (k°) ， r (n°))。
6. 根據(jù)權(quán)利要求1至4中任一項所述的方法，其特征在于，根據(jù)所述第一或者第二值(k°，n°)來形成一用于時鐘控制的導(dǎo)出值。
7. 根據(jù)權(quán)利要求1 、3或5所述的方法，其特征在于，根據(jù)所述時鐘控制將所述采樣輸入 序列(x(k))的當前值存儲在一移位寄存器中。
8. 根據(jù)權(quán)利要求2、4或6所述的方法，其特征在于，將所述采樣輸入序列(x(k))的值 (x (k-1) ， ， (x (k-L)))存儲在一移位寄存器中。
9. 根據(jù)權(quán)利要求1、3、5或7所述的方法，其特征在于，所述插值通過FIR運算進行，其 中所述FIR運算根據(jù)所述系數(shù)集合(B(r(n°)))以及移位寄存器值進行。
10. 根據(jù)權(quán)利要求2、4、6或8所述的方法，其特征在于，所述插值通過FIR運算進行，其 中根據(jù)所述系數(shù)集合(B(r(k"))、移位寄存器值以及所述當前的采樣輸入值(x(k))實施所 述FIR運算。
11. 根據(jù)權(quán)利要求9至10中的任一項所述的方法，其特征在于，所述FIR運算的輸出值 的接收根據(jù)所述時鐘控制的所述導(dǎo)出值(g(k°)，g(n°))進行，尤其是將所述FIR運算的輸出 值接收到一輸出寄存器中。
全文摘要
本發(fā)明涉及一種用于將采樣輸入序列(x(k))的速率提高到采樣輸出序列(y(n))的速率的方法以及一種用于將采樣輸入序列(x(k))的速率降低到采樣輸出序列(y(n))的速率的方法。對采樣輸入序列(x(k))進行信號處理。通過信號處理借助計數(shù)器(R0)表現(xiàn)利用第一因子(P)的擴展、插值和利用第二因子(Q)的抽取，以便產(chǎn)生采樣輸出序列(y(n))。分別用采樣輸入序列(x(k))或者采樣輸出序列(y(n))的較大速率為用于計數(shù)器(R0)和信號處理提供時鐘。
文檔編號H03H17/06GK101729042SQ20091020910
公開日2010年6月9日 申請日期2009年10月27日 優(yōu)先權(quán)日2008年10月27日
發(fā)明者E·薩克斯, M·施密特, T·費希倫德 申請人:愛特梅爾汽車股份有限公司