專利名稱：折疊器、折疊插值型模/數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及折疊器、折疊插值型模/數(shù)轉(zhuǎn)換器。
背景技術(shù)：
目前，高速模數(shù)轉(zhuǎn)換器廣泛地應(yīng)用在無線通訊系統(tǒng)、數(shù)字電視、液晶顯示驅(qū)動電路 和硬盤驅(qū)動電路等領(lǐng)域，這些領(lǐng)域不僅要求模數(shù)轉(zhuǎn)換器速度高，還有具有功耗低、面積小等 優(yōu)點(diǎn)?？扉W型模數(shù)轉(zhuǎn)換器采用全并行的結(jié)構(gòu)，是速度最快的模數(shù)轉(zhuǎn)換器類型之一，但是隨著 分辨率的增加，它所使用的比較器成指數(shù)增長，導(dǎo)致功耗過大，限制了快閃型模數(shù)轉(zhuǎn)換器的 分辨率以及應(yīng)用。折疊插值型模數(shù)轉(zhuǎn)換器通過使用折疊器大大地降低了比較器的數(shù)目，而 且保持了并行的結(jié)構(gòu)和高速的特點(diǎn)。折疊器是折疊插值型模數(shù)轉(zhuǎn)換器的關(guān)鍵電路模塊，它一般由折疊放大電路和輸出 負(fù)載電路組成。目前，常用的折疊器的折疊放大電路是由奇數(shù)個(gè)交錯連接、交叉耦合的差分 放大電路構(gòu)成，每一個(gè)差分放大電路由一對差分輸入晶體管和一個(gè)電流源構(gòu)成，如圖1和 圖2所示。輸出負(fù)載可以是電阻負(fù)載，如圖1所示，也可以是MOS管負(fù)載，比如P型MOS管 交叉耦合負(fù)載，如圖2所示。參照圖1，對上述折疊器的結(jié)構(gòu)進(jìn)行詳細(xì)的說明，折疊器中的折疊放大電路是由N 個(gè)差分放大電路組成，N為奇數(shù)，圖1中N = 9，每個(gè)差分放大電路是由一對差分輸入晶體管 和一個(gè)電流源構(gòu)成，各差分放大電路的輸出端彼此交錯連接。這樣，各個(gè)差分放大電路的輸 出電流相加減形成折疊的電流輸出，通過負(fù)載將折疊的電流輸出轉(zhuǎn)換為折疊的電壓輸出， 折疊率為N。上述折疊器具有如下缺點(diǎn)第一、折疊率越高，需要的差分放大電路和電流源也就越多，從而導(dǎo)致功耗增加。第二，折疊器的輸出節(jié)點(diǎn)處晶體管過多，會引入過大的寄生柵漏電容，從而影響折 疊器的速度以及動態(tài)高頻性能。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種折疊器、折疊插值型模/數(shù)轉(zhuǎn)換器，基于該折疊器，能 夠克服現(xiàn)有技術(shù)中折疊器功耗過大，寄生柵漏電容過大所導(dǎo)致的折疊器的速度以及動態(tài)高 頻性能降低的問題。根據(jù)本發(fā)明的第一方面，折疊器包括折疊放大電路和輸出負(fù)載電路，所述折疊放 大電路包括奇數(shù)個(gè)折疊塊，所述折疊塊由N型MOS管折疊塊和P型MOS管折疊塊交錯排列 連接，其中，所述多個(gè)N型MOS管折疊塊的第一輸出端相連接，所述多個(gè)N型MOS管折疊塊 的第二輸出端相連接；所述每一 P型MOS管折疊塊的兩個(gè)輸出端分別與相鄰的兩個(gè)N型MOS 管折疊塊相連接。在折疊器中，優(yōu)選所述N型MOS管折疊塊包括第一差分對、第二差分對、第三差分 對以及第一電流源，所述第一差分對、第三差分對為所述N型MOS管折疊塊的上層差分塊， 所述第二差分對為所述N型MOS管折疊塊的下層差分塊；其中，所述每一差分對具有兩個(gè)輸入信號，所述輸入信號分別為模擬轉(zhuǎn)換器的模擬信號和參考電壓，第一差分對、第二差分 對、第三差分對的參考電壓依次升高；并且，所述每一差分對的源短接，用于形成共源端，兩 個(gè)柵極為輸入端，漏極為輸出端；所述模擬信號輸入的漏極為差分對的第一輸出端，所述 參考電壓輸入的漏極為差分對的第二輸出端；所述第一電流源一端接地，另一端與所述第 二差分對的共源端相連接，所述第二差分對的第一輸出端與所述第三差分對的共源端相連 接，所述第二差分對的第二輸出端與所述第一差分對的共源端相連接；并且，第一差分對、 第三差分對的第一輸出端彼此相連接，作為所述N型MOS管折疊塊的第一輸出端，第一差分 對、第三差分對的第二輸出端彼此相連接，作為所述N型MOS管折疊塊的第二輸出端。在折疊器中，優(yōu)選所述P型MOS管折疊塊包括第四差分對、第五差分對、第六差分 對以及第二電流源，所述第四差分對、第六差分對為所述P型MOS管折疊塊的下層差分塊， 所述第五差分對為所述P型MOS管折疊塊的上層差分塊；其中，所述每一差分對具有兩個(gè) 輸入信號，所述輸入信號分別為模擬轉(zhuǎn)換器的模擬信號和參考電壓，第四差分對、第五差分 對、第六差分對的參考電壓依次升高；并且，所述每一差分對的源短接，用于形成共源端，兩 個(gè)柵極為輸入端，漏極為輸出端；所述模擬信號輸入的漏極為差分對的第一輸出端，所述參 考電壓輸入的漏極為差分對的第二輸出端；所述第二電流源一端接電源，另一端與所述第 五差分對的共源端相連接，所述第五差分對的第一輸出端與所述第四差分對的共源端相連 接，所述第五差分對的第二輸出端與所述第六差分對的共源端相連接；并且，第四差分對、 第六差分對的第一輸出端彼此相連接，作為所述P型MOS管折疊塊的第一輸出端，第四差分 對、第六差分對的第二輸出端彼此相連接，作為所述P型MOS管折疊塊的第二輸出端。在折疊器中，優(yōu)選所述每一 P型MOS管折疊塊的兩個(gè)輸出端通過如下方式與相鄰 的兩個(gè)N型MOS管折疊塊相連接所述P型MOS管折疊塊的第一輸出端與相鄰較高參考電 壓的N型MOS管折疊塊中第二差分的共源端相連接，所述P型MOS管折疊塊的第二輸出端 與相鄰較低參考電壓的N型MOS管折疊塊中第二差分的共源端相連接。在折疊器中，優(yōu)選所述輸出負(fù)載電路為電阻電路或P型MOS管交差耦合電路。根據(jù)本發(fā)明的第二方面，本發(fā)明還提供了 一種折疊插值型模/數(shù)轉(zhuǎn)換器，該模/數(shù) 轉(zhuǎn)換器包括上述的折疊器。相對于現(xiàn)有技術(shù)中的傳統(tǒng)折疊器，本發(fā)明具有如下優(yōu)點(diǎn)第一、由于采用N型MOS管折疊塊和P型MOS管折疊塊交錯連接的雙層差分對結(jié) 構(gòu)，折疊器所使用的電流源個(gè)數(shù)大大減少；相同折疊率下，本發(fā)明折疊器所使用的電流源數(shù) 目是傳統(tǒng)折疊器的1/6 2/9(具體數(shù)值取決于折疊塊的數(shù)目)。因此，折疊器的功耗大大 降低。第二，本發(fā)明中折疊器輸出節(jié)點(diǎn)處的晶體管個(gè)數(shù)也大大減少，相同折疊率下，折疊 器輸出節(jié)點(diǎn)處的晶體管個(gè)數(shù)是傳統(tǒng)折疊器的1/3 4/9(具體數(shù)值取決于折疊塊的數(shù)目)， 這使得輸出節(jié)點(diǎn)處的寄生電容大大減少，從而有利于提高折疊器的速度和改善折疊器的動 態(tài)性能。


圖1為現(xiàn)有技術(shù)中負(fù)載電路為電阻的折疊器的電路連接圖；圖2為現(xiàn)有技術(shù)中負(fù)載電路為P型MOS管交叉耦合負(fù)載的折疊器的電路連接圖；圖3為是表示本發(fā)明實(shí)施例的折疊器的電路連接圖4為表示本發(fā)明實(shí)施例折疊器中N型MOS管折疊塊電路圖；圖5為表示本發(fā)明實(shí)施例折疊器中P型MOS管折疊塊電路圖；圖6為表示本發(fā)明實(shí)施例的折疊器的輸入-輸出曲線示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí) 施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明。本發(fā)明折疊器中，包括折疊放大電路和輸出負(fù)載電路，折疊放大電路包括奇數(shù)個(gè) 折疊塊，折疊塊由N型MOS管折疊塊和P型MOS管折疊塊交錯排列連接，其中，多個(gè)N型MOS 管折疊塊的第一輸出端相連接，多個(gè)N型MOS管折疊塊的第二輸出端相連接；每一 P型MOS 管折疊塊的兩個(gè)輸出端分別與相鄰的兩個(gè)N型MOS管折疊塊相連接。參照圖3至圖5，示出了本發(fā)明實(shí)施例折疊器的電路結(jié)構(gòu)示意圖，其中，圖3為是表 示本發(fā)明實(shí)施例的折疊器的電路連接圖，圖4為表示本發(fā)明實(shí)施例折疊器中N型MOS管折 疊塊電路圖；圖5為表示本發(fā)明實(shí)施例折疊器中P型MOS管折疊塊電路圖。如圖3所示，圖3為是表示本發(fā)明實(shí)施例的折疊器的電路連接圖，它由折疊放大電 路31和輸出負(fù)載電路32組成。其中，折疊放大電路31是由N個(gè)N型MOS管折疊塊和P型 MOS管折疊塊交錯排列組成，其中，N為奇數(shù)。圖3以N= 3為例，每個(gè)折疊塊都含有雙層的 差分對。下面，以圖3所示的折疊器為例，具體說明該實(shí)施例折疊器的工作原理，N取其他 奇數(shù)時(shí)，工作原理類似，可以此類推。在此不再舉例說明。圖中所有的電流源電流均相等，所 有的N型MOS晶體管尺寸相同，所有的P型MOS晶體管尺寸相同，兩個(gè)電阻負(fù)載大小相等， 參考電壓從Vrefl到Vref9逐漸升高。當(dāng)模擬輸入信號在前三個(gè)參考電壓Vrefl Vref3附近時(shí)，P型MOS管折疊塊312 中的P型MOS晶體管852和842均處于截止區(qū)，P型MOS晶體管851和841導(dǎo)通，電流源92 中的電流通過P型MOS晶體管851和841全部流入N型MOS管折疊塊313的電流源93中， 而N型MOS管折疊塊313中的N型MOS晶體管均處于截止區(qū)。因此，在這種情況下，P型MOS 管折疊塊312和N型MOS管折疊塊313均不起作用，只有N型MOS管折疊塊511起作用。 在N型MOS管折疊塊311的內(nèi)部，當(dāng)模擬輸入信號在Vrefl附近時(shí)，N型MOS晶體管821處 于截止區(qū)，N型MOS晶體管822導(dǎo)通，相當(dāng)于一個(gè)導(dǎo)通電阻，差分對811和812處于差分輸 入的線性放大區(qū)，從而產(chǎn)生過零點(diǎn)；同樣的，當(dāng)模擬輸入信號在Vref3附近時(shí)，N型MOS晶體 管822處于截止區(qū)，N型MOS晶體管821導(dǎo)通，相當(dāng)于一個(gè)導(dǎo)通電阻，差分對831和832處 于差分輸入的線性放大區(qū)，從而產(chǎn)生過零點(diǎn)；當(dāng)模擬輸入信號在Vref2附近時(shí)，N型MOS晶 體管812和831處于截止區(qū)，N型MOS晶體管811和832導(dǎo)通，相當(dāng)于導(dǎo)通電阻，差分對821 和822處于差分輸入的線性放大區(qū)，從而產(chǎn)生過零點(diǎn)。這就是前三個(gè)過零點(diǎn)的產(chǎn)生。類似地，當(dāng)模擬輸入信號在后三個(gè)參考電壓Vref7 Vref9附近時(shí)，P型MOS管折 疊塊312中的P型MOS晶體管851和861均處于截止區(qū)，P型MOS晶體管852和862導(dǎo)通， 電流源92中的電流通過P型MOS晶體管852和862全部流入N型MOS管折疊塊311的電 流源91中，而N型MOS管折疊塊311中的N型MOS晶體管均處于截止區(qū)。因此，在這種情 況下，N型MOS管折疊塊311和P型MOS管折疊塊312均不起作用，只有N型MOS管折疊塊313起作用。在N型MOS管折疊塊313的內(nèi)部，當(dāng)模擬輸入信號在Vref7附近時(shí)，N型MOS 晶體管881處于截止區(qū)，N型MOS晶體管882導(dǎo)通，相當(dāng)于一個(gè)導(dǎo)通電阻，差分對871和872 處于差分輸入的線性放大區(qū)，從而產(chǎn)生過零點(diǎn)；同樣的，當(dāng)模擬輸入信號在Vref9附近時(shí)，N 型MOS晶體管882處于截止區(qū)，N型MOS晶體管881導(dǎo)通，相當(dāng)于一個(gè)導(dǎo)通電阻，差分對891 和892處于差分輸入的線性放大區(qū)，從而產(chǎn)生過零點(diǎn)；當(dāng)模擬輸入信號在VrefS附近時(shí)，N 型MOS晶體管872和891處于截止區(qū)，N型MOS晶體管871和892導(dǎo)通，相當(dāng)于導(dǎo)通電阻， 差分對881和882處于差分輸入的線性放大區(qū)，從而產(chǎn)生過零點(diǎn)。這就是后三個(gè)過零點(diǎn)的 產(chǎn)生。當(dāng)模擬輸入信號在中間三個(gè)參考電壓Vref4 Vref6附近，工作原理有所不同。此 時(shí)，N型MOS管折疊塊311中的N型MOS晶體管822和832處于截止區(qū)，N型MOS晶體管821 和831導(dǎo)通，相當(dāng)于導(dǎo)通電阻形成通路；N型MOS管折疊塊313中的N型MOS晶體管881和 871處于截止區(qū)，N型MOS晶體管872和882導(dǎo)通，相當(dāng)于導(dǎo)通電阻形成通路。而在在P型 MOS管折疊塊312的內(nèi)部，當(dāng)模擬輸入信號在Vref4附近時(shí)，P型MOS晶體管852處于截止 區(qū)，P型MOS晶體管851導(dǎo)通，相當(dāng)于導(dǎo)通電阻，差分對841和842處于差分輸入的線性放 大區(qū)；同樣的，當(dāng)模擬輸入信號在Vref6附近時(shí)，P型MOS晶體管851處于截止區(qū)，P型MOS 晶體管852導(dǎo)通，相當(dāng)于導(dǎo)通電阻，差分對861和862處于差分輸入的線性放大區(qū)；當(dāng)模擬 輸入信號在Vref5附近時(shí)，P型MOS晶體管841和862處于截止區(qū)，P型MOS晶體管842和 861導(dǎo)通，相當(dāng)于導(dǎo)通電阻，差分對851和852處于差分輸入的線性放大區(qū)。無論是P型MOS 管折疊塊312的哪一個(gè)差分對處于差分輸入的線性放大區(qū)，都可以通過流入電流源91和93 的電流的不同，來控制N型MOS晶體管821和831組成的通路以及N型MOS晶體管872和 882組成的通路中電流的不同，從而產(chǎn)生過零點(diǎn)。由于折疊器中每個(gè)差分對所對應(yīng)的模擬輸入信號的線性范圍均各自獨(dú)立，隨著模 數(shù)轉(zhuǎn)換器的模擬輸入信號逐漸增加，通過電阻負(fù)載321和322就能得到一對差分的折疊輸 出電壓信號，如圖6所示，其中，橫坐標(biāo)代表模/數(shù)轉(zhuǎn)換器的模擬信號輸入Vin，縱坐標(biāo)代表 折疊輸出電壓V。ut，實(shí)線代表圖3中折疊輸出電壓V。ut+，虛線代表圖3中折疊輸出電壓V。ut_。
下面結(jié)合圖4和圖5，詳細(xì)說明N型MOS管折疊塊電路圖和P型MOS管折疊塊電路 圖。 從圖4中可以看出，N型MOS管折疊塊包括第一差分對41、第二差分對42、第三差 分對43以及第一電流源44，第一差分對41、第三差分對43為N型MOS管折疊塊的上層差 分塊，第二差分對42為N型MOS管折疊塊的下層差分塊；其中，每一差分對41、42、43具有 兩個(gè)輸入信號，輸入信號分別為模擬轉(zhuǎn)換器的模擬信號Vin和參考電壓VMf pVd m和VMf h， 第一差分對41、第二差分對42、第三差分對43的參考電壓依次升高，即Vref l < Vrefjl < Vref_ h;并且，每一差分對的源短接，用于形成共源端，兩個(gè)柵極為輸入端，漏極為輸出端；模擬信 號輸入的漏極為差分對的第一輸出端，參考電壓輸入的漏極為差分對的第二輸出端；第一 電流源44 一端接地，另一端與第二差分對的共源端相連接，第二差分對42的第一輸出端與 第三差分對的共源端相連接，第二差分對42的第二輸出端與第一差分對的共源端相連接； 并且，第一差分對41、第三差分對43的第一輸出端彼此相連接，作為N型MOS管折疊塊的第 一輸出端，第一差分對41、第三差分對43的第二輸出端彼此相連接，作為N型MOS管折疊塊 的第二輸出端。
從圖5可以看出，P型MOS管折疊塊包括第四差分對51、第五差分對52、第六差分 對53以及第二電流源M，第四差分對51、第六差分對53為P型MOS管折疊塊的下層差分 塊，第五差分對52為N型MOS管折疊塊的上層差分塊；其中，每一差分對具有兩個(gè)輸入信 號，輸入信號分別為模擬轉(zhuǎn)換器的模擬信號Vin和參考電壓Vref pt—和VMf h，第四差分對 51、第五差分對52、第六差分對53的參考電壓依次升高，即VMf x < Vrefjl < Vref h ；并且，每 一差分對的源短接，用于形成共源端，兩個(gè)柵極為輸入端，漏極為輸出端；模擬信號輸入的 漏極為差分對的第一輸出端，參考電壓輸入的漏極為差分對的第二輸出端；第二電流源M 一端接地，另一端與第五差分對的共源端相連接，第五差分對的第一輸出端與第四差分對 的共源端相連接，第五差分對52的第二輸出端與第六差分對53的共源端相連接；并且，第 四差分對51、第六差分對53的第一輸出端彼此相連接，作為P型MOS管折疊塊的第一輸出 端，第四差分對51、第六差分對53的第二輸出端彼此相連接，作為P型MOS管折疊塊的第二 輸出端。至于P型MOS管折疊塊與N型MOS管折疊塊的連接關(guān)系，可以再次參照圖3，從圖 3中可以看出，P型MOS管折疊塊的第一輸出端與相鄰較高參考電壓的N型MOS管折疊塊中 第二差分對的共源端相連接，P型MOS管折疊塊的第二輸出端與相鄰較低參考電壓的N型 MOS管折疊塊中第二差分對的共源端相連接。綜上，在本發(fā)明折疊器中由于采用N型MOS管折疊塊和P型MOS管折疊塊交錯連 接的雙層差分對結(jié)構(gòu)，使折疊器所使用的電流源個(gè)數(shù)大大減少；并且，折疊器輸出節(jié)點(diǎn)處的 晶體管個(gè)數(shù)也大大減少，這使得輸出節(jié)點(diǎn)處的寄生電容大大減少，從而有利于提高折疊器 的速度和改善折疊器的動態(tài)性能。根據(jù)本發(fā)明的第二方面，本發(fā)明還提供了 一種折疊插值型模/數(shù)轉(zhuǎn)換器，該模/數(shù) 轉(zhuǎn)換器包括上述折疊器，折疊器的結(jié)構(gòu)在此不再詳細(xì)說明。本說明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與 其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。對于系統(tǒng)實(shí)施例 而言，由于其與方法實(shí)施例基本相似，所以描述的比較簡單，相關(guān)之處參見方法實(shí)施例的部 分說明即可。以上對本發(fā)明所提供的一種折疊器和裝置、折疊插值型模/數(shù)轉(zhuǎn)換器進(jìn)行了詳細(xì) 介紹，本文中應(yīng)用了具體個(gè)例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明 只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本 發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng) 理解為對本發(fā)明的限制。
權(quán)利要求
1.一種折疊器，包括折疊放大電路和輸出負(fù)載電路，其特征在于，所述折疊放大電路包 括奇數(shù)個(gè)折疊塊，所述折疊塊由N型MOS管折疊塊和P型MOS管折疊塊交錯排列連接，其中，所述多個(gè)N型MOS管折疊塊的第一輸出端相連接，所述多個(gè)N型MOS管折疊塊的第二 輸出端相連接；所述每一 P型MOS管折疊塊的兩個(gè)輸出端分別與相鄰的兩個(gè)N型MOS管折疊塊相連接。
2.根據(jù)權(quán)利要求1所述的折疊器，其特征在于，所述N型MOS管折疊塊包括第一差分對、第二差分對、第三差分對以及第一電流源，所 述第一差分對、第三差分對為所述N型MOS管折疊塊的上層差分塊，所述第二差分對為所述 N型MOS管折疊塊的下層差分塊；其中，所述每一差分對具有兩個(gè)輸入信號，所述輸入信號分別為模數(shù)轉(zhuǎn)換器的模擬信號和參 考電壓，第一差分對、第二差分對、第三差分對的參考電壓依次升高；并且，所述每一差分對 的源短接，用于形成共源端，兩個(gè)柵極為輸入端，漏極為輸出端；所述模擬信號輸入的漏極 為差分對的第一輸出端，所述參考電壓輸入的漏極為差分對的第二輸出端；所述第一電流源一端接地，另一端與所述第二差分對的共源端相連接，所述第二差分 對的第一輸出端與所述第三差分對的共源端相連接，所述第二差分對的第二輸出端與所述 第一差分對的共源端相連接；并且，第一差分對、第三差分對的第一輸出端彼此相連接，作為所述N型MOS管折疊塊的第一 輸出端，第一差分對、第三差分對的第二輸出端彼此相連接，作為所述N型MOS管折疊塊的 第二輸出端。
3.根據(jù)權(quán)利要求2所述的折疊器，其特征在于，所述P型MOS管折疊塊包括第四差分對、第五差分對、第六差分對以及第二電流源，所 述第四差分對、第六差分對為所述P型MOS管折疊塊的下層差分塊，所述第五差分對為所述 P型MOS管折疊塊的上層差分塊；其中，所述每一差分對具有兩個(gè)輸入信號，所述輸入信號分別為模擬轉(zhuǎn)換器的模擬信號和參 考電壓，第四差分對、第五差分對、第六差分對的參考電壓依次升高；并且，所述每一差分對 的源短接，用于形成共源端，兩個(gè)柵極為輸入端，漏極為輸出端；所述模擬信號輸入的漏極 為差分對的第一輸出端，所述參考電壓輸入的漏極為差分對的第二輸出端；所述第二電流源一端接電源，另一端與所述第五差分對的共源端相連接，所述第五差 分對的第一輸出端與所述第四差分對的共源端相連接，所述第五差分對的第二輸出端與所 述第六差分對的共源端相連接；并且，第四差分對、第六差分對的第一輸出端彼此相連接，作為所述P型MOS管折疊塊的第一 輸出端，第四差分對、第六差分對的第二輸出端彼此相連接，作為所述P型MOS管折疊塊的 第二輸出端。
4.根據(jù)權(quán)利要求3所述的折疊器，其特征在于，所述每一P型MOS管折疊塊的兩個(gè)輸出 端通過如下方式與相鄰的兩個(gè)N型MOS管折疊塊相連接所述P型MOS管折疊塊的第一輸出端與相鄰較高參考電壓的N型MOS管折疊塊中第二 差分對的共源端相連接，所述P型MOS管折疊塊的第二輸出端與相鄰較低參考電壓的N型 MOS管折疊塊中第二差分對的共源端相連接。
5.根據(jù)權(quán)利要求4所述的折疊器，其特征在于，所述輸出負(fù)載電路為電阻電路或ρ型MOS管交差耦合電路。
6. 一種折疊插值型模/數(shù)轉(zhuǎn)換器，其特征在于，包括根據(jù)權(quán)利要求1至5中任一項(xiàng)所述 的折疊器。
全文摘要
本發(fā)明公開一種折疊器、折疊插值型模/數(shù)轉(zhuǎn)換器。其中，折疊器包括折疊放大電路和輸出負(fù)載電路，所述折疊放大電路包括奇數(shù)個(gè)折疊塊，所述折疊塊由N型MOS管折疊塊和P型MOS管折疊塊交錯排列連接，其中，所述多個(gè)N型MOS管折疊塊的第一輸出端相連接，所述多個(gè)N型MOS管折疊塊的第二輸出端相連接；所述每一P型MOS管折疊塊的兩個(gè)輸出端分別與相鄰的兩個(gè)N型MOS管折疊塊相連接。本發(fā)明使折疊器的功耗大大降低，并且，輸出節(jié)點(diǎn)處的寄生電容大大減少，從而有利于提高折疊器的速度和改善折疊器的動態(tài)性能。
文檔編號H03M1/12GK102055474SQ200910235860
公開日2011年5月11日 申請日期2009年10月28日 優(yōu)先權(quán)日2009年10月28日
發(fā)明者劉振, 張興, 張鋼剛, 王源, 賈嵩 申請人:北京大學(xué)