專(zhuān)利名稱(chēng)：一種高斯白噪聲發(fā)生器及實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及噪聲發(fā)生器技術(shù)領(lǐng)域，尤其涉及一種高斯白噪聲發(fā)生器及實(shí)現(xiàn)方法。

背景技術(shù)：
現(xiàn)有的硬件高斯噪聲發(fā)生器通常分為物理噪聲發(fā)生器和數(shù)字合成噪聲發(fā)生器兩類(lèi)。雖然物理噪聲發(fā)生器精度較高，但是實(shí)現(xiàn)電路較為復(fù)雜，所以在工程中多選用數(shù)字式噪聲發(fā)生器。實(shí)際應(yīng)用中，希望設(shè)計(jì)的噪聲發(fā)生器的輸出在時(shí)域具有很好的高斯特性，同時(shí)在頻域也具有大帶寬，然而由于這兩者之間的矛盾性，無(wú)法同時(shí)獲得良好的時(shí)域高斯特性和頻域上的大帶寬。也就是說(shuō)，現(xiàn)有的數(shù)字噪聲發(fā)生器存在的缺點(diǎn)是盡管能獲得輸出噪聲的統(tǒng)計(jì)特性，但是輸出噪聲的帶寬很窄。


發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)中的不足，本發(fā)明提供一種數(shù)字式高斯白噪聲發(fā)生器，在獲得好的時(shí)域高斯噪聲信號(hào)的同時(shí)，得到盡可能大的輸出帶寬。
本發(fā)明提供一種的噪聲發(fā)生器可產(chǎn)生帶寬3MHz-45MHz該高斯白噪聲發(fā)生器在獲得時(shí)域良好的高斯統(tǒng)計(jì)特性的同時(shí)，可輸出的最大帶寬是45MHz。
通過(guò)本發(fā)明提供的數(shù)字式高斯白噪聲發(fā)生器可實(shí)現(xiàn)本發(fā)明的發(fā)明目的。本發(fā)明的數(shù)字式高斯白噪聲發(fā)生器包括 偽隨機(jī)序列生成器，用于產(chǎn)生偽隨機(jī)序列；優(yōu)選地，采用FPGA芯片實(shí)現(xiàn)該偽隨機(jī)序列生成器； FIR濾波器，其輸入端接收偽隨機(jī)序列生成器生成的偽隨機(jī)序列，該FIR濾波器用于對(duì)所述偽隨機(jī)序列進(jìn)行濾波，獲得帶限高斯白噪聲序列；優(yōu)選地，F(xiàn)IR濾波器也通過(guò)該FPGA芯片實(shí)現(xiàn)； 數(shù)模轉(zhuǎn)換器(DAC)，其輸入端接收FIR濾波器輸出的帶限高斯白噪聲序列，DAC將該所述帶限高斯白噪聲序列的數(shù)字信號(hào)轉(zhuǎn)為模擬信號(hào)； 低通濾波器，其輸入端接收數(shù)模轉(zhuǎn)換器DAC輸出的高斯白噪聲，該低通濾波器將高斯白噪聲的無(wú)用高次諧波濾除，然后輸出到高速放大器；優(yōu)選地，低通濾波器采用LC電路實(shí)現(xiàn)； 高速放大器，其輸入端接收低通濾波器輸出的高斯白噪聲，然后將其放大并輸出到基帶噪聲；優(yōu)選地，高速放大器采用運(yùn)放芯片實(shí)現(xiàn)。
優(yōu)選地，所述偽隨機(jī)序列是在FPGA(Field Programmable Gate Array)平臺(tái)上生成高速m序列偽隨機(jī)碼。
優(yōu)選地，對(duì)所述序列進(jìn)行FIR(Finite Impulse Response，有限沖激響應(yīng))數(shù)字濾波處理得到帶限高斯白噪聲數(shù)字序列。
優(yōu)選地，將得到的帶限高斯白噪聲數(shù)字序列通過(guò)高速DAC(Digital AnalogConverter，數(shù)模轉(zhuǎn)換器)和濾波放大，即轉(zhuǎn)換為模擬高斯白噪聲信號(hào)。
優(yōu)選地，將得到的模擬高斯白噪聲信號(hào)通過(guò)LC低通濾波器電路進(jìn)行濾波。
優(yōu)選地，將得到的低通濾波后的模擬高斯白噪聲通過(guò)高速放大電路進(jìn)行放大。
通過(guò)本發(fā)明的數(shù)字式高斯白噪聲發(fā)生器實(shí)現(xiàn)在獲得好的時(shí)域高斯噪聲信號(hào)的同時(shí)，得到盡可能大的輸出帶寬。



圖1是按照本發(fā)明的一個(gè)實(shí)施方式的高斯白噪聲發(fā)生器示意框圖。
圖2是按照本發(fā)明的一個(gè)實(shí)施方式的用采樣頻率歸一化后的m序列功率譜密度示意圖。
圖3是按照本發(fā)明的一個(gè)實(shí)施方式的FIR濾波器示意結(jié)構(gòu)圖。
圖4是按照本發(fā)明的一個(gè)實(shí)施方式的FIR濾波器加權(quán)參數(shù)曲線(xiàn)。
圖5是按照本發(fā)明的一個(gè)實(shí)施方式的輸出不同噪聲帶寬的模擬信號(hào)采樣統(tǒng)計(jì)的直方圖和頻譜圖。
圖6是按照本發(fā)明的一個(gè)實(shí)施方式的m序列生成裝置的結(jié)構(gòu)示意圖。
圖7是按照本發(fā)明的另一個(gè)實(shí)施方式的高斯白噪聲發(fā)生器示意框圖。
圖8是按照本發(fā)明的一個(gè)實(shí)施方式的Gold碼序列生成裝置的結(jié)構(gòu)示意圖。
為了進(jìn)一步說(shuō)明本發(fā)明的原理及特性，以下結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。

具體實(shí)施例方式 下面結(jié)合附圖詳細(xì)描述本發(fā)明的具體實(shí)施方式
。
圖1是按照本發(fā)明的一個(gè)實(shí)施方式的高斯白噪聲發(fā)生器示意框圖。
如圖1所示，按照本發(fā)明的一個(gè)實(shí)施方式，高斯白噪聲發(fā)生器包括 偽隨機(jī)序列生成器，用于產(chǎn)生偽隨機(jī)序列。在本實(shí)施方式中，優(yōu)選地，偽隨機(jī)序列生成器是m序列生成裝置，并通過(guò)FPGA芯片實(shí)現(xiàn)所述m序列生成裝置。
FIR濾波器，其通過(guò)FPGA芯片內(nèi)部連接到m序列生成裝置的輸出，對(duì)m序列生成裝置產(chǎn)生的m序列進(jìn)行濾波，獲得帶限高斯白噪聲序列。優(yōu)選地，F(xiàn)IR濾波器同樣通過(guò)FPGA芯片實(shí)現(xiàn)。
數(shù)模轉(zhuǎn)換器(DAC)，其通過(guò)多路數(shù)據(jù)電路連接到FIR濾波器的輸出，將所述帶限高斯白噪聲序列的數(shù)字信號(hào)轉(zhuǎn)為模擬信號(hào)。通過(guò)DAC芯片內(nèi)置的電路功能實(shí)現(xiàn)該轉(zhuǎn)換，轉(zhuǎn)換后的模擬信號(hào)是帶限模擬高斯白噪聲信號(hào)。
低通濾波器，其通過(guò)電阻電容電路連接到數(shù)模轉(zhuǎn)換器的輸出，抑制高斯白噪聲的無(wú)用高次諧波，得到去除了高次諧波的模擬高斯白噪聲。
高速放大器，其通過(guò)運(yùn)算放大電路連接到低通濾波器的輸出，用于放大模擬高斯白噪聲信號(hào)并將其輸出。
偽隨機(jī)碼(PN，Pseudo-random Number)的性能指標(biāo)直接影響產(chǎn)生寬帶白噪聲的隨機(jī)性，是系統(tǒng)設(shè)計(jì)的關(guān)鍵。通常產(chǎn)生偽隨機(jī)碼的電路為一個(gè)反饋移存器，它可分為線(xiàn)性和非線(xiàn)性?xún)深?lèi)。前者產(chǎn)生出的周期最長(zhǎng)的二進(jìn)制數(shù)字序列為最大長(zhǎng)度線(xiàn)性反饋移存器序列，簡(jiǎn)稱(chēng)m序列。根據(jù)本發(fā)明的一個(gè)實(shí)施例，通過(guò)所述偽隨機(jī)序列生成器(即m序列生成裝置)產(chǎn)生m序列偽隨機(jī)碼。
產(chǎn)生m序列的反饋移存器的遞推方程可以寫(xiě)為 它給出了移位輸入an與移位前各級(jí)狀態(tài)的關(guān)系，從而決定了移位寄存器的反饋連接和序列的結(jié)構(gòu)。其具體反饋連接和序列結(jié)構(gòu)如圖6所示。本領(lǐng)域的技術(shù)人員很容易理解，通過(guò)FPGA硬件即可實(shí)現(xiàn)圖6所示的電路結(jié)構(gòu)。公式(1)中的ci表示反饋線(xiàn)的連接狀態(tài)，ai表示移位寄存器的狀態(tài)，

表示模2相加。
m序列的自相關(guān)函數(shù)可表示為 上式為一個(gè)周期(m＝2n-1)內(nèi)的函數(shù)，其中Tn為偽隨機(jī)噪聲碼元的寬度，j取值為整數(shù)。整個(gè)時(shí)域的自相關(guān)函數(shù)的周期為m＝2n-1。信號(hào)的自相關(guān)函數(shù)與功率譜密度構(gòu)成一對(duì)傅里葉變換，因此m序列的自相關(guān)函數(shù)經(jīng)過(guò)傅里葉變換，其功率譜密度為 ω表示頻率，δ表示沖激信號(hào)。
假定零頻處的功率為1，那么功率下降為0.5處的頻率為 其典型的功率譜密度如下圖2所示。其中，圖2中的橫軸表示歸一化的頻率，范圍從0-1，沒(méi)有單位；縱軸表示功率譜的幅度，單位是dB。
由圖2可以看出，m序列的功率譜密度的包絡(luò)是(sin x/x)2形的，它在偽隨機(jī)序列基本時(shí)鐘頻率的約45％帶寬內(nèi)具有均勻功率譜密度，所以用濾波器濾除該頻帶內(nèi)的信號(hào)就可以近似看作帶限白噪聲。
下面分析m序列的統(tǒng)計(jì)特性。假設(shè)有一個(gè)由n個(gè)寄存器產(chǎn)生的m序列，該序列的周期為 L＝2n-1 (5) 這也是n個(gè)寄存器所能有的非全零的狀態(tài)總數(shù)。在這n個(gè)寄存器中任意選p個(gè)(0＜p＜n)寄存器組成一個(gè)二進(jìn)制數(shù)x，該數(shù)x的取值范圍是 0≤x≤2p-1 (6) x在一個(gè)m序列周期內(nèi)取其取值范圍內(nèi)的任一非零數(shù)的次數(shù)為2n-p，同理，x在一個(gè)m序列周期內(nèi)取零的次數(shù)為2n-p-1，當(dāng)n-p為較大整數(shù)時(shí)可以忽略減一的影響，所以，一個(gè)m序列周期里，x在其取值范圍內(nèi)是一個(gè)平均分布，其分布概率是 由式(2)可知，m序列中任意一個(gè)片斷和它的一個(gè)位移之間的自相關(guān)函數(shù)都是很小的，所以式(6)中的變量x可被認(rèn)為前后不相關(guān)。
m序列的功率譜是固定的，要生成帶寬可調(diào)的數(shù)字噪聲序列需要對(duì)m序列進(jìn)行低通數(shù)字濾波，根據(jù)本發(fā)明的一個(gè)具體實(shí)施例，采用FIR數(shù)字濾波器，該濾波器的結(jié)構(gòu)如圖3所示。
由Lindeberg定理可知，設(shè)有獨(dú)立隨機(jī)變量序列{ξk}，且Eξk＝ak，k＝1，2，L，n，則 該定理證明了由大量微小的而且獨(dú)立的隨機(jī)因素引起并積累而成的變量，必是一個(gè)正態(tài)隨機(jī)變量。
FIR濾波器的單位沖激相應(yīng)為h(n)，0≤n≤N-1，輸入函數(shù)為x(i)，則輸出函數(shù)y(i)可以書(shū)寫(xiě)為 式(10)可畫(huà)成如圖3所示的框圖形式。
如圖3所示，圖3的輸入是由FPGA產(chǎn)生的m序列(即，白噪聲序列輸入函數(shù)x(i))，輸出是經(jīng)過(guò)FIR數(shù)字濾波的帶限數(shù)字高斯白噪聲(即，輸出函數(shù)y(i))。h(0)至h(n-1)表示FIR濾波器的濾波器系數(shù)。圖3中的方框表示延時(shí)單元，輸入的信號(hào)經(jīng)過(guò)延時(shí)單元后，分別和FIR濾波器的系數(shù)相乘，得到最終的帶限數(shù)字高斯白噪聲。
由圖3可以看出，F(xiàn)IR的濾波過(guò)程實(shí)質(zhì)上就是一個(gè)延遲后加權(quán)相加的過(guò)程，即濾波輸出y(i)是輸入x(i)以及它的前N-1個(gè)狀態(tài)的加權(quán)疊加。式(3)已經(jīng)計(jì)算了m序列的自相關(guān)函數(shù)，它與上一個(gè)狀態(tài)和更上的狀態(tài)僅有極小的相關(guān)性，此處可以看作不相關(guān)。這里應(yīng)用的是37階偶對(duì)稱(chēng)FIR，進(jìn)行HAMMING加窗處理，帶寬為0.28f0＝42MHz(f0＝150MHz)，歸一化后的加權(quán)系數(shù)曲線(xiàn)如圖4所示。
圖4的橫坐標(biāo)表示FIR濾波器的系數(shù)的項(xiàng)數(shù)，一共37項(xiàng)，縱軸表示FIR濾波器的系數(shù)。
從圖4可以看出，橫坐標(biāo)的第17、18和19項(xiàng)的FIR系數(shù)都超過(guò)了20％，在濾波中共同起最大的作用；第16和20項(xiàng)的權(quán)值都是15％左右，在濾波中起次重要作用；然后是橫坐標(biāo)的第15和21項(xiàng)，權(quán)值為5％；越往兩端權(quán)值越小。在現(xiàn)有技術(shù)中如果有5個(gè)相互獨(dú)立的量疊加起來(lái)就可以近似看成高斯分布，當(dāng)有7個(gè)相互獨(dú)立的量是就是高斯分布的較好的逼近，在圖4中有7個(gè)較大的相互獨(dú)立的變量(橫坐標(biāo)第15項(xiàng)到21項(xiàng))，還有30個(gè)較小的相互獨(dú)立的變量，所以可以認(rèn)為是較好的高斯分布。
當(dāng)FIR濾波器的帶寬較小的時(shí)候，由于加權(quán)系數(shù)的大小比較平均，所以輸出噪聲的統(tǒng)計(jì)概率將更接近于高斯形。當(dāng)FIR濾波器的帶寬較小時(shí)，可用帶寬0.02f0＝3MHz(f0＝150MHz)時(shí)，采用HAMMING加窗處理相應(yīng)歸一化后的加權(quán)系數(shù)的曲線(xiàn)也在圖4中。從圖4可以看到全部37項(xiàng)中貢獻(xiàn)最大的仍然為第18項(xiàng)，其權(quán)值達(dá)到了5.3％，起最大的作用；貢獻(xiàn)最小的是第0和36項(xiàng)，其權(quán)值都是0.8％。其規(guī)律仍然是越往兩端權(quán)值越小，但不同的是該曲線(xiàn)中的各項(xiàng)之間均勻的多，由這樣均勻的37項(xiàng)獨(dú)立的均勻分布變量的合成可以認(rèn)為是非常好的高斯分布。
圖5是在輸出噪聲帶寬分別為0.02f0＝3MHz、0.067f0＝10MHz、0.28f0＝42MHz、0.36f0＝54MHz和0.45f0＝66MHz(f0＝150MHz)情況下，F(xiàn)PGA輸出的數(shù)字噪聲信號(hào)經(jīng)過(guò)數(shù)模轉(zhuǎn)換器(DAC)變?yōu)槟M信號(hào)，接著通過(guò)前述低通濾波器和高速放大器進(jìn)行濾波、放大之后輸出的帶限模擬高斯白噪聲，用高速示波器按照噪聲發(fā)生平臺(tái)速度(即FPGA的速度f(wàn)0＝150MHz)采樣20,000個(gè)樣本值進(jìn)行統(tǒng)計(jì)的直方圖(圖5左列a1-e1的圖形，即分別為3MHz(a1)、10MHz(b1)、42MHz(c1)、54MHz(d1)、66Mhz(e1)的帶寬統(tǒng)計(jì)直方圖)和用頻譜儀記錄的噪聲頻譜(圖5右列a2-e2的圖形，即分別為3MHz(a2)、10MHz(b2)、42MHz(c2)、54MHz(d2)、66Mhz(e2)的帶寬頻譜圖)。
從圖5的左列圖形可以看到，在輸出噪聲帶寬為0.02f0＝3MHz、0.067f0＝10MHz時(shí)候，其統(tǒng)計(jì)曲線(xiàn)平滑、對(duì)稱(chēng)，是很好的高斯形狀；當(dāng)輸出噪聲帶寬為0.28f0＝42MHz時(shí)候，統(tǒng)計(jì)曲線(xiàn)有一些惡化，也可以認(rèn)為是高斯形狀的近似；但是當(dāng)輸出噪聲帶寬為0.36f0＝54MHz時(shí)候，統(tǒng)計(jì)曲線(xiàn)明顯改變，已經(jīng)不能看做高斯分布了。因此，能夠得到時(shí)域好的高斯分布的范圍是0.02f0＝3MHz到0.28f0＝42MHz。
從圖5的右列圖形可以看到，隨著輸出噪聲帶寬的減小，輸出噪聲的帶內(nèi)平坦度指標(biāo)明顯的惡化當(dāng)輸出噪聲帶寬為0.36f0＝54MHz時(shí)候，帶內(nèi)總波動(dòng)為±3dB，單位寬度波動(dòng)為±0.055dB/MHz；當(dāng)輸出噪聲帶寬為0.28f0＝42MHz時(shí)候，帶內(nèi)總波動(dòng)為±3dB，單位寬度波動(dòng)為±0.07dB/MHz；當(dāng)輸出噪聲帶寬為0.02f0＝3MHz時(shí)候，帶內(nèi)總波動(dòng)為±3dB，單位寬度波動(dòng)為±1dB/MHz，而且?guī)庖种坪懿?，每倍頻程僅下降6dB左右，該情況是FIR濾波器在低通小帶寬情況下固有的擬合誤差。因此，輸出噪聲帶寬不能小于0.06f0＝9MHz。因此，在輸出噪聲的帶內(nèi)平坦度較好的情況下，輸出高斯白噪聲的范圍是0.06f0＝9MHz到0.36f0＝54MHz。
綜合這兩個(gè)方面，既能夠得到好的高斯時(shí)域統(tǒng)計(jì)特性，又能夠得到較好帶內(nèi)平坦度的高斯白噪聲范圍是0.06f0≤f≤028f0。也就是說(shuō)，在設(shè)計(jì)數(shù)字高斯白噪聲發(fā)生器的時(shí)候，如果噪聲發(fā)生器的速度f(wàn)0已經(jīng)確定，比如是150MHz，則設(shè)計(jì)的輸出的高斯白噪聲的帶寬應(yīng)當(dāng)選擇在0.06f0≤f≤0.28f0之間，即9MHz到42MHz之間。
本發(fā)明的創(chuàng)新之處在于當(dāng)設(shè)計(jì)數(shù)字高斯白噪聲發(fā)生器時(shí)，為輸出的高斯白噪聲的帶寬選擇了一個(gè)較合理的范圍0.06f0≤f≤0.28f0，在該范圍內(nèi)，輸出的高斯白噪聲的統(tǒng)計(jì)特性和頻帶內(nèi)的平坦度都能夠達(dá)到較好的指標(biāo)。
即在噪聲發(fā)生速度f(wàn)0一定的情況下，既能夠得到較好的帶內(nèi)平坦度又能保證良好的統(tǒng)計(jì)特性的輸出帶寬范圍是0.06f0≤f≤0.28f0，即最大帶寬不能超過(guò)0.28f0，最小帶寬不能小于0.06f0。
圖7是按照本發(fā)明的另一個(gè)實(shí)施方式的高斯白噪聲發(fā)生器示意框圖。
如圖7所示，高斯白噪聲發(fā)生器包括 偽隨機(jī)序列生成器，用于產(chǎn)生偽隨機(jī)序列。在本實(shí)施方式中，優(yōu)選地，偽隨機(jī)序列生成器是Gold碼序列生成裝置，并通過(guò)FPGA芯片實(shí)現(xiàn)所述Gold碼序列生成裝置。
FIR濾波器，其通過(guò)FPGA芯片內(nèi)部連接到Gold碼序列生成裝置的輸出，對(duì)Gold碼序列生成裝置產(chǎn)生的Gold碼序列進(jìn)行濾波，獲得帶限高斯白噪聲序列。優(yōu)選地，F(xiàn)IR濾波器同樣通過(guò)FPGA芯片實(shí)現(xiàn)。
數(shù)模轉(zhuǎn)換器(DAC)，其通過(guò)多路數(shù)據(jù)電路連接到FIR濾波器的輸出，將所述帶限高斯白噪聲序列的數(shù)字信號(hào)轉(zhuǎn)為模擬信號(hào)。通過(guò)DAC芯片內(nèi)置的電路功能實(shí)現(xiàn)該轉(zhuǎn)換，轉(zhuǎn)換后的模擬信號(hào)是帶限模擬高斯白噪聲信號(hào)。
低通濾波器，其通過(guò)電阻電容電路連接到數(shù)模轉(zhuǎn)換器的輸出，抑制高斯白噪聲的無(wú)用高次諧波，得到去除了高次諧波的模擬高斯白噪聲。
高速放大器，其通過(guò)運(yùn)算放大電路連接到低通濾波器的輸出，用于放大模擬高斯白噪聲信號(hào)并將其輸出。
圖8是按照本發(fā)明的一個(gè)實(shí)施方式的Gold碼序列生成裝置的結(jié)構(gòu)示意圖。Gold碼序列是用一對(duì)周期和速率均相同的m序列(即圖8中的第一m序列1和第二m序列m2)對(duì)模2加后得到的，其自相關(guān)性能比m序列更優(yōu)。圖8中的“n級(jí)m序列發(fā)生器”中“n級(jí)”表示有n個(gè)移位寄存器，“時(shí)鐘”表明這兩個(gè)m序列發(fā)生器的產(chǎn)生是同步的，由時(shí)鐘來(lái)保持它們產(chǎn)生的同步。
雖然以上描述了本發(fā)明的具體實(shí)施方式
，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這些具體實(shí)施方式
僅是舉例說(shuō)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的原理和實(shí)質(zhì)的情況下，可以對(duì)上述方法和系統(tǒng)的細(xì)節(jié)進(jìn)行各種省略、替換和改變。例如，合并上述方法步驟，從而按照實(shí)質(zhì)相同的方法執(zhí)行實(shí)質(zhì)相同的功能以實(shí)現(xiàn)實(shí)質(zhì)相同的結(jié)果則屬于本發(fā)明的范圍。因此，本發(fā)明的范圍僅由所附權(quán)利要求書(shū)限定。
權(quán)利要求
1.一種高斯白噪聲發(fā)生器，用于產(chǎn)生同時(shí)具有良好時(shí)域高斯特性和頻域大帶寬的噪聲，包括
偽隨機(jī)序列生成器，用于產(chǎn)生偽隨機(jī)序列；
FIR濾波器，其輸入端接收偽隨機(jī)序列生成器生成的偽隨機(jī)序列，用于對(duì)所述偽隨機(jī)序列進(jìn)行濾波，獲得帶限高斯白噪聲序列；
數(shù)模轉(zhuǎn)換器，其輸入端接收FIR濾波器輸出的帶限高斯白噪聲序列，用于將所述帶限高斯白噪聲序列的數(shù)字信號(hào)轉(zhuǎn)為帶限高斯白噪聲序列模擬信號(hào)；
低通濾波器，其輸入端接收數(shù)模轉(zhuǎn)換器輸出的帶限高斯白噪聲序列模擬信號(hào)，用于將帶限高斯白噪聲序列模擬信號(hào)的無(wú)用高次諧波濾除，然后將濾波后的高斯白噪聲信號(hào)輸出到高速放大器；
高速放大器，其輸入端接收低通濾波器輸出的濾波后的高斯白噪聲信號(hào)，用于對(duì)濾波后的高斯白噪聲信號(hào)進(jìn)行放大，然后將放大后的信號(hào)輸出給基帶噪聲。
2.根據(jù)權(quán)利要求1的高斯白噪聲發(fā)生器，其特征在于，所述偽隨機(jī)序列生成器是m序列生成裝置，產(chǎn)生的偽隨機(jī)序列是m序列；或產(chǎn)生的偽隨機(jī)序列是Gold碼序列。
3.根據(jù)權(quán)利要求1-2的高斯白噪聲發(fā)生器，其特征在于，偽隨機(jī)序列生成器和FIR濾波器由FPGA芯片實(shí)現(xiàn)。
4.根據(jù)權(quán)利要求1-3的高斯白噪聲發(fā)生器，其特征在于，低通濾波器采用LC電路實(shí)現(xiàn)；高速放大器采用運(yùn)放芯片實(shí)現(xiàn)。
5.一種產(chǎn)生高斯白噪聲的方法，用于產(chǎn)生同時(shí)具有良好時(shí)域高斯特性和頻域大帶寬的噪聲，包括
通過(guò)偽隨機(jī)序列生成器產(chǎn)生偽隨機(jī)序列；
通過(guò)FIR濾波器接收偽隨機(jī)序列生成器生成的偽隨機(jī)序列，對(duì)所述偽隨機(jī)序列進(jìn)行濾波，獲得帶限高斯白噪聲序列；
通過(guò)數(shù)模轉(zhuǎn)換器接收FIR濾波器輸出的帶限高斯白噪聲序列，將所述帶限高斯白噪聲序列的數(shù)字信號(hào)轉(zhuǎn)為帶限高斯白噪聲序列模擬信號(hào)；
通過(guò)低通濾波器接收數(shù)模轉(zhuǎn)換器輸出的帶限高斯白噪聲序列模擬信號(hào)，將帶限高斯白噪聲序列模擬信號(hào)的無(wú)用高次諧波濾除，然后將濾波后的高斯白噪聲信號(hào)輸出到高速放大器；
通過(guò)高速放大器接收低通濾波器輸出的濾波后的高斯白噪聲信號(hào)，對(duì)濾波后的高斯白噪聲信號(hào)進(jìn)行放大，然后將放大后的信號(hào)輸出給基帶噪聲。
6.根據(jù)權(quán)利要求5的產(chǎn)生高斯白噪聲的方法，其特征在于，所述偽隨機(jī)序列生成器是m序列生成裝置，產(chǎn)生的偽隨機(jī)序列是m序列。
7.根據(jù)權(quán)利要求6的產(chǎn)生高斯白噪聲的方法，其特征在于，所述偽隨機(jī)序列生成器是Gold碼序列生成裝置，產(chǎn)生的偽隨機(jī)序列是Gold碼序列。
8.根據(jù)權(quán)利要求6或7的產(chǎn)生高斯白噪聲的方法，其特征在于，偽隨機(jī)序列生成器和FIR濾波器由FPGA芯片實(shí)現(xiàn)。
9.根據(jù)權(quán)利要求6或7的產(chǎn)生高斯白噪聲的方法，其特征在于，低通濾波器采用LC電路實(shí)現(xiàn)。
10.根據(jù)權(quán)利要求6或7的產(chǎn)生高斯白噪聲的方法，其特征在于，高速放大器采用運(yùn)放芯片實(shí)現(xiàn)。
全文摘要
一種高斯白噪聲發(fā)生器及實(shí)現(xiàn)方法，涉及噪聲發(fā)生器技術(shù)領(lǐng)域。通過(guò)本發(fā)明的數(shù)字式高斯白噪聲發(fā)生器實(shí)現(xiàn)在獲得好的時(shí)域高斯噪聲信號(hào)的同時(shí)，得到盡可能大的輸出帶寬。它包括偽隨機(jī)序列生成器，用來(lái)產(chǎn)生偽隨機(jī)序列；FIR濾波器，對(duì)偽隨機(jī)序列濾波，得到帶限高斯白噪聲序列；數(shù)模轉(zhuǎn)換器，將數(shù)字信號(hào)轉(zhuǎn)為模擬信號(hào)；低通濾波器，抑制帶外噪聲干擾；高速放大器，放大噪聲信號(hào)。
文檔編號(hào)H03B29/00GK101807880SQ20091024280
公開(kāi)日2010年8月18日 申請(qǐng)日期2009年12月17日 優(yōu)先權(quán)日2009年12月17日
發(fā)明者申艷 申請(qǐng)人:北京交通大學(xué)