專利名稱：發(fā)送機、編碼裝置、接收機以及解碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明公開的內(nèi)容涉及糾錯技術(shù)。
背景技術(shù)：
眾所周知，在數(shù)字通信中，有時從發(fā)送機發(fā)送來的比特序列中的某些比特碼會在其發(fā)送中被調(diào)換。此現(xiàn)象被稱為誤碼(bit error)。無法從通信路徑上完全排除產(chǎn)生誤碼的各種要因。因此，為了提高數(shù)字通信的可靠性，在發(fā)送機與接收機中分別具有糾錯編碼器和糾錯解碼器。糾錯編碼器檢測誤碼，并生成能夠糾正的糾錯碼。由此，在糾錯編碼后的比特序列中產(chǎn)生了誤碼時，糾錯解碼器能夠提高糾正該誤碼的可能性。此外，糾錯碼不限于用于發(fā)送機/接收機之間的數(shù)字通信，還可以用于各種數(shù)字信息處理裝置，例如數(shù)字數(shù)據(jù)的記錄裝置/再現(xiàn)裝置等中。作為糾錯編碼器之一，有Turbo編碼器。在Turbo編碼中，生成包含組織比特序列、 第1檢查比特序列和第2檢查比特序列的組織碼。這里，所謂組織比特序列，是指所輸入的比特序列本身。另外，第1檢查比特序列例如是通過將輸入的比特序列與過去輸入的比特序列相加而生成的遞歸疊加碼。另外，第2檢查比特序列例如是將對輸入的比特序列進行交織而得到的比特序列與過去交織得到的比特序列相加而生成的遞歸疊加碼。另外，所謂交織，是指在保持數(shù)據(jù)速率的狀態(tài)下按規(guī)定的順序?qū)⒈忍匦蛄写騺y(shuffle)。另外，作為糾錯解碼器之一，有Turbo解碼器。在Turbo解碼中，針對組織比特序列內(nèi)的各個比特，通過Turbo處理獲得關(guān)于比特是“ 1，，還是“0”的高可靠性，由此確定不存在誤碼的組織比特序列。在Turbo處理中，例如2個要素解碼器相互提供外部值即可靠性的增量，同時反復執(zhí)行軟判定解碼。此外，作為采用了反復執(zhí)行軟判定解碼從而根據(jù)接收比特序列來估計發(fā)送比特序列的順序的編碼/解碼方式，例如公知有低密度奇偶校驗碼的解碼方式。低密度奇偶校驗碼還稱為LDPC?，F(xiàn)有技術(shù)文獻專利文獻專利文獻1 日本特開2008-141756號公報專利文獻2 日本特開2005-295192號公報專利文獻3 日本特表2006-5^848號公報專利文獻4 日本特表2007-525102號公報

發(fā)明內(nèi)容
發(fā)明所要解決的課題LTE [Long Term Evolution 長期演進]是從平成22年(公歷2010年)左右起在世界中開始服務的，它是由3GPP[Third Generation Partnership Project 第三代合作伙伴計劃]的參加團體制定的移動通信的國際標準規(guī)格。此外，LTE還稱為E-UTRA[Evolved Universal Terrestrial Radio Access]> E-UTRAN[Evolved Universal TerrestrialRadio Access Network]或 Super3G。在該LTE的技術(shù)標準書ST36. 212的8. 5. 0版中，作為糾錯編碼處理之一規(guī)定了碼塊分割。在碼塊分割中，發(fā)送數(shù)據(jù)被分割為具有相同大小的多個碼塊。在碼塊中分別附加例如用于誤碼檢測的CRC[Cyclic Redundancy Check 循環(huán)冗余校驗]碼，然后，進行Turbo 編碼。在接收機中，確認Turbo解碼后的碼塊中附加的CRC碼。接收機只要在任何一個碼塊中檢測出誤碼，就向發(fā)送側(cè)請求全部碼塊的重發(fā)，即發(fā)送數(shù)據(jù)的重發(fā)。一般情況下，通過在整個碼塊中選出看上去最合理的比特序列來進行糾錯碼的解碼處理。理論上講，碼長越長，特性越好。但是，如果未將發(fā)送數(shù)據(jù)分割為碼塊，則必需大幅增大糾錯解碼器的電路規(guī)模。另夕卜，還有可能在TTI [Transmission Time Interval 傳輸時間間隔]以內(nèi)，未結(jié)束接收機中的糾錯解碼這樣的復雜處理。此外，TTI是對移動終端分配的最小發(fā)送時間間隔。因此，對于現(xiàn)實的碼而言，碼長具有極限。因此，在LTE等的標準化規(guī)格中，以十分接近于該碼長的極限的大小來分割碼塊。但是，在分割為碼塊的情況中，與未分割的情況相比，錯誤率降低，特性劣化。這是因為，由于對碼塊進行分割，從而限定了對糾錯有貢獻的信息范圍，使糾錯能力變差。本發(fā)明一個方式是鑒于上述現(xiàn)有技術(shù)所存在的問題而作出的，其課題是要提高進行碼塊分割處理的數(shù)字通信的可靠性。用于解決課題的手段本發(fā)明的一個方式的編碼裝置具備分割部，其將輸入的信號比特序列分割為數(shù)據(jù)塊；編碼部，其對數(shù)據(jù)塊分別進行糾錯編碼，分別生成能夠通過反復解碼運算進行解碼的碼塊，所述反復解碼運算執(zhí)行多次估計信號比特的可靠性的運算；生成部，其在由多個分割后的數(shù)據(jù)塊組合而成的各個組的數(shù)據(jù)塊之間進行比特運算，由此生成冗余比特；以及輸出部，其輸出所生成的碼塊和冗余比特。另外，本發(fā)明的一個方式的解碼裝置為了解決上述課題，特征在于包含以下多個要素。本解碼裝置具有輸入部，該輸入部輸入在由多個數(shù)據(jù)塊組合而成的各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及對數(shù)據(jù)塊進行糾錯編碼后的碼塊，其中，所述數(shù)據(jù)塊是對信號序列進行分割而得到的。并且，本解碼裝置具有塊內(nèi)反復運算部，該塊內(nèi)反復運算部反復執(zhí)行如下處理將碼塊內(nèi)的比特序列作為輸入，計算被糾錯編碼為碼塊的數(shù)據(jù)塊內(nèi)的信號比特的可靠性信息，進而將計算出的可靠性信息作為輸入，計算被糾錯編碼為碼塊的數(shù)據(jù)塊內(nèi)的信號比特的新的可靠性信息。并且，本解碼裝置具有塊間反復運算部，該塊間反復運算部反復執(zhí)行如下處理根據(jù)在各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及由塊內(nèi)反復運算部反復計算出的數(shù)據(jù)塊內(nèi)的信號比特的可靠性信息，計算塊間可靠性信息，將塊間可靠性信息作為相應的信號比特的可靠性信息輸入到塊內(nèi)反復運算部，其中，所述塊間可靠性信息表示各個組所包含的數(shù)據(jù)塊內(nèi)對冗余比特的生成有貢獻的信號比特的可靠性。發(fā)明效果因此，根據(jù)本發(fā)明的一個方式，提高了進行將比特序列分割為塊的分割處理的數(shù)
字信號的可靠性。


圖1是示出作為本實施方式的無線通信系統(tǒng)的結(jié)構(gòu)的圖。圖2是示出發(fā)送機的結(jié)構(gòu)的圖。圖3是示出糾錯編碼單元的結(jié)構(gòu)的圖。圖4是示出第ITurbo編碼電路的結(jié)構(gòu)的圖。圖5是示出RSC編碼部的結(jié)構(gòu)的圖。圖6是示意性示出比特序列的分割與Turbo編碼的圖。圖7是示意性示出冗余比特序列的生成的圖。圖8是示出Turbo編碼后的碼塊與冗余比特序列的關(guān)系的圖。圖9是以曲線的方式示出冗余比特序列在組織碼中的插入率與分組錯誤率的關(guān)系的圖。圖10是示出接收機的結(jié)構(gòu)的圖。圖11是示出糾錯解碼單元的結(jié)構(gòu)的圖。圖12是示出第ITurbo解碼電路的結(jié)構(gòu)的圖。圖13是示出第1SIS0解碼部的結(jié)構(gòu)的圖。圖14是示出互補解碼部的結(jié)構(gòu)的圖。圖15是以曲線的方式示出塊錯誤率與每個碼元的能量噪聲密度比的關(guān)系圖。圖16是示出第ITurbo解碼電路21所執(zhí)行的Turbo解碼處理的流程圖。圖17是對實施例2的發(fā)送機的結(jié)構(gòu)進行例示的圖。圖18是對實施例2的接收機的結(jié)構(gòu)進行例示的圖。圖19是對LDPC單元的詳細結(jié)構(gòu)進行例示的圖。圖20是Tanner圖的例子。圖21是示出實施例2的糾錯解碼單元的處理順序的圖。圖22是對實施例3的解碼裝置的結(jié)構(gòu)進行例示的圖。
具體實施例方式以下，參照附圖對本實施方式的無線通信系統(tǒng)進行說明。此外，以下說明的無線通信系統(tǒng)僅僅是實施方式，作為本發(fā)明的一個方式的發(fā)送機、作為另一個方式的接收機以及其它方式不受以下說明的具體技術(shù)事項的限定。實施例1《結(jié)構(gòu)》圖1是示出本實施方式的無線通信系統(tǒng)的結(jié)構(gòu)的圖。無線通信系統(tǒng)包含發(fā)送機10和接收機20。發(fā)送機10生成高頻的電信號，并將電信號變換為電波進行放射。接收機20將感測到的電波變換為電信號而取得電波。此外，在發(fā)送機10與接收機20之間，可由中繼器對電波進行中繼。作為中繼器，例如有移動電話中繼器(線路補償器)、PHS[Personal Handyphone System 個人手持式電話系統(tǒng)]用電波中繼器(R印eater)、無線LAN[Local Area Network 局域網(wǎng)]路由器、無線集線器?！窗l(fā)送機〉圖2是示出發(fā)送機10的結(jié)構(gòu)的圖。
發(fā)送機10包含二進制信源(binary source) 10a、碼塊分割單元10b、糾錯編碼單元10c、編碼率匹配單元10d、調(diào)制單元10e、升頻變換器10f、天線IOg以及通信控制單元 10h。二進制信源IOa以比特序列的方式輸出作為各種處理的結(jié)果的數(shù)字信息。此外， 作為二進制信源10a，例如有包含CPU[Central Processing Unit 中央處理器]、存儲單元、記錄單元的計算機。作為存儲單元,例如有DRAM [Dynamic Random Access Memory 動態(tài)隨機存取存儲器]，以及SRAM [Static Random Access Memory :靜態(tài)隨機存取存儲器]。 作為記錄單元，例如有SSD[Solid State Drive 固態(tài)硬盤]裝置、HDD [Hard Disk Drive 硬盤驅(qū)動器]裝置、BD[Blu_ray Disk 藍光光盤]驅(qū)動裝置、DVD[Digital Versatile Disk 數(shù)字多功能光盤]驅(qū)動裝置、+R/+RW驅(qū)動裝置、⑶[CompactDisk 壓縮盤]驅(qū)動裝置、存儲卡驅(qū)動裝置以及軟盤驅(qū)動裝置。作為計算機，例如有個人計算機、移動電話機以 ^PDA[Personal Digital Assistant 個人數(shù)字助理]。作為個人計算機，例如有臺式 PC [Personal Computer 個人計算機]、筆記本型PC、膝上型PC、筆輸入計算機、網(wǎng)絡(luò)書以及可佩戴計算機。碼塊分割單元IOb將從二進制信源IOa輸入的比特序列分割為具有N個比特數(shù)的碼塊。例如，在LTE[Long Term Evolution 長期演進]中，比特數(shù)N的最大值為6144比特。 另外，在本實施方式中，將比特序列分割為2個碼塊，不過也可以分割為3個以上。碼塊分割單元IOb將輸入的比特序列分割為具有彼此相同的比特數(shù)的多個碼塊。在所輸入的比特序列不能按分割數(shù)除盡時，碼塊分割單元IOb對輸入的比特序列補充幾個比特，以能夠除盡。 例如在日本特開2001-308720號公報中對該補充進行了記載。碼塊分割單元IOb相當于分割部。此外，在實施例1以下的實施例中，有時，把對未進行糾錯編碼的比特序列進行分割而得到的數(shù)據(jù)稱為數(shù)據(jù)塊。數(shù)據(jù)塊是用于表示碼塊還處于糾錯編碼前的狀態(tài)的名稱。因此，在稱作碼塊的情況下，包含數(shù)據(jù)塊和作為對數(shù)據(jù)塊進行糾錯編碼后的數(shù)據(jù)的碼塊雙方。糾錯編碼單元IOc對從碼塊分割單元IOb輸出的2個碼塊進行糾錯編碼。糾錯編碼單元IOc相當于編碼部。關(guān)于糾錯編碼單元IOc的具體結(jié)構(gòu)，將在后面進行敘述。編碼率匹配單元IOd從由糾錯編碼單元IOc輸出的比特序列中選擇實際所要發(fā)送的比特。顯然，不發(fā)送未選擇的比特。此外，所選擇的比特的位置、即間隔地去除的比特的位置根據(jù)從通信控制單元IOh提供的編碼率(coding rate)而變化。這里例如，在對m比特的信息進行編碼時的碼字的比特為幾M的情況下，可基于編碼率=m/M來定義編碼率。在本無線通信系統(tǒng)中，雖然是根據(jù)編碼率的值來選擇某些比特，但也可以預先決定。因此，接收機20只需要接受來自發(fā)送機10的編碼率通知，就能夠得知間隔地去除的比特處于何處。關(guān)于所選擇的比特的選擇方法的具體例，將在后面進行敘述。調(diào)制單元IOe進行如下調(diào)制將從編碼率匹配單元IOd輸出的比特序列作為基帶信號加載于載波信號中。此外，調(diào)制方式根據(jù)來自通信控制單元IOh的指示而變化。作為調(diào)制方式，例如有QPSK[Quadrature Phase Shift Keying 正交相移鍵控]、 16QAM[Quadrature Amplitude Modulation] 64QAM。升頻變換器IOf將從調(diào)制單元IOe輸出的經(jīng)調(diào)制的載波信號的頻率上變頻至無線頻率。上變頻后的載波信號在天線IOg中變換為電波進行放射。
通信控制單元IOh根據(jù)通信路徑的狀況、發(fā)送數(shù)據(jù)量、數(shù)據(jù)的優(yōu)先級等，決定編碼率和調(diào)制方式。另外，通信控制單元IOh通過控制用信道向接收機20發(fā)送表示編碼率和調(diào)制方式的信息。另外，因為物理比特數(shù)根據(jù)物理資源而變化，所以，通信控制單元IOh還通過控制用信道將用于確定物理比特數(shù)的信息發(fā)送到接收機20。這里，例如用發(fā)送機10從天線IOg每隔TTI [Transmission Time Interval 傳輸時間間隔]所能發(fā)送的比特數(shù)來表示物理比特數(shù)。另外，關(guān)于物理資源，例如在LTE(0FDM
)中是指子載波數(shù)，在 HSDPA[High Speed Downlink Packet Access :高速下行分組接入](CDMA[Code Division Multiple Access :碼分多址])中是指碼數(shù)。編碼率匹配單元IOd相當于輸出部。不過也可以認為發(fā)送機的從編碼率匹配單元 IOd到天線IOg的結(jié)構(gòu)相當于輸出部。圖3是示出糾錯編碼單元IOc的結(jié)構(gòu)的圖。糾錯編碼單元IOc包含第ICRC[Cyclic Redundancy Check 循環(huán)冗余校驗]碼附加電路11、第2CRC碼附加電路12、第ITurbo編碼電路13、第2Turbo編碼電路14以及冗余比特生成電路15。此外，在本實施方式中，是從碼塊分割單元IOb并行地輸出2個碼塊。 為了對并行輸出的2個碼塊進行并行處理，在糾錯編碼單元IOc中分別具有兩個CRC碼附加電路和Turbo編碼電路。但是，在從碼塊分割單元IOb并行地輸出3個以上的碼塊時，糾錯編碼單元IOc可分別具備與并行輸出的碼塊相同數(shù)量的CRC碼附加電路和Turbo編碼電路。第1及第2CRC碼附加電路11、12對所輸入的碼塊附加CRC碼。這里，在用(n_l) 次的多項式來表示η個比特序列的情況下，基于用該(η-1)次的多項式除以規(guī)定的生成多項式所得的剩余式來生成對碼塊附加的CRC碼。以在發(fā)送機10與接收機20中采用相同的生成多項式的方式，預先決定生成多項式。在接收機20中，根據(jù)所接收的碼塊來生成多項式。然后，用從接收碼字中得到的多項式除以規(guī)定的生成多項式。并且，當相除后的余數(shù)與 CRC碼一致時，接收機20判斷為在接收到的碼塊中不存在誤碼。相反，當相除后的余數(shù)與 CRC碼不一致時，接收機20判斷為在接收到的碼塊中存在誤碼。這樣，CRC被用于檢測碼塊中的誤碼。第1及第2Turbo編碼電路13、14對由第1及第2CRC碼附加電路11、12附加了 CRC 碼后的碼塊進行Turbo編碼。這里，在Turbo編碼中，例如生成組織比特序列、第1檢查比特序列和第2檢查比特序列。這里，組織比特序列是所輸入的碼塊內(nèi)的比特序列本身。另外， 例如基于將輸入的碼塊與過去輸入的碼塊相加所生成的遞歸疊加碼，來生成第1檢查比特序列。另外，基于將對輸入的碼塊進行交織而得到的比特序列與過去交織得到的比特序列相加所生成的遞歸疊加碼，來生成第2檢查比特序列。另外，在交織中，在保持數(shù)據(jù)速率的狀態(tài)下按規(guī)定的順序打亂碼塊內(nèi)的比特序列。而在逆交織中，以與上述規(guī)定的順序相反的順序來打亂碼塊內(nèi)的比特序列。圖4是示出第ITurbo編碼電路13的結(jié)構(gòu)的圖。第ITurbo編碼電路13將所輸入的碼塊作為組織比特序列而直接輸出。另外，第 ITurbo 編碼電路 13 包含第 IRSC[Recursive systematic convolutional 遞歸系統(tǒng)卷積碼]編碼部13a、交織部1 和第2RSC編碼部13c。第IRSC編碼部13a將輸入的比特序列與過去輸入的比特序列遞歸地相加，將相加后的比特序列作為第1檢查比特序列而輸出。具體地說，第IRSC編碼部13a例如包含幾個m比特移位寄存器和以2為除數(shù)的幾個m比特加法器。在圖5所例示的第IRSC編碼部13a中，從輸入側(cè)起，依次串聯(lián)連接著以2為除數(shù)的第Im比特加法器131、3個m比特移位寄存器132 134和以2為除數(shù)的第比特加法器135。第Im比特加法器131在存在比特序列的輸入時，將輸入的比特序列與第1及第^ii 比特移位寄存器132、133的輸出比特序列相加并輸出到第Im比特移位寄存器132。當從第 Im比特加法器131輸入了比特序列時，第Im比特移位寄存器132將內(nèi)部保存的比特序列輸出到第1及第an比特加法器131、135和第an比特移位寄存器133。當從第Im比特移位寄存器132輸入了比特序列時，第an比特移位寄存器133將內(nèi)部保存的比特序列輸出到第 Im比特加法器131和第: 比特移位寄存器134。當從第比特移位寄存器133輸入了比特序列時，第:3m比特移位寄存器134將內(nèi)部保存的比特序列輸出到第an比特加法器135。 第an比特加法器135將從第1及第: 比特移位寄存器132、134輸出的比特序列相加而輸出。這樣，圖5所例示的第IRSC編碼部13a將輸入的比特序列與過去輸入的比特序列遞歸地相加，作為第1檢查比特序列而輸出。在本實施方式中，圖4所示的第2RSC編碼部13c 也與第IRSC編碼部13a同樣具有圖5所例示的結(jié)構(gòu)。不過，向第2RSC編碼部13c輸入的是由交織部1 進行交織后的比特序列。因此，第2RSC編碼部13c將交織后的比特序列與過去交織的比特序列遞歸地相加并進行輸出。因此，第2RSC編碼部13c輸出第2檢查比特序列。在本實施方式中，圖3所示的第2Turbo編碼電路14也具有與圖4所示的結(jié)構(gòu)相同的結(jié)構(gòu)。因此，第2Turbo編碼電路14將輸入的碼塊作為組織比特序列而直接輸出，從第 IRSC編碼部輸出第1檢查比特序列，從第2RSC編碼部輸出第2檢查比特序列。圖6是示意性示出比特序列的分割與Turbo編碼的圖。圖6示出了并行進行Turbo編碼后的兩個碼塊。如圖6所示，在本實施方式中，從二進制信源IOa輸出的比特序列被分割為具有規(guī)定比特數(shù)的第1及第2碼塊。如上所述， 關(guān)于Turbo編碼前的碼塊，在為了明確是處于編碼前的情況下，還稱為數(shù)據(jù)塊。此外如上所述，該分割是在碼塊分割單元IOb中進行的。另外，在包含信息比特數(shù)和CRC碼在內(nèi)的比特數(shù)比碼塊大小小2個的情況下，在第2個碼塊的空閑區(qū)域內(nèi)填補固定值，例如比特0，之后附加CRC碼。第1碼塊在由圖3所示的第ICRC碼附加電路11附加了 CRC碼之后，由第 ITurbo編碼電路13進行Turbo編碼，從而被變換為組織碼。該組織碼具有組織比特序列、 第1檢查比特序列和第2檢查比特序列。另外，第2碼塊在由圖3所示的第2CRC碼附加電路12附加了 CRC碼之后，由第2Turbo編碼電路14進行Turbo編碼而變換為組織碼。該組織碼也具有組織比特序列、第1檢查比特序列和第2檢查比特序列。此外，第1及第2碼塊在分別進行Turbo編碼而變換為組織碼之后，如圖2所示，輸出到編碼率匹配單元10d。圖3所示的冗余比特生成電路15如圖7的示意圖所示，基于第1及第2碼塊生成冗余比特序列。冗余比特生成電路15相當于生成部。冗余比特序列是也可以稱為數(shù)據(jù)塊間的奇偶校驗比特的信息。例如，冗余比特生成電路15對第1及第2碼塊中的從開頭至末尾的各個位置求取比特之間的邏輯“異或”(Exclusive OR)來生成冗余比特。因此，冗余比特生成電路15可輸出與第1及第2碼塊相同的比特數(shù)的冗余比特序列。另外，各冗余比特相對于Turbo編碼后的第1及第2碼塊具有圖8所示的關(guān)系。S卩，第1及第2碼塊通過冗余比特序列而彼此具有相關(guān)性。此外，在本實施方式中，因為從碼塊分割單元IOb輸出2個碼塊，所以冗余比特生成電路15求取從第1及第2碼塊的開頭起相同排位的比特之間的邏輯“異或”。不過，在從碼塊分割單元IOb輸出3個以上碼塊的情況下，冗余比特生成電路15 求取從3個以上碼塊的開頭起相同排位的比特之間的邏輯“異或”。無論在哪種情況下，冗余比特序列都如圖2所示地輸入到編碼率匹配單元10d。此外，在本實施方式中，是從各個碼塊中逐一取出1個比特來求取邏輯“異或”，由此生成冗余比特，但本發(fā)明的各個方式不限于此。例如，也可從各個碼塊中逐一取出2比特以上的規(guī)定比特數(shù)來求取邏輯“異或”，由此生成冗余比特。另外，也可以在使第2碼塊循環(huán)移位了規(guī)定比特之后，在第1碼塊與第2碼塊之間求取邏輯“異或”。另外，冗余比特的生成順序不限于相同排位的比特之間的邏輯“異或”。例如，也可采用作為塊編碼所公知的任何編碼方法。例如，可以對包含從碼塊中選擇出的比特的比特序列進行CRC編碼。另外，可針對包含從碼塊中選擇出的比特的比特序列，通過規(guī)定的順序得到哈希(hush)值。因此，可基于針對第1碼塊和第2碼塊的各種比特運算來生成冗余比特。在編碼率匹配單元IOd中，如上所述，從由糾錯編碼單元IOc輸出的比特序列中選擇出實際所要發(fā)送的比特。作為比特的選擇方法，例如在從N個比特中選擇出(N-M)個比特的情況下，即間隔地去除M個比特的情況下，有使用間隔去除參數(shù)e的方法。將間隔去除參數(shù)e的初始值設(shè)為N，從該間隔去除參數(shù)e反復減去M的a倍的值。并且，當進行了第η 次相減的結(jié)果是間隔去除參數(shù)e成為零以下時，將第η個比特確定為間隔去除對象。然后， 對間隔去除參數(shù)e加上N的a倍的值，并再次開始反復減去M的a倍的值的處理。通過反復進行N次這樣的間隔去除對象的確定，來確定M比特的間隔去除對象，S卩，選擇(N-M)個比特。例如，在從10比特中間隔地去除3比特的情況下，當設(shè)a為1時，因為N是10、M是 3，所以當從初始值10反復減去M的a倍的值時，在第4次中間隔去除參數(shù)e成為_2。然后，對間隔去除參數(shù)e加上N的a倍的值即10，并再次開始減法運算，此時，在第7次中間隔去除參數(shù)成為-1。然后，對間隔去除參數(shù)e加上N的a倍的值即10，并再次開始減法運算，此時，在第10次中間隔去除參數(shù)成為0。此示例中，在10比特中間隔地去除第4個，第 7個，第10個比特。此外，編碼率匹配單元IOd可以在組織比特序列、第1檢查比特序列和第2檢查比特序列中改變a的值。在本實施方式中，因為組織比特序列、第1檢查比特序列和第2檢查比特序列為彼此相同的比特數(shù)，所以，通過改變a的值來間隔地去除不同位置的比特。此外，在發(fā)送機10與接收機20中，是預先決定了與第1檢查比特序列對應的a的值和與第2檢查比特序列對應的a的值。本實施方式的糾錯編碼單元IOc如圖3所示具有冗余比特生成電路15。因此，與現(xiàn)有的糾錯編碼單元相比，可將更多的比特序列作為發(fā)送對象輸出。但如上所述，因為物理比特數(shù)是確定的，所以，有時糾錯編碼單元IOc向編碼率匹配單元IOd輸出的比特數(shù)會超過物理比特數(shù)。在此情況下，與不存在冗余比特序列時相比，編碼率匹配單元IOd間隔地去除更多的第1及第2檢查比特序列。因此，不會使輸出比特數(shù)超過物理比特數(shù)。此外，編碼率匹配單元IOd還能夠針對組織比特序列間隔地進行去除，但與第1及第2檢查比特序列中的比特缺失相比，組織比特序列中的比特缺失給數(shù)字通信的可靠性帶來的影響大，所以在本實施方式中，是針對第1及第2檢查比特序列間隔地進行去除。
圖9是以曲線的方式示出冗余比特序列在組織碼中的插入率與分組錯誤率的關(guān)系的圖。圖9所示的曲線是仿真結(jié)果。在圖9中，縱軸表示分組錯誤率(PER[Packet Error Rate])，橫軸表示冗余比特序列在組織碼中的插入率。這里，所謂插入率，是指冗余比特序列中的、插入到組織碼中的比特數(shù)的比例。例如，在組織比特序列、第1檢查比特序列、第2 檢查比特序列與冗余比特序列的比特數(shù)分別是5000比特的情況下，作為插入率是0. 3時的例子，相當于選擇了冗余比特序列中的1500比特，并且間隔地去除組織碼中的1500比特而選擇了 13500比特。此時，相對于組織比特序列的5000比特，插入了冗余比特序列中的1500 比特，插入率=1500/5000 = 0. 3。圖9示出了編碼率(coding rate)分別是1/3、1/2、3/4 時的曲線。如圖9所示，在編碼率是1/3的情況下，當冗余比特序列的插入率是0.6時，分組錯誤率最低。而在編碼率是1/2的情況下，當冗余比特序列的插入率是0. 5時，分組錯誤率最低。另外，在編碼率是3/4的情況下，當冗余比特序列的插入率是0.8時，分組錯誤率最低。因此，為了降低分組錯誤率，可根據(jù)編碼率來改變?nèi)哂啾忍匦蛄械牟迦肼?。本實施方式的編碼率匹配單元IOd根據(jù)編碼率來改變?nèi)哂啾忍匦蛄械牟迦肼?。此外，在發(fā)送機10與接收機20中，可預先決定冗余比特序列的插入率與編碼率的對應關(guān)系。在此情況下，接收機20只需要接受來自發(fā)送機10的編碼率通知，就能夠掌握冗余比特序列的插入率。另外， 可由通信控制單元IOh通過控制用信道向接收機20通知冗余比特序列的插入率。另外，在本實施方式中，將比特序列分割為并行處理的兩個碼塊的組，例如第1及第2碼塊。與此相對，考慮了將比特序列分割為3個以上的碼塊來進行并行處理的方式。例如，對于N個碼塊組，在屬于各個組的N個碼塊之間生成冗余比特的情況下，當觀察1個組織碼時，為了插入冗余比特序列而間隔地去除的比特數(shù)比本實施方式少。因此，生成冗余比特的碼塊的組所包含的碼塊數(shù)越多，越能夠提高冗余比特序列的插入率?！唇邮諜C〉圖10是示出接收機20的結(jié)構(gòu)的圖。接收機20包含天線20a、降頻變換器20b、解調(diào)單元20c、編碼率解匹配單元20d、 糾錯解碼單元20e、碼塊結(jié)合單元20f、二進制同步單元20g以及通信控制單元20h。天線20a在感測到電波時，將該電波變換為電信號。降頻變換器20b對從天線20a 輸入的被調(diào)制載波信號的頻率進行下變頻。解調(diào)單元20c進行從下變頻后的被調(diào)制載波信號中取出比特序列作為基帶信號的解調(diào)。此外，解調(diào)方式根據(jù)來自通信控制單元20h的指示而改變。編碼率解匹配單元20d根據(jù)由通信控制單元20h通知的編碼率和插入率，從由解調(diào)單元20c輸入的比特序列中分離出與第1及第2碼塊對應的組織碼和冗余比特序列。如上所述，關(guān)于根據(jù)編碼率與插入率的值選擇哪個比特，這是預先決定的。因此，編碼率解匹配單元20d可根據(jù)編碼率和插入率，從所輸入的比特序列中分離出組織碼和冗余比特序列。另外，編碼率解匹配單元20d對分離出的組織碼和冗余比特序列的比特數(shù)進行調(diào)整。具體地說，編碼率解匹配單元20d在組織碼中間隔地去除了比特的位置處補充比特0來調(diào)整比特數(shù)。0表示沒有任何信息。這是因為，正值絕對值越大，發(fā)送比特是0的概率越高，負值絕對值越大，發(fā)送比特率是1的概率越高。同樣，編碼率解匹配單元20d也在冗余比特序列中間隔地去除了比特的位置處補充比特0來調(diào)整比特數(shù)。編碼率解匹配單元20d將調(diào)整了比特數(shù)后的組織碼和冗余比特序列分別輸出到糾錯解碼單元20e。糾錯解碼單元20e使用與第1及第2碼塊對應的組織碼進行第1及第2碼塊的糾錯解碼。S卩，糾錯解碼單元20e在第1及第2碼塊中存在誤碼的情況下對該誤碼進行糾正。 關(guān)于糾錯解碼單元20e的具體結(jié)構(gòu)，將在后面進行敘述。碼塊結(jié)合單元20f將從糾錯解碼單元20e輸出的第1及第2碼塊相結(jié)合而生成比特序列。二進制同步單元20g接受從碼塊結(jié)合單元20f輸出的比特序列作為數(shù)字信息，利用所接受的數(shù)字信息進行各種處理。此外，作為二進制同步單元20g，例如有包含CPU、存儲單元、記錄單元的計算機。作為存儲單元，例如有DRAM以及SRAM。作為記錄單元，例如有 SSD裝置、HDD裝置、BD驅(qū)動裝置、DVD驅(qū)動裝置、+R/+RW驅(qū)動裝置、⑶驅(qū)動裝置、存儲卡驅(qū)動裝置以及軟盤驅(qū)動裝置。作為計算機，例如有個人計算機、移動電話機以及PDA。作為個人計算機，例如有臺式PC、筆記本型PC、膝上型PC、筆輸入計算機、網(wǎng)絡(luò)書以及可佩戴計算機。通信控制單元20h通過控制用信道從發(fā)送機10接收表示編碼率和調(diào)制方式的信息。另外，通信控制單元20h決定與接收到的信息所示的調(diào)制方式對應的解調(diào)方式，指示解調(diào)單元20c進行利用了所決定的解調(diào)方式的解調(diào)。另外，通信控制單元20h向編碼率解匹配單元20d通知所接收到的編碼率。此外，在采用了在發(fā)送機10和接收機20中預先決定了冗余比特序列的插入率與編碼率的對應關(guān)系的方式時，通信控制單元20h確定與編碼率對應的插入率，并通知給編碼率解匹配單元20d。另外，在采用了由發(fā)送機10的通信控制單元IOh通過控制用信道向接收機20通知冗余比特序列的插入率的方式時，通信控制單元 20h向編碼率解匹配單元20d通知所接收到的插入率。圖11是示出糾錯解碼單元20e的結(jié)構(gòu)的圖。糾錯解碼單元20e具備第ITurbo解碼電路21以及第2Turbo解碼電路22。第 ITurbo解碼電路21相當于第1解碼部。另外，第2Turbo解碼電路22相當于第2解碼部。 第1及第2Turbo解碼電路21、22對從編碼率解匹配單元20d輸入的組織碼進行Turbo解碼。這里，第1及第2Turbo解碼電路21、22針對組織比特序列內(nèi)的各個比特，通過后述的 Turbo處理來獲得比特是“1”或“0”的可靠性，由此確定組織比特序列。另外，現(xiàn)有的Turbo 解碼電路利用輸入到本電路的組織碼來生成不存在誤碼的組織比特序列。即，針對Turbo 編碼后的每個數(shù)據(jù)塊進行解碼。與此相對，在本實施方式中，第1及第2Turbo解碼電路21、 22在各自輸入的Turbo碼的數(shù)據(jù)塊的反復編碼的過程中，彼此交換后述的Turbo處理的結(jié)果。并且，第1及第2Turbo解碼電路21、22進行以下處理在每1次的反復解碼中，根據(jù)相互接受的對方的解碼結(jié)果和從發(fā)送機10接收到的冗余比特序列，進一步反復執(zhí)行下一次的反復解碼，進一步提高比特狀態(tài)(“1”或“0”)的可靠性。圖12是示出第ITurbo解碼電路21的結(jié)構(gòu)的圖。第ITurbo解碼電路21具備3個對數(shù)似然比運算器21a和3個寄存器21b。當從編碼率解匹配單元20d輸入了組織碼時，利用3個對數(shù)似然比運算器21a來計算該組織碼所包含的組織比特序列、第1檢查比特序列和第2檢查比特序列中的各個比特的對數(shù)似然比(LLR[Log-likelihood ratio])。計算出的對數(shù)似然比被分別記錄到3個寄存器21b中。 另外，第ITurbo解碼電路21具備1個對數(shù)似然比運算器21c和1個寄存器21d。當從編碼率解匹配單元20d輸入了冗余比特序列時，利用對數(shù)似然比運算器21c計算該冗余比特序列中的各個比特的對數(shù)似然比。計算出的對數(shù)似然比被記錄到寄存器21d中。這里，所謂對數(shù)似然比，是指求取比特是“1”的概率與比特是“0”的概率之比的自然對數(shù)而得到的值。另外，第ITurbo解碼電路21對應于圖4所示的第ITurbo編碼電路13具備2個 RSC編碼部13a、13c的情況，具備2個SISO[soft-input soft-output 軟輸入軟輸出]解碼部 21f、21j。第1SIS0解碼部(SISO Decoder) 21f根據(jù)輸入值進行運算，輸出外部值 (Extrinsic ^formation)Α。作為輸入值，包括各個比特的先驗對數(shù)似然比(Priori LLR) 和第1檢查比特序列用的寄存器21b內(nèi)的各個比特的對數(shù)似然比。先驗對數(shù)似然比是將組織比特序列用的寄存器21b內(nèi)的對數(shù)似然比、從第2SIS0解碼部21j輸出的后述的外部值 B以及從后述的互補解碼部21p輸出的外部值C相加所得的值。第1SIS0解碼部21f采用這些輸入值作為先驗對數(shù)似然比，計算出后驗對數(shù)似然比(Posterior LLR)。這里，所謂先驗對數(shù)似然比，是指求取比特是“ 1，，的先驗概率與比特是“O，，的先驗概率之比的自然對數(shù)而得到的值。所謂后驗對數(shù)似然比，指示求取比特是“1”的后驗概率與比特是“O”的后驗概率之比的自然對數(shù)而得到值。另外，所謂先驗概率，是指例如相對于某現(xiàn)象B，在得到發(fā)生了現(xiàn)象B這樣的信息之前發(fā)生現(xiàn)象A的概率。在本實施方式中，是指發(fā)送某狀態(tài)的比特的概率。或者，作為例示，可將先驗概率作為所接收到的數(shù)據(jù)的某個比特是1或O的概率。 另外，所謂后驗概率，一般是指在獲得了已發(fā)生某現(xiàn)象B這樣的信息之后發(fā)生現(xiàn)象A的概率。在本實施方式中，是指在接收到某狀態(tài)的比特的條件下發(fā)送該狀態(tài)的比特的概率。第 1SIS0解碼部21f作為軟判定解碼的結(jié)果而計算出后驗對數(shù)似然比，之后，將計算出的后驗對數(shù)似然比相對于先驗對數(shù)似然比的增量作為外部值A(chǔ)輸出。S卩，第1SIS0解碼部21f作為上述的要素解碼器發(fā)揮作用。具體地說，第1SIS0解碼部21f如圖13所例示的那樣，包含、運算器211、α運算器212a、β運算器212b、λ運算器213以及m比特加法器214。γ運算器211根據(jù)各個比特的先驗對數(shù)似然比與第1檢查比特序列用的寄存器21b內(nèi)的各個比特的對數(shù)似然比， 計算各個比特的轉(zhuǎn)變概率Y。α運算器21 根據(jù)從γ運算器211輸出的各個比特的轉(zhuǎn)變概率Y來計算各個比特的前方概率α。β運算器212b根據(jù)從γ運算器211輸出的各個比特的轉(zhuǎn)變概率Y來計算各個比特的后方概率β。λ運算器214根據(jù)從γ運算器211、 α運算器21 以及β運算器212b輸出的轉(zhuǎn)變概率Y、前方概率α以及后方概率β來計算后驗對數(shù)似然比。m比特加法器215從由λ運算器214輸出的各個比特的后驗對數(shù)似然比減去輸入Y運算器214的各個比特的先驗對數(shù)似然比而生成外部值。因此，圖13所例示的第1SIS0解碼部21f進行MAP [Maximum A Posteriori 最大后驗概率]運算。此外， 圖13所例示的結(jié)構(gòu)例如也在日本特開2005-108332號公報中進行了公開。另外，第1SIS0 解碼部21f也可進行SOVA[Soft-Output Viterbi Algorithm 軟輸出維特比算法]運算。在本實施方式中，圖12所示的第2SIS0解碼部(SISO Decoder) 21 j也具有圖13 所例示的結(jié)構(gòu)，進行與第1SIS0解碼部21f同樣的運算。S卩，第2SIS0解碼部21 j根據(jù)輸入值進行運算，輸出作為后驗對數(shù)似然比相對于先驗對數(shù)似然比的增量的外部值B。因此，第 2SIS0解碼部21j也作為上述的要素解碼器發(fā)揮作用。作為輸入值，包括各個比特的先驗對數(shù)似然比和第2檢查比特序列用的寄存器21b內(nèi)的各個比特的對數(shù)似然比。先驗對數(shù)似然比是將組織比特序列用的寄存器21b內(nèi)的各個比特的對數(shù)似然比、從第1SIS0解碼部21f 輸出的各個比特的外部值A(chǔ)以及從后述的互補解碼部21p輸出的各個比特的外部值C相加所得的值。在第ITurbo解碼電路21中，根據(jù)控制單元21t的控制，第1及第2SIS0解碼部 21f、21j反復執(zhí)行規(guī)定次數(shù)的外部值交換。通過這樣的外部值交換，使得后驗對數(shù)似然比逐漸變高。這樣的通過外部值交換來提高后驗對數(shù)似然比的處理被稱為Turbo處理。在第1 及第2SIS0解碼部21f、21 j反復執(zhí)行了規(guī)定次數(shù)的外部值交換之后，CRC部21q根據(jù)后驗對數(shù)似然比，通過硬判定處理確定組織比特序列的各個比特的值。并且，控制單元21t指定與輸出信號控制開關(guān)21s對應的使能信號。結(jié)果，通過CRC輸出信號控制開關(guān)21s輸出CRC 部21q所確定的組織比特序列。另外，第ITurbo解碼電路21具備交織部(Π )21h和解交織部(Π _l)21k。交織部21h使輸入至第2SIS0解碼部21 j的各個比特的先驗對數(shù)似然比的排列順序與輸入至第 2SIS0解碼部21j的第2檢查比特序列的各個比特的排列順序一致。此外，以在發(fā)送機10 和接收機20中都相同的方式，預先決定了由交織部21h執(zhí)行的各個比特的排列順序的變更方法、即打亂方法。解交織部21k使從第2SIS0解碼部21j輸出的各個比特的外部值的排列順序恢復到輸入至第1SIS0解碼部21f的各個比特的先驗對數(shù)似然比的排列順序。另外，第ITurbo解碼電路21具備4個m比特加法器21e、21g、21m、21r。第Im比特加法器21e對組織比特序列用的寄存器21b內(nèi)的各個比特的對數(shù)似然比加上外部值B和后述的外部值C，生成第1SIS0解碼部21f的先驗對數(shù)似然比。第an比特加法器21g對從第1SIS0解碼部21f輸出的各個比特的外部值A(chǔ)加上組織比特序列用的寄存器21b內(nèi)的對數(shù)似然比S和后述的外部值C，生成第2SIS0解碼部21 j的先驗對數(shù)似然比。第: 比特加法器21m對從第2SIS0解碼部21 j輸出且由解交織部21k解交織后的各個比特的外部值B 加上組織比特序列用的寄存器21b內(nèi)的對數(shù)似然比S和外部值Α。第細比特加法器21ι 從由后述的CRC部21q輸出的各個比特的對數(shù)似然比減去由第: 比特加法器21m輸出的各個比特的對數(shù)似然比，輸出外部值C。此外，外部值C是后述的互補解碼部21p中的后驗對數(shù)似然比相對于先驗對數(shù)似然比的增量。因此，后述的互補解碼部21p、后述的CRC部21q 和第細比特加法器21r整體作為輸出外部值C的1個要素解碼器發(fā)揮作用。另外，由第: 比特加法器21m生成該要素解碼器的先驗對數(shù)似然比。另外，第ITurbo解碼電路21具備移位寄存器(Shift Register) 21η。在移位寄存器21η中記錄從第1SIS0解碼部21f輸出的外部值A(chǔ)。移位寄存器21η使外部值A(chǔ)的輸出待機至從第2SIS0解碼部21 j輸出外部值B并由解交織部21k進行了解交織，之后輸出外部值A(chǔ)。換言之，移位寄存器21η將與輸入至第2SIS0解碼部21 j的外部值A(chǔ)相同的值輸入至第:3m比特加法器21m。另外，第ITurbo解碼電路21具備互補解碼部(Complementary Decoder) 21p0互補解碼部21p根據(jù)輸入值進行運算，輸出后驗對數(shù)似然比。作為輸入值，包括從第:3m比特加法器21m輸出的各個比特的后驗對數(shù)似然比、從第2Turbo解碼電路22的第: 比特加法器輸出的各個比特的后驗對數(shù)似然比、和冗余比特序列用的寄存器21d內(nèi)的各個比特的對數(shù)似然比。具體地說，互補解碼部21p如圖14所例示的那樣，包含第Im比特加法器215、4 個指數(shù)運算器216a 216d、第2及第: 比特加法器217a、217b、2個對數(shù)運算器218a、218b以及第細比特加法器219。第Im比特加法器215將輸入值相加而輸出到第2指數(shù)運算器 216b。向第1指數(shù)運算器216a輸入從圖12的第: 比特加法器21m輸出的各個比特的后驗對數(shù)似然比(A+B+S)。以下，設(shè)從圖12的第: 比特加法器21m輸出的各個比特的后驗對數(shù)似然比為A+B+S = xl。向第3指數(shù)運算器216c輸入冗余比特序列用的寄存器21d內(nèi)的各個比特的對數(shù)似然比。第4指數(shù)運算器216d被輸入從第2Turbo解碼電路22的第: 比特加法器輸出的各個比特的后驗對數(shù)似然比(A+B+S)。以下，設(shè)從第2Turbo解碼電路22 的第:3m比特加法器輸出的各個比特的后驗對數(shù)似然比為A+B+S = x2。第1至第4指數(shù)運算器216a 216d使所輸入的各個比特的對數(shù)似然比指數(shù)化，變換為作為內(nèi)皮爾(Napier) 數(shù)e的乘冪的數(shù)值，即似然比。第an比特加法器217a將從第1及第2指數(shù)運算器216a、 216b分別輸出的似然比相加而輸出至第1對數(shù)運算器218a。第: 比特加法器217b將從第3及第4指數(shù)運算器216c、216d分別輸出的似然比相加而輸出至第2對數(shù)運算器21汕。 第1及第2對數(shù)運算器218a、218b求取所輸入的各個比特的似然比的自然對數(shù)，變換為對數(shù)似然比。第細比特加法器219從由第1對數(shù)運算器218a輸出的對數(shù)似然比減去由第2 對數(shù)運算器218a、218b輸出的對數(shù)似然比并輸出。此外，用下式(1)來表示圖14所例示的互補解碼部21p的運算內(nèi)容。[算式1]In (exp (xl+x2+y) +exp (xl)) -In (exp (x2) +exp (y))…(1)在該式(1)中，xl是從圖12的第: 比特加法器21m輸出的后驗對數(shù)似然比。而 x2是從第2Turbo解碼電路22的第: 比特加法器輸出的后驗對數(shù)似然比。y是冗余比特的對數(shù)似然比。這里，對上式(1)的導出進行說明。首先，在設(shè)1個比特的狀態(tài)是“0”的概率為 P(0)、其狀態(tài)是“1”的概率為P(I)時，對數(shù)似然比表示為1η{Ρ(0)/Ρ(1)}。對數(shù)似然比在對象比特是0時為正的無限大，在比特xl是1時為負的無限大，在比特xl為0或1的概率是 50%時，成為0。另夕卜，由于比特的狀態(tài)只有“1”和“0”2個，所以，P(I) = I-P(O)0當使用這些式子時，對數(shù)似然比X可表示為X = In [P (0) / {1-P (0)}]o這里，當設(shè)對數(shù)似然比為X且對兩邊取指數(shù)時，如以下的式(2)所示。exp (X) = [P (0)/{1-P (0)}]— (2)當針對P(O)而求解該式(2)時，如以下的式(3)所示。P(O) = exp(X)/{l+exp(X)}…(3)另外，因為P(I) = I-P(O)，所以P(I)如以下的式(4)所示。P(I) = l/{l+exp(X)}…這里，P(O)/P(I)是似然比，在該似然比的計算中，只要判明“1”狀態(tài)的似然度與 “0”狀態(tài)的似然度之間的相對關(guān)系即可。因此，當前利用式(3)和式(4)的分母相同這一情況，將“0”狀態(tài)的似然度看做是exp (X)，將“ 1，，狀態(tài)的似然度看做是1來進行議論。在以下說明中，將基于對數(shù)似然比xl、x2估計的比特本身簡稱為比特xl、x2。在本實施方式中，通過求取從第1及第2碼塊中的開頭起相同排位的比特的邏輯“異或”來生成冗余比特。當考慮到上述情況時，在第1碼塊的比特xl是“0”狀態(tài)時的(xl、x2、y)的組合中存在(0、0、0)和(0、1、1)，在比特xl是“1”狀態(tài)時的(xl、x2、y)的組合中存在(1、1、0)和(1、0、1)。因此，比特Xl為“0”狀態(tài)的似然度是將(0、0、0)的似然度與(0、1、1)的似然度相加而得出的，比特Xl為“1”狀態(tài)的似然度是將(1、1、0)的似然度與(1、0、1)的似然度相加而得出的。這里，例如(0、1、1)的似然度是將比特Xl為“0”狀態(tài)的似然度exp (XI)、 比特x2為“1”狀態(tài)的似然度1、以及比特y為“1”狀態(tài)的似然度1合成而得出的。通過似然度彼此間的乘積來表示合成似然度，所以，(0、1、1)的似然度表示為exp (xl)。因此， 比特xl為“0”狀態(tài)的似然度是exp (xl+x2+y)+exp (xl)，比特xl為“ 1 ”狀態(tài)的似然度是 eXp(y)+eXp(X2)。因此，用式(1)來表示將(xl、x2、y)的組合作為先驗對數(shù)似然比而給出時的比特xl的后驗對數(shù)似然比。此外，這里，例示了基于從第1及第2碼塊中的開頭起相同排位的比特的邏輯“異或”來生成冗余比特時的互補解碼部21p的處理。但是，在通過其它比特運算生成冗余比特時，只要根據(jù)生成冗余比特的比特運算來生成互補解碼部21p的運算順序即可?？傊?，在第 ITurbo解碼電路21中得到了第1碼塊的后驗對數(shù)似然比xl = A+B+C、在第2Turbo解碼電路22中得到了第2碼塊的后驗對數(shù)似然比x2 = A+B+C時，只要將對數(shù)似然比xl作為先驗值，并利用對數(shù)似然比x2和冗余比特來計算后驗對數(shù)似然比即可。第ITurbo解碼電路21針對數(shù)據(jù)塊的各個比特的后驗對數(shù)似然比計算處理是使用了第1碼塊的全部比特的處理。第2Turbo解碼電路22針對數(shù)據(jù)塊的各個比特的后驗對數(shù)似然比計算處理也是同樣的。另一方面，互補解碼部21p利用與冗余比特的生成相關(guān)的數(shù)據(jù)塊的各個比特和冗余比特，來計算數(shù)據(jù)塊的各個比特的后驗對數(shù)似然比。因此，例如，第ITurbo解碼電路21 能夠得到在現(xiàn)有的Turbo解碼處理中無法得到的第2Turbo解碼電路22中的第2碼塊的處理結(jié)果，即后驗對數(shù)似然比x2，能夠進一步提高第1碼塊的各個比特的后驗對數(shù)似然比 xl的精度。同樣，第2Turbo解碼電路22能夠得到在現(xiàn)有Turbo解碼處理中無法得到的第 ITurbo解碼電路21中的第1碼塊的處理結(jié)果，即后驗對數(shù)似然比xl，能夠進一步提高第2 碼塊的各個比特的后驗對數(shù)似然比x2的精度。另外，第ITurbo解碼電路21如圖12所示具備CRC部21q。CRC部21q相當于CRC 運算部。CRC部21q針對根據(jù)從互補解碼部21p輸出的后驗對數(shù)似然比估計出狀態(tài)的比特序列進行CRC。S卩，CRC部21q將表示比特序列的多項式除以規(guī)定的生成多項式，判斷相除后的余數(shù)是否與CRC碼一致。并且，在相除后的余數(shù)與CRC碼不一致的情況下，即檢測出誤碼的情況下，CRC部21q將從互補解碼部21p輸出的各個比特的后驗對數(shù)似然比直接輸出到第比特加法器21r。另一方面，在相除后的余數(shù)與CRC碼一致的情況下，即未檢測出誤碼的情況下，CRC部21q將各個比特的后驗對數(shù)似然比的絕對值變更為最大，并輸出到第細比特加法器21r。之所以將后驗對數(shù)似然比的絕對值變更為最大，是為了將CRC部21q所得到的CRC判定結(jié)果即硬判定結(jié)果作為對數(shù)似然比反映出來。此外，當比特狀態(tài)的可靠性是“1”與“O”各占一半時，后驗對數(shù)似然比為零，關(guān)于比特是“O”或“1”的可靠性越高，后驗對數(shù)似然比理論上越接近于正或負的無限大。但是， 因為存在處理上的限制及硬件上的限制，所以現(xiàn)實中后驗對數(shù)似然比的最大值為64或128 這樣的值。CRC部21q根據(jù)控制單元21t的控制在4個寄存器21b、21d中記錄了對數(shù)似然比之后，進行以上的判定處理以及輸出處理，直至來自互補解碼部21p的后驗對數(shù)似然比的輸入次數(shù)到達規(guī)定次數(shù)例如8次?？傊刂茊卧?1t作為對來自互補解碼部21p的后驗對數(shù)似然比的輸入次數(shù)進行計數(shù)的計數(shù)器發(fā)揮作用。并且，在4個寄存器21b、21d中記錄了對數(shù)似然比之后，根據(jù)控制單元21t的控制，在來自互補解碼部21p的后驗對數(shù)似然比的輸入次數(shù)已到達規(guī)定次數(shù)時，CRC部21q對各個比特的先驗對數(shù)似然比進行硬判定。艮口， CRC部21q根據(jù)先驗對數(shù)似然比是否超過規(guī)定閾值例如零，來確定各個比特的狀態(tài)(“1”或 “0”)。然后，控制單元21t將CRC輸出信號控制開關(guān)21s指定為“能夠工作”，CRC部21q將已確定了各個比特的狀態(tài)的比特序列作為不存在誤碼的第1碼塊輸出到圖10所示的碼塊結(jié)合單元20f。CRC部21q相當于輸出部。圖16是示出第ITurbo解碼電路21所執(zhí)行的Turbo解碼處理的流程圖。在此處理中，首先，控制單元21t設(shè)定作為反復次數(shù)η的規(guī)定值(Fl)。規(guī)定值例如可以是用戶從外部設(shè)定的參數(shù)值。另外，控制單元21t將執(zhí)行次數(shù)計數(shù)器i、內(nèi)存A、內(nèi)存B、內(nèi)存C的值初始化為O(M)。此外，控制單元21t可以通過執(zhí)行以能夠執(zhí)行的方式展開于內(nèi)存上的計算機程序來發(fā)揮功能。另外，控制單元21t可以是對Fl、F2的初始設(shè)定以及執(zhí)行次數(shù)進行計數(shù)來判斷是否已達到規(guī)定值的控制電路。此外，內(nèi)存A的值相當于第1SIS0解碼部21f輸出的后驗對數(shù)似然比的增量值即外部值。另外，內(nèi)存B的值相當于第2SIS0解碼部21f所輸出的后驗對數(shù)似然比的增量值即外部值。另外，內(nèi)存C的值相當于互補解碼部21p所輸出的后驗對數(shù)似然比的增量值即外部值。然后，對數(shù)似然比運算器21a根據(jù)組織比特序列中的當前處理中的比特來計算對數(shù)對數(shù)似然比S。接著，第1SIS0解碼部21f輸入根據(jù)組織比特序列的當前處理中的比特而計算出的對數(shù)對數(shù)似然比S、第1檢查比特序列、內(nèi)存B以及內(nèi)存C的值，得到SISO解碼結(jié)果 a(F3)。SISO解碼結(jié)果a相當于與所輸入的組織比特中的相應比特對應的后驗對數(shù)似然比。 以下，將與所輸入的組織比特中的相應比特對應的后驗對數(shù)似然比稱為信息比特LLR。然后，第1SIS0解碼部21f從信息比特LLR減去對數(shù)對數(shù)似然比S、內(nèi)存B以及內(nèi)存C的值，作為新的增量值存儲到內(nèi)存A內(nèi)(F4)。此外，對數(shù)對數(shù)似然比S、內(nèi)存B以及內(nèi)存C的合計值相當于先驗對數(shù)似然比。接著，第2SIS0解碼部21 j輸入針對對數(shù)對數(shù)似然比S、內(nèi)存B以及內(nèi)存C的值進行交織所得到的值和第2檢查比特序列，得到SISO解碼結(jié)果。然后，第2SIS0解碼部21 j對解碼結(jié)果b進行解交織，減去信息比特LLR S、內(nèi)存A、內(nèi)存C的值，作為新的增量值存儲到內(nèi)存B內(nèi)(F6)。接著，互補解碼部21p輸入基于冗余比特的對數(shù)對數(shù)似然比和來自全部碼塊的相當于內(nèi)存A、內(nèi)存B以及信息比特LLR S的數(shù)據(jù)，得到運算結(jié)果C。運算結(jié)果c是反映了碼塊間的檢查比特即冗余比特的、信息比特的對數(shù)對數(shù)似然比。接著，CRC部21p執(zhí)行運算結(jié)果c的CRC。在CRC結(jié)果是不存在錯誤時，CRC部21p 使c的絕對值成為最大值存儲到內(nèi)存cl內(nèi)。另一方面，在CRC結(jié)果是有錯誤時，CRC部21p 將c的值直接存儲到內(nèi)存cl內(nèi)(F8)。接著，m比特加法器21r從內(nèi)存cl減去信息比特LLR S、內(nèi)存A、內(nèi)存B的值，作為新的增量值存儲到內(nèi)存C內(nèi)(F9)。然后，控制單元21t使計數(shù)器i加I(FlO)。然后，控制單元21t判定計數(shù)器i是否已超過反復次數(shù)η (Fl 1)。在計數(shù)器i未超過反復次數(shù)η的情況下，控制單元21t按照處理F3來控制第ITurbo解碼電路21。另一方面，在計數(shù)器i超過了反復次數(shù)η的情況下，控制單元21t將CRC輸出信號控制開關(guān)21s指定為“能夠工作”，輸
18出CRC部21q的硬判定結(jié)果。在第2Turbo解碼電路22等與其它碼塊對應的解碼電路中， 也同樣執(zhí)行以上的處理。在實施例1中，以由圖12 圖14的硬件電路執(zhí)行的處理對圖16的處理進行了說明。但是，例如也可通過讓CPU、DSP (Digital signal processor 數(shù)字信號處理器)等處理器執(zhí)行以能夠執(zhí)行的方式展開于內(nèi)存上的計算機程序來進行圖16的處理?！缎Ч犯鶕?jù)本實施方式的發(fā)送機10，第1及第2Turbo編碼電路13、14分別對第1及第 2碼塊進行Turbo編碼，并且冗余比特生成電路15生成對第1及第2碼塊賦予相關(guān)性的冗余比特序列。因此，第1及第2碼塊在被進行Turbo編碼時，利用冗余比特而彼此具有相關(guān)性。根據(jù)本實施方式的接收機20內(nèi)的第1及第2Turbo解碼電路21、22，第1及第 2SIS0解碼部不相互提供外部值，而是第1及第2SIS0解碼部與互補解碼部相互提供外部值。而且，互補解碼部將從第:3m比特加法器輸出的對數(shù)似然比、從其它Turbo解碼電路的第:3m比特加法器輸出的對數(shù)似然比和冗余比特序列的對數(shù)似然比作為先驗對數(shù)似然比， 生成后驗對數(shù)似然比。這樣，不僅是根據(jù)本碼塊的信息進行Turbo編碼后的碼塊的軟判定解碼，還根據(jù)其它全部碼塊的軟判定解碼的結(jié)果和使得與全部碼塊具有相關(guān)性的冗余比特來進行Turbo編碼后的碼塊的軟判定解碼。因此，與對第1及第2碼塊單獨進行Turbo解碼的情況相比，從第1及第2碼塊的任意一個中檢測出誤碼的概率變低。圖15是以曲線的方式示出塊錯誤率與每個碼元的能量噪聲密度比的關(guān)系的圖。圖15所示的曲線是在AWGN[Additive White Gaussian Noise 加性白高斯噪聲] 環(huán)境中，將碼塊數(shù)設(shè)為8、將編碼率設(shè)為1/3時的仿真結(jié)果。在圖15中，縱軸表示塊錯誤率， 橫軸表示每個碼元的能量噪聲密度比。圖15示出了 2個曲線。右側(cè)的曲線示出了具有第1 及第2SIS0解碼部、不具有互補解碼部的現(xiàn)有的Turbo解碼電路中的測定結(jié)果。左側(cè)的曲線示出了具有第1及第2SIS0解碼部并且還具有互補解碼部的本實施方式的Turbo解碼電路中的測定結(jié)果。如圖15所示，在橫軸的值即每個碼元的能量噪聲密度比為1以上時，本實施方式的塊錯誤率為現(xiàn)有例的塊錯誤率的1/10以下。這樣，根據(jù)本實施方式，對于糾錯而言，能夠得到很高的特性，所以提高了進行碼塊分割處理的數(shù)字通信的可靠性。另外，根據(jù)本實施方式，冗余比特生成電路15求取從第1及第2碼塊中的開頭起相同排位的比特之間的邏輯“異或”。因此，可通過簡單的電路結(jié)構(gòu)來生成冗余比特。因此， 電路規(guī)模及處理時間與現(xiàn)有的Turbo編碼電路相比，幾乎未增加。另外，根據(jù)本實施方式，CRC部21q在每次生成后驗對數(shù)似然比時都進行CRC。并且，在后驗對數(shù)似然比的生成次數(shù)到達規(guī)定次數(shù)之前，如果未檢測到誤碼，則使后驗對數(shù)似然比的絕對值成為最大并輸出到第細比特加法器21r。由此，向其它的Turbo解碼電路的互補解碼部提供絕對值最大的對數(shù)似然比。因此，所述其它的Turbo解碼電路的互補解碼部在后驗對數(shù)似然比的生成次數(shù)到達規(guī)定次數(shù)之前，能夠使用可靠性高的對數(shù)似然比來進行軟判定解碼。結(jié)果，糾錯解碼單元20e對于糾錯，能夠得到很高的特性。S卩，根據(jù)實施例1的接收機，不僅是根據(jù)本碼塊的信息來進行Turbo編碼后的碼塊的軟判定解碼，還根據(jù)其它全部碼塊的軟判定解碼的結(jié)果和使得與其它碼塊具有相關(guān)性的冗余比特來進行Turbo編碼后的碼塊的軟判定解碼。因此，與對碼塊單獨進行Turbo解碼的情況相比，從多個碼塊的任何一個中檢測到誤碼的概率變低。另外，在本實施例的發(fā)送機10以及接收機20中，將信息比特序列分割為多個碼塊進行收發(fā)。在未進行這樣的分割時，發(fā)送機10以及接收機20為了使糾錯碼中的比特數(shù)與物理信道的比特數(shù)一致，需要執(zhí)行反復著相同比特并省略了某些比特的處理。當糾錯碼的比特數(shù)增加時，使糾錯碼中的比特數(shù)與物理信道的比特數(shù)一致的處理的參數(shù)計算的負荷變大。在本實施例的發(fā)送機10以及接收機20中，因為將信息比特序列分割為多個碼塊，所以能夠使用1個碼塊的比特數(shù)來計算參數(shù)，并將計算出的參數(shù)沿用到各個碼塊中。本實施例的發(fā)送機10以及接收機20抑制了使糾錯碼中的比特數(shù)與物理信道的比特數(shù)一致的處理中的負荷，由此能夠提高糾錯的可靠性?！兜?變形方式》在之前說明的本實施方式中，發(fā)送機10的碼塊分割單元IOb將比特序列分割為2 個碼塊，所以在接收機20的糾錯解碼單元20e中具備2個Turbo解碼電路。在發(fā)送機10的碼塊分割單元IOb將比特序列分割為3個以上的情況下，在接收機20的糾錯解碼單元20e 中具備與分割數(shù)相同數(shù)量的Turbo解碼電路。在這樣的方式中，從其它全部Turbo解碼電路向Turbo解碼電路內(nèi)的互補解碼部輸入對數(shù)似然比。例如，在分割數(shù)是3的情況下，通過求取從第1至第3碼塊中的開頭起相同排位的比特的邏輯“異或”，來生成冗余比特。這里，在將第3碼塊的比特的對數(shù)似然比表示為x3 時，在第1碼塊的比特xl是“0”狀態(tài)時的(xl、x2、x3、y)的組合中存在(0、0、0、0)、(0、0、 1、1)、(0、1、0、1)、(0、1、1、0)。另外，在第 1 碼塊的比特 xl 是“1”狀態(tài)時的(xl、x2、x3、y) 的組合中存在(1、0、0、1)、(1、0、1、0)、(1、1、0、0)、(1、1、1、1)。因此，在將“0”狀態(tài)的似然度看做為exp(X)、將“1”狀態(tài)的似然度看做為1時，比特xl為“0”狀態(tài)的似然度與先前的議論同樣為 exp (xl+x2+x3+y) +exp (xl+x2) +exp (xl+x3) +exp (xl+y) 另外，比特 xl 為 “1” 狀態(tài)的似然度為eXp(X2+X;3)+eXp(X2+y)+eXp(X3+y)+l。因此，在分割數(shù)是3的情況下，各 Turbo解碼電路內(nèi)的互補解碼部進行下式(5)的運算。[算式2]In(exp (xl+x2+x3+y)+exp (xl+x2)+exp (xl+x3)+exp (xl+y))-In (exp (x2+x3) +exp (x2+y) +exp (x3+y) +1)…(5)《第2變形方式》在先前說明的本實施方式以及第1變形方式中，互補解碼部進行式(1)或式(|5) 的運算。但是，式(1)或式(5)的運算例如如圖14所示，需要進行在對數(shù)和指數(shù)之間進行變換的運算，所以運算量大。因此，互補解碼部可以基于與max-log-MAP同樣的討論來進行式(1)或式(5)的運算。例如，式(1)可如下式(6)那樣展開。[算式3]max(x2+y,0) · In (1+exp(-1x2+y|))-max (x2, y) · In (1+exp (-1 x2_y |))…(6)這里，maX(a、b、C、...)表示集合(a、b、c、...)中的最大值。并且，當 ln{l+exp(-|j|)}中的J充分大時，In{1+exp (-1 J|)}近似為1，所以當使用它對式(6)進行變形時，如以下的式(7)所示。
[算式4]max (x2+y, 0) -max (x2, y) ··· (7)該式(7)可展開為下式(8)。[算式δ]sgn (x2 · y) · min (| x2 |，| y |)... (8)這里，Sgn(Z)表示Z的符號(+或_)。另外，min (a、b、c、...)表示集合(a、b、 c、...)中的最小值。各Turbo解碼電路的互補解碼部如果進行了上式(8)的運算，則運算量進一步減少?！兜?變形方式》在上述實施例1中示出了第ITurbo解碼電路21使用了 CRC部21q的處理例。但是，在本實施例的第ITurbo解碼電路21中可使用其它的基于塊編碼的錯誤檢測部來代替 CRC 部 21q。在上述實施例1中，說明了第ITurbo解碼電路21與第2Turbo解碼電路22并行地執(zhí)行針對碼塊的解碼的處理。但是，例如，為了減小電路規(guī)模，也可僅具有一個Turbo解碼電路。并且，1個Turbo解碼電路對多個碼塊逐次進行處理，在得到了與多個碼塊對應的信息比特LLR Si、內(nèi)存Ai、內(nèi)存Bi (i = 1、2、...)之后，互補解碼部21p對各個碼塊進行基于冗余比特的運算，進行CRC部21q的CRC21p。即，通過保持存儲有多個碼塊的內(nèi)存、信息比特LLR Si、內(nèi)存Ai、內(nèi)存Bi，由此處理成為逐次處理，但能夠減小解碼電路的電路規(guī)模。實施例2參照圖17 圖21的附圖來說明實施例2的編碼裝置50以及解碼裝置60。在本實施例中，將求出碼塊之間的檢查比特的對數(shù)似然比的互補解碼部應用于基于低密度奇偶校驗檢查碼(以下，稱為LDPC)的糾錯編碼單元以及糾錯解碼單元。另外，在實施例2中， 也與實施例1相同，以糾錯編碼單元作為發(fā)送機的一部分、且糾錯解碼單元作為接收機的一部分進行說明。在實施例2的發(fā)送機以及接收機的結(jié)構(gòu)中，基于低密度奇偶校驗檢查碼的糾錯編碼單元以及糾錯解碼單元以外的結(jié)構(gòu)與實施例1相同。因此，對實施例2的構(gòu)成要素中與實施例1相同的構(gòu)成要素標注相同符號，并省略其說明。采用生成矩陣G進行LDPC的編碼。生成矩陣G是列數(shù)為信息比特數(shù)、行數(shù)為信息比特數(shù)+奇偶校驗比特數(shù)的矩陣。通過將信息比特作為列矢量s = (sl，s2，...，sm)，從左與生成矩陣G相乘，由此，基于Z = sG得到了發(fā)送序列Z(信息比特+奇偶校驗比特)。其中，生成矩陣G相對于檢查行H滿足GHt = O。這里，Ht是檢查矩陣H的轉(zhuǎn)置矩陣。因此， TZt = ZTt = SGTt = 0，發(fā)送序列Z滿足檢查矩陣的檢查式。圖17示出了實施例2的發(fā)送機50。此外，圖17明示了發(fā)送機50的結(jié)構(gòu)中的糾錯編碼單元50c和編碼率匹配單元10d。因此，在圖17的糾錯編碼單元50c中，省略了從輸入碼塊的碼塊分割單元IOb到二進制信源側(cè)的結(jié)構(gòu)。并且，省略了從編碼率匹配單元IOd到發(fā)送天線側(cè)的結(jié)構(gòu)。另外，編碼率匹配單元IOd的結(jié)構(gòu)以及作用與實施例1的情況相同。另外，糾錯編碼單元50c包含兩個LDPC編碼單元53、54以及冗余比特生成電路 15。其中，冗余比特生成電路15生成碼塊間的檢查比特。冗余比特生成電路15的構(gòu)成以及作用與實施例1的情況相同。
21
LDPC編碼單元5354例如分別從圖2所示的碼塊分割單元IOb接受對信息比特序列進行分割后的碼塊，并行地進行LDPC編碼。S卩，LDPC編碼單元53 J4分別對接受的碼塊乘以生成矩陣G。LDPC編碼單元5354例如可以由包含乘積累加電路的電子電路構(gòu)成。不過，也可通過讓CPU、DSP等執(zhí)行以能夠執(zhí)行的方式展開于內(nèi)存上的計算機程序來進行編碼處理。編碼率匹配單元IOd將LDPC編碼單元53、討所生成的碼塊的LDPC和冗余比特生成電路15所生成的碼塊間的檢查比特即冗余比特發(fā)送到后級電路、例如圖2所示的調(diào)制單元10e、升頻變換器IOf等。圖18例示了實施例2的接收機60的結(jié)構(gòu)。實施例2的接收機60的結(jié)構(gòu)除了用糾錯解碼單元60e取代糾錯解碼單元20e這一點以外，與圖10所示的實施例1的接收機20 相同。其中，在圖18中例示了編碼率解匹配單元20d、從編碼率解匹配單元20d輸入接收比特序列的糾錯解碼單元20e和碼塊結(jié)合單元20f。如圖18所示，糾錯解碼單元60e具有LLR生成單元66、LDPC單元64、硬判定單元 67和控制單元65。LLR生成單元66將接收比特變換為LLR。將接收比特變換為LLR所得的值可稱作與各個比特對應的LLR的初始值。LLR生成單元66的處理與實施例1的對數(shù)似然比運算器21a或?qū)?shù)似然比運算器21c相同。LLR生成單元66將生成的LLR輸入LDPC 單元64(箭頭S)。另外，LLR生成單元66將作為碼塊間奇偶校驗比特的冗余比特變換為 LLR,輸入LDPC單元64 (箭頭ρ)。另外，硬判定單元67根據(jù)由LDPC單元64執(zhí)行解碼處理后的后驗對數(shù)似然比進行硬判定，確定比特0或1。例如，如果后驗對數(shù)似然比為正則為比特0，如果為負則為比特1。 此外，硬判定單元67對所得到的碼塊的比特序列Z乘以檢查矩陣Τ，執(zhí)行奇偶校驗檢查。奇偶校驗檢查判定是否為TZt = 0。硬判定單元67相當于輸出部?？刂茊卧?5控制LLR生成單元66、LDPC單元64以及硬判定單元67的數(shù)據(jù)流，并且控制LDPC單元64中的解碼處理的反復次數(shù)。在圖19中例示了 LDPC單元64的詳細結(jié)構(gòu)。如圖19所示，實施例2的LDPC單元 64具有多個消息節(jié)點處理部61-1、61-2等、多個校驗節(jié)點處理部62-1、62-2等、以及互補解碼部63。以下，在對多個消息節(jié)點處理部61-1、61-2等進行統(tǒng)稱時，簡稱作消息節(jié)點處理部 61。另外，在對多個校驗節(jié)點處理部62-1、62-2等進行統(tǒng)稱時，簡稱作校驗節(jié)點處理部62。 消息節(jié)點處理部61相當于信息比特運算部。另外，校驗節(jié)點處理部62相當于校驗運算部。其中，校驗節(jié)點處理部62執(zhí)行LDPC解碼中的行處理。在LDPC解碼的行處理中， 校驗節(jié)點處理部62對于滿足檢查矩陣H的要素Hmn = 1的(m、n)，按照每一行m，針對加入到檢查行m中的比特序列的集合，計算信息比特的第η比特的對數(shù)似然比LLR。其中，針對每一行m計算出的第η比特的對數(shù)似然比LLR被稱為部分對數(shù)似然比。此外，校驗節(jié)點處理部62通過從計算出的部分對數(shù)似然比減去上次計算出的部分對數(shù)似然比來計算部分對數(shù)似然比的增量值、即檢查矩陣的每一行的外部值。另一方面，消息節(jié)點處理部61執(zhí)行LDPC解碼中的列處理。在列處理中，消息節(jié)點處理部61對于滿足檢查矩陣H的要素Hmn = 1的(m、η)，針對每一列加上信息比特的第η 比特的部分對數(shù)似然比的增量值，由此來計算后驗對數(shù)似然比LLR。此外，后驗對數(shù)似然比 LLR在反復處理的下次處理中成為先驗對數(shù)似然比LLR。
圖19所示的消息節(jié)點處理部61以及校驗節(jié)點處理部62可以是與基于檢查矩陣的Tarmer圖對應的結(jié)構(gòu)。即，可與LDPC的碼字的比特數(shù)對應地設(shè)置消息節(jié)點。另外，可與檢查矩陣的行處理即奇偶校驗檢查式對應地設(shè)置檢查矩陣行數(shù)的校驗節(jié)點處理部62。另夕卜，消息節(jié)點處理部61或校驗節(jié)點處理部62可由硬件電路構(gòu)成。另外，消息節(jié)點處理部61 或校驗節(jié)點處理部62的硬件電路可根據(jù)處理能力和所要求的處理速度之間的關(guān)系進行集成。例如，可設(shè)置處理多個比特的硬件電路作為多個消息節(jié)點處理部61。另外，可設(shè)置執(zhí)行檢查矩陣的多行的處理的硬件電路作為多個校驗節(jié)點處理部62。另外，CPU, DSP等處理器可作為消息節(jié)點處理部61或校驗節(jié)點處理部62，執(zhí)行展開于內(nèi)存上的計算機程序。在CPU、DSP等處理器作為消息節(jié)點處理部61或校驗節(jié)點處理部62發(fā)揮功能的情況下，處理器的數(shù)量可根據(jù)所要求的處理速度來決定。例如，可以用單一的CPU或DSP來執(zhí)行全部的消息節(jié)點處理部61或校驗節(jié)點處理部62的處理。另外，可針對每個消息節(jié)點處理部61或校驗節(jié)點處理部62設(shè)置CPU或DSP。圖20示出了與檢查矩陣對應的Tarmer圖的例子。在Tarmer圖中，消息節(jié)點對應于碼字的比特，校驗節(jié)點對應于檢查矩陣的行。另外，連接消息節(jié)點與校驗節(jié)點的線表示在檢查矩陣(Hmn) (m = 1、. . . Μ、η = 1、. . . N)中，基于要素Hmn = 1而在檢查矩陣的第m行檢查的碼字的第η比特與檢查矩陣的第m行的關(guān)系。如圖20所示，考慮了與各個校驗節(jié)點連接的消息節(jié)點為3個的情況。與各個校驗節(jié)點連接的消息節(jié)點為3個的情況相當于在檢查矩陣(Hmn)中的每行都包括3個值為1 的要素的情況。此時，對于奇偶校驗檢查式=0的碼字而言，當用(ΜΝ0的值、麗1的值、麗2 的值)來表示3個消息節(jié)點ΜΝ0、麗1、麗2的值時，考慮以下情況。(000)、(011)、(101)、 (110)。因此，3個消息節(jié)點中的1個為0的概率在其它兩個消息節(jié)點值中包含偶數(shù)個1的情況下變高。即，可如下地求出3個消息節(jié)點中的1個消息節(jié)點為0的對數(shù)似然比中的、與檢查矩陣的1行對應的部分對數(shù)似然比。即，部分對數(shù)似然比反映了把求取部分對數(shù)似然比的消息節(jié)點排除在外的、其它兩個消息節(jié)點的值成為(0、0)或(1、1)的概率。因此，當設(shè)生成了部分對數(shù)似然比的消息節(jié)點為MN2、且其它兩個消息節(jié)點MNO以及麗1的值為X(O)以及X(I)時，可利用以下的算式6來表示應該將消息節(jié)點發(fā)送到MN2
的部分對數(shù)似然比y(i)。此外，在算式6中，將消息的節(jié)點χ(0)、χ(1)的LLR設(shè)為x(0)、 χ⑴。[算式6]
exp(O) + exp(x{()) + Λ" (1))算式6的分子相當于兩個消息節(jié)點中比特1為偶數(shù)個的概率，分母相當于兩個消息節(jié)點中比特1為奇數(shù)個的概率。在圖20所示的Tarmer圖內(nèi)，選擇與各個校驗節(jié)點連接的3個消息中的兩個消息節(jié)點，按照算式6，基于各個LLR的值來計算作為LLR的y (i)，將計算出的部分對數(shù)似然比的增量發(fā)送到消息節(jié)點xi。部分對數(shù)似然比的增量是從基于算式6計算出的y(i)減去上次計算出的部分對數(shù)似然比而得到的值。此外，也針對消息節(jié)點的組合MNO和MN2計算算式6的部分對數(shù)似然比，并將計算出的部分對數(shù)似然比的增量發(fā)送到消息節(jié)點MN1。另外，也針對消息節(jié)點的組合麗1與麗2 計算算式6的部分對數(shù)似然比，將計算出的部分對數(shù)似然比的增量發(fā)送到消息節(jié)點ΜΝ0。通過以上的處理而實現(xiàn)校驗節(jié)點的1次處理。此外，在與校驗節(jié)點連接的消息節(jié)點存在4個時，將4個校驗節(jié)點分為用于計算部分對數(shù)似然比y (i)的3個校驗節(jié)點和接受部分對數(shù)似然比的增量的消息節(jié)點MNi，并基于以下算式7計算部分對數(shù)似然比y(i)。[算式7]
權(quán)利要求
1.一種編碼裝置，該編碼裝置具備分割部，其將輸入的信號比特序列分割為數(shù)據(jù)塊；編碼部，其對所述數(shù)據(jù)塊分別進行糾錯編碼，分別生成能夠通過反復解碼運算進行解碼的碼塊，所述反復解碼運算執(zhí)行多次估計信號比特的可靠性的運算；生成部，其在由多個所述分割后的數(shù)據(jù)塊組合而成的各個組的數(shù)據(jù)塊之間進行比特運算，由此生成冗余比特；以及輸出部，其輸出所述生成的碼塊和冗余比特。
2.根據(jù)權(quán)利要求1所述的編碼裝置，其中，該編碼裝置還具備輸出比特數(shù)調(diào)整部，該輸出比特數(shù)調(diào)整部選擇所述冗余比特中的一些比特作為發(fā)送對象，并且根據(jù)所選擇的冗余比特的數(shù)量從所述碼塊中間隔地去除比特。
3.根據(jù)權(quán)利要求1或2所述的編碼裝置，其中，所述輸出部按照根據(jù)所述碼塊的編碼率決定的比特數(shù)，將所述碼塊的組中包含的比特置換為所述冗余比特。
4.一種發(fā)送機，該發(fā)送機具備分割部，其將輸入的信號比特序列分割為數(shù)據(jù)塊；編碼部，其對所述數(shù)據(jù)塊分別進行糾錯編碼，分別生成能夠通過反復解碼運算進行解碼的碼塊，所述反復解碼運算執(zhí)行多次估計信號比特的可靠性的運算；生成部，其在由多個所述分割后的數(shù)據(jù)塊組合而成的各個組的數(shù)據(jù)塊之間進行比特運算，由此生成冗余比特；以及發(fā)送部，其向接收機發(fā)送所述生成的碼塊和冗余比特。
5.一種解碼裝置，該解碼裝置具備輸入部，其輸入在由多個數(shù)據(jù)塊組合而成的各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及對所述數(shù)據(jù)塊進行糾錯編碼后的碼塊，其中，所述數(shù)據(jù)塊是對信號比特序列進行分割而得到的；塊內(nèi)反復運算部，其反復執(zhí)行如下處理將所述碼塊內(nèi)的比特序列作為輸入，計算被糾錯編碼為所述碼塊的數(shù)據(jù)塊內(nèi)的信號比特的可靠性信息，進而將計算出的可靠性信息作為輸入，計算被糾錯編碼為所述碼塊的數(shù)據(jù)塊內(nèi)的信號比特的新的可靠性信息；以及塊間反復運算部，其反復執(zhí)行如下處理根據(jù)在所述各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及由所述塊內(nèi)反復運算部反復計算出的數(shù)據(jù)塊內(nèi)的信號比特的可靠性信息，計算塊間可靠性信息，將所述塊間可靠性信息作為相應的信號比特的可靠性信息輸入到所述塊內(nèi)反復運算部，其中，所述塊間可靠性信息表示所述各個組所包含的數(shù)據(jù)塊內(nèi)對所述冗余比特的生成有貢獻的信號比特的可靠性。
6.根據(jù)權(quán)利要求5所述的解碼裝置，該解碼裝置還具備控制部，其使所述塊內(nèi)反復運算部以及所述塊間反復運算部反復計算可靠性信息，直至達到規(guī)定限度；以及輸出部，在可靠性信息的計算反復進行至所述規(guī)定限度之后，該輸出部根據(jù)所述塊內(nèi)反復運算部或所述塊間反復運算部計算出的可靠性信息，計算所述數(shù)據(jù)塊的各個信號比特的估計值。
7.根據(jù)權(quán)利要求5或6所述的解碼裝置，其中，所述碼塊包含信號比特序列、基于所述信息比特序列生成的第1檢查比特序列、以及對所述第1檢查比特序列進行規(guī)定的替換操作而得到的第2檢查比特序列， 所述塊內(nèi)反復運算部具有第1解碼部和第2解碼部，所述第1解碼部根據(jù)第1先驗估計值和所述第1檢查比特序列，計算所述數(shù)據(jù)塊的各個信號比特的可靠性信息的第1增量值并輸入到所述第2解碼部，所述第1先驗估計值包含基于所述信號比特序列的值的各個比特的可靠性信息以及基于所述可靠性信息的上次運算結(jié)果的可靠性信息的增量值，所述第2解碼部根據(jù)第2先驗估計值和所述第2檢查比特序列，計算所述數(shù)據(jù)塊的各個比特的可靠性信息的第2增量值并輸入到所述第1解碼部，并且對所述第2先驗估計值加上所述第2增量值，作為所述數(shù)據(jù)塊的各個信號比特的可靠性信息輸入到所述塊間反復運算，所述第2先驗估計值包含基于所述信號比特序列的值的各個比特的可靠性信息、基于所述可靠性信息的上次運算結(jié)果的可靠性信息的增量值、以及所述第1增量值。
8.根據(jù)權(quán)利要求5 7中任意1項所述的解碼裝置，其中， 所述碼塊是進行Turbo編碼后的碼塊，所述塊內(nèi)反復運算部具有多個Turbo解碼部，在該多個Turbo解碼部中，一邊由多個要素解碼器相互提供信號比特的可靠性信息的增量值，一邊反復通過軟判定解碼來生成信號比特的可靠性信息，由此對Turbo編碼后的碼塊進行Turbo解碼，所述Turbo解碼部所包含的多個要素解碼器中的至少1個要素解碼器根據(jù)由其它所有的Turbo解碼部得到的信號比特的可靠性信息和所述冗余比特，生成與如下數(shù)據(jù)塊的信號比特對應的可靠性信息的增量值，該數(shù)據(jù)塊是已被糾錯編碼為該Turbo解碼部所要處理的碼塊的數(shù)據(jù)塊。
9.根據(jù)權(quán)利要求5 8中任意1項所述的解碼裝置，其中， 所述多個碼塊包含循環(huán)冗余校驗CRC碼，該解碼裝置還具備CRC運算部，在反復進行可靠性信息的計算直至所述規(guī)定限度的期間內(nèi)，該CRC運算部根據(jù)所述可靠性信息對所述數(shù)據(jù)塊的各個比特的估計值進行CRC，在判定為不存在誤碼的情況下，將所述可靠性信息變更為最大并輸入至所述塊內(nèi)反復運算部。
10.根據(jù)權(quán)利要求5所述的解碼裝置，其中，利用滿足基于規(guī)定的檢查矩陣的檢查式的低密度奇偶校驗碼對所述碼塊進行了編碼， 所述塊內(nèi)反復運算部包含與所述檢查矩陣的行對應的校驗運算部、以及與所述碼塊的各個信號比特對應的信息比特運算部，所述校驗運算部與所述檢查矩陣的行對應地設(shè)置，按照與所述行的要素為1的列相對應的所述碼塊的信號比特的組合滿足所述行的檢查式的條件，根據(jù)該組合中的其它信號比特來計算該組合中的各個信號比特的可靠性信息，所述信息比特運算部與碼塊內(nèi)的信號比特對應地設(shè)置，將多個校驗運算部計算出的針對相應信號比特的部分可靠性信息相加而計算與所述碼塊的各個比特對應的可靠性信息， 所述塊間反復運算部根據(jù)所述信息比特運算部計算出的所述數(shù)據(jù)塊的各個比特的可靠性信息和所述數(shù)據(jù)塊間的冗余比特來計算所述各個比特的新的可靠性信息，并通過所述信息比特運算部輸入到所述校驗運算部。
11. 一種接收機，該接收機具備接收部，其接收在由多個數(shù)據(jù)塊組合而成的各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及對所述數(shù)據(jù)塊進行糾錯編碼后的碼塊，其中，所述數(shù)據(jù)塊是對信號比特序列進行分割而得到的；塊內(nèi)反復運算部，其反復執(zhí)行如下處理將所述碼塊內(nèi)的比特序列作為輸入，計算被糾錯編碼為所述碼塊的數(shù)據(jù)塊內(nèi)的信號比特的可靠性信息，進而將計算出的可靠性信息作為輸入，計算被糾錯編碼為所述碼塊的數(shù)據(jù)塊內(nèi)的信號比特的新的可靠性信息；以及塊間反復運算部，其反復執(zhí)行如下處理根據(jù)在所述各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及由所述塊內(nèi)反復運算部反復計算出的數(shù)據(jù)塊內(nèi)的信號比特的可靠性信息，計算塊間可靠性信息，將所述塊間可靠性信息作為相應的信號比特的可靠性信息輸入到所述塊內(nèi)反復運算部，其中，所述塊間可靠性信息表示所述各個組所包含的數(shù)據(jù)塊內(nèi)對所述冗余比特的生成有貢獻的信號比特的可靠性。
全文摘要
解碼裝置輸入在由多個數(shù)據(jù)塊組合而成的各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及對數(shù)據(jù)塊進行糾錯編碼后的碼塊，并將碼塊內(nèi)的比特序列作為輸入，其中，所述數(shù)據(jù)塊是對信號序列進行分割而得到的。并且反復執(zhí)行如下處理計算信號比特的可靠性信息，進而將計算出的可靠性信息作為輸入，計算被糾錯編碼為碼塊的數(shù)據(jù)塊內(nèi)的信號比特的新的可靠性信息。并且反復執(zhí)行如下處理根據(jù)在各個組所包含的數(shù)據(jù)塊之間生成的冗余比特、以及由塊內(nèi)反復運算部反復計算出的可靠性信息，計算塊間可靠性信息，將塊間可靠性信息作為相應的信號比特的可靠性信息輸入到塊內(nèi)反復運算部，其中，所述塊間可靠性信息表示對冗余比特的生成有貢獻的信號比特的可靠性。
文檔編號H03M13/29GK102484484SQ20098016110
公開日2012年5月30日 申請日期2009年8月25日 優(yōu)先權(quán)日2009年8月25日
發(fā)明者伊藤章 申請人:富士通株式會社