專(zhuān)利名稱(chēng)：時(shí)鐘信號(hào)保護(hù)的裝置、方法及時(shí)鐘檢測(cè)補(bǔ)償電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，特別是涉及一種時(shí)鐘信號(hào)保護(hù)的裝置、一種時(shí)鐘信號(hào)保護(hù)的方法及一種時(shí)鐘檢測(cè)補(bǔ)償電路。
背景技術(shù)：
對(duì)于數(shù)字通信網(wǎng)來(lái)說(shuō)，它需要提供多種不同應(yīng)用的業(yè)務(wù)并保證各種業(yè)務(wù)的質(zhì)量， 從普通業(yè)務(wù)到智能增值業(yè)務(wù)，從語(yǔ)音到數(shù)據(jù)、圖像等綜合業(yè)務(wù)，多種業(yè)務(wù)的并存使得系統(tǒng)的時(shí)鐘問(wèn)題顯得越來(lái)越重要。穩(wěn)定的時(shí)鐘信號(hào)是數(shù)字通信網(wǎng)內(nèi)各種設(shè)備正常工作的基礎(chǔ)，如果沒(méi)有良好的時(shí)鐘信號(hào)，數(shù)字信息在傳遞過(guò)程中就不可避免地會(huì)出現(xiàn)誤碼、滑碼等現(xiàn)象，從而造成通信質(zhì)量的下降。根據(jù)業(yè)務(wù)的不同，它的影響程度也不同。例如，某些需要時(shí)鐘的芯片，如果輸入的時(shí)鐘出現(xiàn)不連續(xù)或干擾，就會(huì)導(dǎo)致該芯片內(nèi)的狀態(tài)機(jī)混亂，使芯片工作出現(xiàn)異常，即使在時(shí)鐘信號(hào)恢復(fù)后，芯片仍然無(wú)法回到正常工作狀態(tài)。如果該芯片所負(fù)責(zé)的功能重要，就會(huì)對(duì)通信系統(tǒng)正常工作造成嚴(yán)重影響。為維護(hù)時(shí)鐘信號(hào)的穩(wěn)定性和可靠性，現(xiàn)有技術(shù)中通常采用如圖1所示的時(shí)鐘信號(hào)裝置，該裝置主要包括時(shí)鐘檢測(cè)模塊101和時(shí)鐘選擇模塊102，其中，所述時(shí)鐘檢測(cè)模塊用于接收輸入時(shí)間(如圖1中的輸入時(shí)鐘f0、輸入時(shí)鐘fl)和本地參考時(shí)鐘(在時(shí)鐘系統(tǒng)板卡上的備用時(shí)鐘，與輸入時(shí)鐘的頻率相同，但時(shí)鐘精度和穩(wěn)定度要差于輸入時(shí)鐘，在系統(tǒng)中只能短時(shí)間使用，工作時(shí)間一般不超過(guò)100秒)，并對(duì)輸入的時(shí)鐘在一定時(shí)間周期內(nèi)(如1000 個(gè)時(shí)鐘周期)，依照本地參考時(shí)鐘對(duì)輸入的時(shí)鐘個(gè)數(shù)進(jìn)行統(tǒng)計(jì)，判斷在一定時(shí)間內(nèi)，統(tǒng)計(jì)結(jié)果是否是預(yù)定結(jié)果，并相應(yīng)輸出檢測(cè)結(jié)果(如圖1中的檢測(cè)結(jié)果0和檢測(cè)結(jié)果1)；具體為， 如果是，則檢測(cè)結(jié)果為輸入時(shí)鐘信號(hào)正常指示，如果不是，則檢測(cè)結(jié)果為輸入時(shí)鐘信號(hào)故障指示。所述時(shí)鐘選擇模塊102用于通過(guò)檢測(cè)結(jié)果(如圖1所示的輸入時(shí)鐘fO的檢測(cè)結(jié)果0和輸入時(shí)鐘fl的檢測(cè)結(jié)果1)，對(duì)輸入時(shí)鐘進(jìn)行切換，并輸出最終的輸出時(shí)鐘f。例如， 如果fO路時(shí)鐘故障，fl路時(shí)鐘正常，則將時(shí)鐘切換到fl時(shí)鐘，同時(shí)，時(shí)鐘故障指示信號(hào)輸出告警；如果fl時(shí)鐘也不正常，就切換到本地參考時(shí)鐘，同時(shí)，時(shí)鐘故障指示信號(hào)輸出告警； 如果fO路時(shí)鐘故障恢復(fù)，那么在切換到fO路時(shí)鐘。然而，這種現(xiàn)有技術(shù)存在以下缺點(diǎn)1、時(shí)鐘檢測(cè)模塊只是對(duì)輸入的時(shí)鐘個(gè)數(shù)進(jìn)行統(tǒng)計(jì)，由于本地參考時(shí)鐘與輸入時(shí)鐘不是同一個(gè)時(shí)鐘源，輸入時(shí)鐘一般來(lái)自通信系統(tǒng)的網(wǎng)同步或較高精度的時(shí)鐘參考源，時(shí)鐘精度優(yōu)于+/_4.6PPM(part per million的縮寫(xiě)，表示百萬(wàn)分之幾)，因而本地參考時(shí)鐘的精度要遠(yuǎn)低于輸入時(shí)鐘的精度，在這種情況下，本地參考時(shí)鐘與輸入時(shí)鐘頻率則會(huì)產(chǎn)生一定的頻率偏差(一般在+/-50PPM左右)，因此檢測(cè)時(shí)間要大于某個(gè)時(shí)間段，如果時(shí)鐘丟失，那么檢測(cè)結(jié)果不能很快指示。在此過(guò)程中，時(shí)鐘選擇模塊仍然要選擇該路時(shí)鐘輸出，就會(huì)造成輸出時(shí)鐘f丟失很多時(shí)鐘周期(如果檢測(cè)使用的是1000個(gè)時(shí)鐘周期作為判斷門(mén)限，那么輸
5出就劣化1000個(gè)時(shí)鐘周期)，在對(duì)時(shí)鐘質(zhì)量要求較嚴(yán)格的芯片，這一個(gè)過(guò)程就會(huì)造成該芯片工作異常，并且在時(shí)鐘恢復(fù)后也無(wú)法正常工作，后果非常嚴(yán)重，這是在系統(tǒng)中絕對(duì)不允許出現(xiàn)的；2、目前，很多需要時(shí)鐘信號(hào)的芯片對(duì)輸入時(shí)鐘的占空比有很?chē)?yán)格的需求(一般 40-60% )，但現(xiàn)有技術(shù)無(wú)法檢測(cè)占空比的變化；3、現(xiàn)有設(shè)計(jì)對(duì)輸入時(shí)鐘的毛刺無(wú)法直接檢測(cè)，只能通過(guò)統(tǒng)計(jì)時(shí)鐘個(gè)數(shù)的方法經(jīng)過(guò)一段時(shí)間才可以反映出來(lái)。在反映出來(lái)之前，可能系統(tǒng)已經(jīng)故障。另外，檢測(cè)電路也檢測(cè)不出少量毛刺的情況。因此，目前需要本領(lǐng)域技術(shù)人員迫切解決的一個(gè)技術(shù)問(wèn)題就是如何能夠創(chuàng)新地提出一種時(shí)鐘信號(hào)保護(hù)的裝置及方法，以快速檢測(cè)并修復(fù)占空比、時(shí)鐘丟失及劣化的情形， 保證時(shí)鐘信號(hào)的高穩(wěn)定性和可靠性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種時(shí)鐘信號(hào)保護(hù)的裝置、方法及一種時(shí)鐘檢測(cè)補(bǔ)償電路，以快速檢測(cè)并修復(fù)占空比、時(shí)鐘丟失及劣化的情形，保證時(shí)鐘信號(hào)的高穩(wěn)定性和可靠性。為了解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例公開(kāi)了一種時(shí)鐘信號(hào)保護(hù)的裝置，包括輸入時(shí)鐘檢測(cè)模塊，用于檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；輸出時(shí)鐘選擇模塊，用于依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；輸出時(shí)鐘檢測(cè)模塊，用于檢測(cè)所述中間輸出時(shí)鐘是否正常；時(shí)鐘補(bǔ)償輸出模塊，用于在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，修復(fù)所述中間輸出時(shí)鐘并進(jìn)行輸出；以及，在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)，切換至該中間輸出時(shí)鐘進(jìn)行輸出。優(yōu)選的，所述輸出時(shí)鐘檢測(cè)模塊包括數(shù)組寫(xiě)入子模塊，用于依據(jù)高頻參考時(shí)鐘將所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)連續(xù)寫(xiě)入數(shù)組中；數(shù)據(jù)解析子模塊，用于判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否，則判定所述中間輸出時(shí)鐘異常。優(yōu)選的，所述數(shù)組寫(xiě)入子模塊包括D觸發(fā)器組件及數(shù)組邏輯電路，其中，所述數(shù)組邏輯電路中包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元的長(zhǎng)度由當(dāng)前中間輸出時(shí)鐘和高頻參考時(shí)鐘確定；所述D觸發(fā)器組件中D觸發(fā)器的個(gè)數(shù)依據(jù)所述存儲(chǔ)單元的長(zhǎng)度相應(yīng)設(shè)置，D觸發(fā)器的數(shù)據(jù)端連接中間輸出時(shí)鐘信號(hào)，輸出端連接至下一個(gè)D觸發(fā)器的數(shù)據(jù)端和數(shù)組邏輯電路中對(duì)應(yīng)的存儲(chǔ)單元，時(shí)鐘端連接高頻參考時(shí)鐘信號(hào)；所述數(shù)據(jù)解析子模塊為一比較電路；所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)通過(guò)高頻參考時(shí)鐘被連續(xù)移位，寫(xiě)入至數(shù)組邏輯電路對(duì)應(yīng)的存儲(chǔ)單元中，生成相應(yīng)的數(shù)組值。優(yōu)選的，所述時(shí)鐘補(bǔ)償輸出模塊包括本地時(shí)鐘切換子模塊，用于在當(dāng)前時(shí)鐘周期檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，在下一個(gè)時(shí)鐘周期采用本地參考時(shí)鐘修補(bǔ)或替換所述中間輸出時(shí)鐘后進(jìn)行輸出；時(shí)鐘恢復(fù)處理子模塊，用于在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足至少三個(gè)時(shí)鐘周期時(shí)，切換至所述恢復(fù)正常的中間輸出時(shí)鐘進(jìn)行輸出。優(yōu)選的，所述的裝置，還包括故障統(tǒng)計(jì)模塊，用于統(tǒng)計(jì)所述輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果和/或所述中間輸出時(shí)鐘異常的檢測(cè)結(jié)果。優(yōu)選的，所述輸入時(shí)鐘具有多路，所述輸入時(shí)鐘檢測(cè)模塊包括統(tǒng)計(jì)子模塊，用于依據(jù)本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)輸入時(shí)鐘的個(gè)數(shù)，若所述輸入時(shí)鐘的個(gè)數(shù)在預(yù)置范圍內(nèi)，則觸發(fā)正常輸出子模塊；否則，觸發(fā)異常輸出子模塊；正常輸出子模塊，用于輸出輸入時(shí)鐘有效的檢測(cè)結(jié)果，并產(chǎn)生第一時(shí)鐘選擇信號(hào)， 所述第一時(shí)鐘選擇信號(hào)為選擇該路輸入時(shí)鐘輸出的信號(hào)；異常輸出子模塊，用于輸出輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果，阻斷該路輸入時(shí)鐘，并產(chǎn)生第二時(shí)鐘選擇信號(hào)，所述第二時(shí)鐘選擇信號(hào)為切換至有效輸入時(shí)鐘的信號(hào)。優(yōu)選的，所述數(shù)組邏輯電路為一種復(fù)雜可編程邏輯器件CPLD或一種現(xiàn)場(chǎng)可編程門(mén)陣列FPGA。本發(fā)明實(shí)施例還公開(kāi)了一種時(shí)鐘信號(hào)保護(hù)的方法，包括檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；檢測(cè)所述中間輸出時(shí)鐘是否正常，若檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常，則修復(fù)所述中間輸出時(shí)鐘并進(jìn)行輸出；若檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期，則切換至該中間輸出時(shí)鐘進(jìn)行輸出。優(yōu)選的，所述檢測(cè)中間輸出時(shí)鐘是否正常的步驟包括依據(jù)高頻參考時(shí)鐘將所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)連續(xù)寫(xiě)入數(shù)組中；判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否，則判定所述中間輸出時(shí)鐘異常。優(yōu)選的，所述檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)修復(fù)中間輸出時(shí)鐘并進(jìn)行輸出的步驟為在當(dāng)前時(shí)鐘周期檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，在下一個(gè)時(shí)鐘周期采用本地參考時(shí)鐘修補(bǔ)或替換所述中間輸出時(shí)鐘后進(jìn)行輸出；所述檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)切換至該中間輸出時(shí)鐘進(jìn)行輸出的步驟為在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足至少三個(gè)時(shí)鐘周期時(shí)，切換至所述恢復(fù)正常的中間輸出時(shí)鐘進(jìn)行輸出。優(yōu)選的，所述的方法，還包括統(tǒng)計(jì)所述輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果和/或所述中間輸出時(shí)鐘異常的檢測(cè)結(jié)果。優(yōu)選的，所述輸入時(shí)鐘具有多路，所述檢測(cè)輸入時(shí)鐘并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)的步驟包括；依據(jù)本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)輸入時(shí)鐘的個(gè)數(shù)，若所述輸入時(shí)鐘的個(gè)數(shù)在預(yù)置范圍內(nèi)，則輸出輸入時(shí)鐘有效的檢測(cè)結(jié)果，并產(chǎn)生第一時(shí)鐘選擇信號(hào)，所述第一時(shí)鐘選擇信號(hào)為選擇該路輸入時(shí)鐘輸出的信號(hào)；否則，輸出輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果，阻斷該路輸入時(shí)鐘，并產(chǎn)生第二時(shí)鐘選擇信號(hào)，所述第二時(shí)鐘選擇信號(hào)為切換至有效輸入時(shí)鐘的信號(hào)。
本發(fā)明實(shí)施例還公開(kāi)了一種時(shí)鐘檢測(cè)補(bǔ)償電路，包括數(shù)組邏輯電路，包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元的長(zhǎng)度由當(dāng)前中間輸出時(shí)鐘和高頻參考時(shí)鐘確定；D觸發(fā)器組件，包括依據(jù)所述存儲(chǔ)單元的長(zhǎng)度相應(yīng)設(shè)置的多個(gè)D觸發(fā)器，所述D觸發(fā)器的數(shù)據(jù)端連接中間輸出時(shí)鐘信號(hào)，輸出端連接至下一個(gè)D觸發(fā)器的數(shù)據(jù)端和數(shù)組邏輯電路中對(duì)應(yīng)的存儲(chǔ)單元，時(shí)鐘端連接高頻參考時(shí)鐘信號(hào)；所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)通過(guò)高頻參考時(shí)鐘被連續(xù)移位，寫(xiě)入至數(shù)組邏輯電路對(duì)應(yīng)的存儲(chǔ)單元中，生成相應(yīng)的數(shù)組值；比較電路，用于判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否，則判定所述中間輸出時(shí)鐘異常；判斷電路，用于在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，產(chǎn)生第一輸出時(shí)鐘信號(hào)；以及，在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)，產(chǎn)生第二輸出時(shí)鐘信號(hào)；所述第一輸出時(shí)鐘信號(hào)為本地參考時(shí)鐘信號(hào)；所述第二輸出時(shí)鐘信號(hào)為恢復(fù)正常的中間輸出時(shí)鐘信號(hào)；選擇電路，連接本地參考時(shí)鐘信號(hào)及中間輸出時(shí)鐘，用于依據(jù)所述第一輸出時(shí)鐘信號(hào)輸出本地參考時(shí)鐘；以及，依據(jù)所述第二輸出時(shí)鐘信號(hào)輸出恢復(fù)正常的中間輸出時(shí)鐘。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)首先，本發(fā)明采用數(shù)組值解析的方式，可以同時(shí)、快速檢測(cè)輸出時(shí)鐘(本發(fā)明實(shí)施例中的中間輸出時(shí)鐘)在輸出過(guò)程中占空比、時(shí)鐘丟失及劣化的情形，并對(duì)損傷的時(shí)鐘及時(shí)修復(fù)，以實(shí)現(xiàn)時(shí)鐘的無(wú)縫切換；以及，采用防抖機(jī)制在該輸出時(shí)鐘恢復(fù)正常后，確保其經(jīng)過(guò)一定周期的穩(wěn)定，才切換至該時(shí)鐘進(jìn)行輸出，從而有效保證了時(shí)鐘信號(hào)的高穩(wěn)定性和可靠性；本發(fā)明可廣泛應(yīng)用于數(shù)字通信領(lǐng)域中需要高穩(wěn)定時(shí)鐘的設(shè)備中，能高效地提高業(yè)務(wù)傳輸?shù)姆€(wěn)定性和準(zhǔn)確性。再者，本發(fā)明結(jié)構(gòu)靈活，可以根據(jù)具體需要調(diào)整設(shè)計(jì)或進(jìn)行多種組合，電路成本較低。


圖1是現(xiàn)有技術(shù)中常用的時(shí)鐘信號(hào)保護(hù)裝置的結(jié)構(gòu)圖；圖2是本發(fā)明的一種時(shí)鐘信號(hào)保護(hù)裝置實(shí)施例的結(jié)構(gòu)框圖；圖3a、圖3b和圖3c是本發(fā)明的一種中間輸出時(shí)鐘異常情況的波形示意圖；圖4是本發(fā)明的一種中間輸出時(shí)鐘檢測(cè)模塊的具體電路示例的結(jié)構(gòu)圖；圖5是本發(fā)明的一種時(shí)鐘補(bǔ)償輸出模塊的具體電路示例的結(jié)構(gòu)圖；圖6是應(yīng)用本發(fā)明進(jìn)行時(shí)鐘補(bǔ)償?shù)牟ㄐ问疽鈭D；圖7是本發(fā)明的一種時(shí)鐘信號(hào)保護(hù)的方法實(shí)施例1的流程圖；圖8是本發(fā)明的一種時(shí)鐘信號(hào)保護(hù)的方法實(shí)施例2的流程圖；圖9是本發(fā)明的一種時(shí)鐘檢測(cè)補(bǔ)償電路的結(jié)構(gòu)圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)
8施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。本發(fā)明實(shí)施例的核心構(gòu)思之一在于，快速檢測(cè)中間輸出時(shí)鐘在輸出過(guò)程中是否出現(xiàn)故障，若是，則及時(shí)修復(fù)所述中間輸出時(shí)鐘，并將所述修復(fù)后的時(shí)鐘作為最終的輸出時(shí)鐘進(jìn)行輸出；若檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并穩(wěn)定一定周期，則切換至該中間輸出時(shí)鐘，并將該恢復(fù)正常的中間輸出時(shí)鐘作為最終的輸出時(shí)鐘進(jìn)行輸出。參考圖2，示出了本發(fā)明的一種時(shí)鐘信號(hào)保護(hù)的裝置實(shí)施例的結(jié)構(gòu)框圖，具體可以包括以下模塊輸入時(shí)鐘檢測(cè)模塊201，用于檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；輸出時(shí)鐘選擇模塊202，用于依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；輸出時(shí)鐘檢測(cè)模塊203，用于檢測(cè)所述中間輸出時(shí)鐘是否正常；時(shí)鐘補(bǔ)償輸出模塊204，用于在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，修復(fù)所述中間輸出時(shí)鐘，并將該修復(fù)后的時(shí)鐘作為最終的輸出時(shí)鐘進(jìn)行輸出；以及，在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)，切換至該中間輸出時(shí)鐘，將該恢復(fù)正常的中間輸出時(shí)鐘作為最終的輸出時(shí)鐘進(jìn)行輸出。在具體實(shí)現(xiàn)中，所述輸入時(shí)鐘通常具有多路，在本發(fā)明的一種優(yōu)選實(shí)施例中，所述輸入時(shí)鐘檢測(cè)模塊201具體可以包括以下子模塊統(tǒng)計(jì)子模塊，用于依據(jù)本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)輸入時(shí)鐘的個(gè)數(shù)，若所述輸入時(shí)鐘的個(gè)數(shù)在預(yù)置范圍內(nèi)，則觸發(fā)正常輸出子模塊；否則，觸發(fā)異常輸出子模塊；正常輸出子模塊，用于輸出輸入時(shí)鐘有效的檢測(cè)結(jié)果，并產(chǎn)生第一時(shí)鐘選擇信號(hào)， 所述第一時(shí)鐘選擇信號(hào)為選擇該路輸入時(shí)鐘輸出的信號(hào)；異常輸出子模塊，用于輸出輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果，阻斷該路輸入時(shí)鐘，并產(chǎn)生第二時(shí)鐘選擇信號(hào)，所述第二時(shí)鐘選擇信號(hào)為切換至有效輸入時(shí)鐘的信號(hào)。假設(shè)當(dāng)前有兩路輸入時(shí)鐘f0和fl分別接入輸入時(shí)鐘檢測(cè)模塊a和b，同時(shí)，所述輸入時(shí)鐘檢測(cè)模塊a和b還連接本地參考時(shí)鐘。在這種情況下，輸入時(shí)鐘檢測(cè)模塊a會(huì)依據(jù)接入的本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)的輸入時(shí)鐘f0的個(gè)數(shù)，輸入時(shí)鐘檢測(cè)模塊b會(huì)依據(jù)接入的本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)的輸入時(shí)鐘fl的個(gè)數(shù)。若時(shí)鐘個(gè)數(shù)在預(yù)置范圍內(nèi)，則認(rèn)為輸入時(shí)鐘正常；否則認(rèn)為輸入時(shí)鐘異常。例如，如果要檢測(cè)的輸入時(shí)鐘是10MHz，本地參考時(shí)鐘是10MHz，本地參考時(shí)鐘精度低于+/-100PPM，輸入時(shí)鐘頻率變化范圍為+/-10PPM，保證時(shí)鐘穩(wěn)定監(jiān)測(cè)。在這種情況下，可以設(shè)置輸入時(shí)鐘與本地參考時(shí)鐘的偏差范圍為，不超過(guò)+/-200PPM;并且，設(shè)置檢測(cè)統(tǒng)計(jì)時(shí)間為100ms，則在這個(gè)時(shí)間范圍內(nèi)，統(tǒng)計(jì)值超過(guò)+/-200個(gè)計(jì)數(shù)，就認(rèn)為輸入時(shí)鐘出現(xiàn)故障，在這個(gè)范圍內(nèi)，就認(rèn)為輸入時(shí)鐘正常。在實(shí)際中，若當(dāng)前的輸入時(shí)鐘正常，則可以直接選擇該路時(shí)鐘為中間輸出時(shí)鐘，即可以產(chǎn)生選擇該路輸入時(shí)鐘輸出的時(shí)鐘選擇信號(hào)(第一時(shí)鐘選擇信號(hào))；若當(dāng)前輸入時(shí)鐘異常，則不選擇當(dāng)前輸入時(shí)鐘，而選擇切換到正常的輸入時(shí)鐘進(jìn)行輸出(第二時(shí)鐘選擇信號(hào))，例如，如果當(dāng)前輸入時(shí)鐘f0出現(xiàn)故障，而fl正常，那么產(chǎn)生的時(shí)鐘選擇信號(hào)為選擇輸出Π路時(shí)鐘信號(hào)。輸出時(shí)鐘選擇模塊202會(huì)依據(jù)所述輸入時(shí)鐘檢測(cè)模塊201產(chǎn)生的時(shí)鐘選擇信號(hào)確定當(dāng)前的中間輸出時(shí)鐘f，如為輸入時(shí)鐘fo、輸入時(shí)鐘fl或本地參考時(shí)鐘。
由于輸入時(shí)鐘檢測(cè)模塊對(duì)輸入時(shí)鐘的檢測(cè)原理是基于時(shí)鐘個(gè)數(shù)的統(tǒng)計(jì)結(jié)果做出的，因而，中間輸出時(shí)鐘f(延用上例，可能是輸入時(shí)鐘f0或輸入時(shí)鐘fl)在輸出過(guò)程中，往往可能出現(xiàn)以下幾種故障的情形1)檢測(cè)到一路輸入時(shí)鐘有故障，切換到另一路時(shí)鐘后，中間丟失了一些時(shí)鐘周期； 具體可以參考圖3a所示的兩種波形，在檢測(cè)到中間輸出時(shí)鐘f為輸入時(shí)鐘f0并出現(xiàn)故障時(shí)，切換到輸入時(shí)鐘Π的瞬間會(huì)劣化時(shí)鐘。2)輸入時(shí)鐘信號(hào)是差分信號(hào)，但是有一極(正極或負(fù)極)短路或斷路的，造成占空比劣化，但沒(méi)有檢測(cè)到輸入時(shí)鐘異常，繼續(xù)輸出原來(lái)的時(shí)鐘；具體可以參考圖3b所示的當(dāng)中間輸出時(shí)鐘f為輸入時(shí)鐘f0時(shí)出現(xiàn)占空比劣化時(shí)的兩種波形。3)由于電磁干擾或插拔時(shí)鐘傳輸?shù)碾娎|造成時(shí)鐘存在毛刺，即時(shí)鐘劣化，但劣化時(shí)間較短，沒(méi)有檢測(cè)到時(shí)鐘異常，繼續(xù)輸出原來(lái)的時(shí)鐘，具體可以參考圖3c所示的中間輸出時(shí)鐘f為輸入時(shí)鐘f0時(shí)出現(xiàn)時(shí)鐘劣化(毛刺)的波形圖。所述輸出時(shí)鐘檢測(cè)模塊203即用于檢測(cè)出上述中間輸出時(shí)鐘故障的情況。在本發(fā)明的一種優(yōu)選實(shí)施例中，所述輸出時(shí)鐘檢測(cè)模塊203具體可以包括以下子模塊數(shù)組寫(xiě)入子模塊，用于依據(jù)高頻參考時(shí)鐘將所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)連續(xù)寫(xiě)入數(shù)組中；數(shù)據(jù)解析子模塊，用于判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否，則判定所述中間輸出時(shí)鐘異常。為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明，以下提供一種輸出時(shí)鐘檢測(cè)模塊的具體電路示例。參考圖4，所述輸出時(shí)鐘檢測(cè)模塊具體可以包括D觸發(fā)器組件41、數(shù)組邏輯電路42 和比較電路43 ；其中，所述數(shù)組邏輯電路42中包括多個(gè)存儲(chǔ)單元，用于存儲(chǔ)D觸發(fā)器在高頻參考時(shí)鐘的作用下寫(xiě)入的值，數(shù)組的左邊可以設(shè)置為0位，右邊可以設(shè)置為第η位，優(yōu)選的是，所述數(shù)組邏輯電路可以采用復(fù)雜可編程邏輯器件CPLD或現(xiàn)場(chǎng)可編程門(mén)陣列FPGA實(shí)現(xiàn)。需要說(shuō)明的是，所述數(shù)組中存儲(chǔ)單元的長(zhǎng)度是依據(jù)當(dāng)前中間輸出時(shí)鐘和高頻參考時(shí)鐘確定的。所述D觸發(fā)器組件41中D觸發(fā)器(DFF)的個(gè)數(shù)依據(jù)所述存儲(chǔ)單元的長(zhǎng)度相應(yīng)設(shè)置，D觸發(fā)器的數(shù)據(jù)端(D端)連接中間輸出時(shí)鐘f，輸出端(Q端)連接至下一個(gè)D觸發(fā)器的數(shù)據(jù)端和數(shù)組邏輯電路42中對(duì)應(yīng)的存儲(chǔ)單元，時(shí)鐘端連接高頻參考時(shí)鐘信號(hào)；在具體應(yīng)用中，所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)將通過(guò)高頻參考時(shí)鐘被連續(xù)移位， 寫(xiě)入至數(shù)組邏輯電路對(duì)應(yīng)的存儲(chǔ)單元中，從而生成相應(yīng)的數(shù)組值。比較電路43則主要用于對(duì)數(shù)組的內(nèi)容進(jìn)行解析，通過(guò)分析數(shù)組中的內(nèi)容，判斷時(shí)鐘是否連續(xù)、占空比是否正確，并輸出判斷結(jié)果。例如，當(dāng)前檢測(cè)的中間輸出時(shí)鐘f的參考頻率為10MHz，高頻參考時(shí)鐘為250MHz， 那么可以獲得數(shù)組每位之間的間隔是4ns，η = 25時(shí)，可以裝下一個(gè)IOMHz時(shí)鐘；η = 14 時(shí)，可以裝0.6個(gè)時(shí)鐘周期；將時(shí)鐘的冗余誤差考慮在內(nèi)，設(shè)計(jì)η = 14，則數(shù)組的正常值應(yīng)當(dāng)為數(shù)組正常值(0,1,... ,10) = (00000000000)；
數(shù)組正常值(0,1,..,10) = (10000000000)；
數(shù)組正常值(0,1,..,10) = (11000000000)；
數(shù)組正常值(0,1,..,10) = (11100000000)；
數(shù)組正常值(0,1,..,10) = (11110000000)；
數(shù)組正常值(0,1,..,10) = (11111000000)；
數(shù)組正常值(0,1,..,10) = (11111100000)；
數(shù)組正常值(0,1,..,10) = (11111110000)；
數(shù)組正常值(0,1,..,10) = (11111111000)；
數(shù)組正常值(0,1,..,10) = (11111111100)；
數(shù)組正常值(0,1,..,10) = (11111111110)；
數(shù)組正常值(0,1,..,10) = (11111111111)；
數(shù)組正常值(0,1,..,10) = (01111111111)；
數(shù)組正常值(0,1,..,10) = (00111111111)；
數(shù)組正常值(0,1,..,10) = (00011111111)；
數(shù)組正常值(0,1,..,10) = (00001111111)；
數(shù)組正常值(0,1,..,10) = (00001111111)；
數(shù)組正常值(0,1,..,10) = (00000111111)；
數(shù)組正常值(0,1,..,10) = (00000011111)；
數(shù)組正常值(0,1,..,10) = (00000001111)；
數(shù)組正常值(0,1,..,10) = (00000000111)；
數(shù)組正常值(0,1,..,10) = (00000000011)；
數(shù)組正常值(0,1,..,10) = (00000000001)；
數(shù)組正常值(0,1,..,10) = (00000000000)；比較電路通過(guò)對(duì)比當(dāng)前數(shù)組值與上述數(shù)組正常值即可快速判定當(dāng)前中間輸出時(shí)鐘是否出現(xiàn)異常。例如，如果數(shù)組值未對(duì)應(yīng)上述正常值，則表示時(shí)鐘有大于4ns的時(shí)鐘干擾，即出現(xiàn)時(shí)鐘劣化的情形?；蛉?，如果數(shù)組值為數(shù)組值(0，1，...，14)= (000000000000000)；數(shù)組值(0，1，...，14)= (111111111111111)。則說(shuō)明時(shí)鐘占空比超過(guò)40-60%的范圍(占空比劣化)，或出現(xiàn)時(shí)鐘丟失的情形。當(dāng)然，上述輸出時(shí)鐘檢測(cè)模塊的具體電路僅僅用作一種示例，本領(lǐng)域技術(shù)人員采用其它電路實(shí)現(xiàn)均是可行的，本發(fā)明對(duì)此無(wú)需加以限制。本發(fā)明對(duì)于檢測(cè)到異常的中間輸出時(shí)鐘，采用一種防抖機(jī)制進(jìn)行處理，以避免時(shí)鐘乒乓切換，造成時(shí)鐘的不穩(wěn)定。具體而言，通過(guò)設(shè)置一個(gè)防抖門(mén)限(包括異常時(shí)切換的時(shí)鐘周期和恢復(fù)正常后穩(wěn)定的時(shí)鐘周期)，在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，經(jīng)過(guò)很短的時(shí)鐘周期(如1個(gè)周期)修復(fù)時(shí)鐘；但在異常的中間輸出時(shí)鐘又恢復(fù)正常后，需要穩(wěn)定一段時(shí)鐘周期(如3-10個(gè)時(shí)鐘周期)后，才能被切換回來(lái)。作為一種具體應(yīng)用的示例，所述時(shí)鐘補(bǔ)償輸出模塊204具體可以包括以下子模塊本地時(shí)鐘切換子模塊，用于在當(dāng)前時(shí)鐘周期檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，在下一個(gè)時(shí)鐘周期采用本地參考時(shí)鐘修補(bǔ)或替換所述中間輸出時(shí)鐘后進(jìn)行輸出；時(shí)鐘恢復(fù)處理子模塊，用于在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足至少三個(gè)時(shí)鐘周期時(shí)，切換至所述恢復(fù)正常的中間輸出時(shí)鐘進(jìn)行輸出。為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明，以下提供一種時(shí)鐘補(bǔ)償輸出模塊的具體電路示例。參考圖5，所述時(shí)鐘補(bǔ)償輸出模塊可以包括判斷電路51和選擇電路52，所述判斷電路51中設(shè)置有防抖門(mén)限值，其輸入端與時(shí)鐘輸出檢測(cè)模塊(圖中未示出)連接，依據(jù)中間輸出時(shí)鐘異常的信號(hào)觸發(fā)，經(jīng)過(guò)防抖門(mén)限的判斷，確定產(chǎn)生哪一路時(shí)鐘的選擇信號(hào)，并將該信號(hào)輸出至選擇電路52 ；所述選擇電路52的輸入端連接本地參考時(shí)鐘和中間輸出時(shí)鐘 f，用于依據(jù)判斷電路輸出的時(shí)鐘選擇信號(hào)，選擇相應(yīng)的時(shí)鐘fout進(jìn)行輸出。例如，如果在當(dāng)前時(shí)鐘周期檢測(cè)到中間輸出時(shí)鐘f(選擇輸出的輸入時(shí)鐘f0)出現(xiàn)異常，那么在下一個(gè)時(shí)鐘周期馬上切換到本地參考時(shí)鐘，此時(shí)本地參考時(shí)鐘就替代了故障的時(shí)鐘，如圖6中第二段波形所示的補(bǔ)償丟失時(shí)鐘的示意，以及第三段波形所示的處理完占空比劣化或時(shí)鐘劣化(毛刺)后的示意；當(dāng)故障時(shí)鐘f0恢復(fù)正常后，那么判斷電路很快就能判斷出輸入時(shí)鐘正常了，那么經(jīng)過(guò)防抖門(mén)限穩(wěn)定一定的時(shí)鐘周期后，又迅速切換到目前已正常的時(shí)鐘f0進(jìn)行輸出。通過(guò)本發(fā)明的處理，設(shè)備時(shí)鐘在各種情況下的切換或是干擾，都可以通過(guò)使用本地參考時(shí)鐘補(bǔ)齊或替代損傷的時(shí)鐘，盡管在補(bǔ)償過(guò)程中會(huì)有微小的偏差，但對(duì)設(shè)備芯片是不會(huì)產(chǎn)生影響的。實(shí)際中還有可能出現(xiàn)一種較為極端的情形，即當(dāng)前的多路輸入時(shí)鐘均出現(xiàn)故障， 如上述輸入時(shí)鐘fO和fl均出現(xiàn)故障，這種情況即圖3a中所示的丟失時(shí)鐘時(shí)間無(wú)限長(zhǎng)的情形，在這種情況下，應(yīng)用本發(fā)明實(shí)施例會(huì)持續(xù)采用本地參考時(shí)鐘進(jìn)行補(bǔ)償，從而可以有效保證時(shí)鐘信號(hào)的穩(wěn)定有效。作為另一優(yōu)選實(shí)施例，本發(fā)明的時(shí)鐘信號(hào)保護(hù)裝置中還可以設(shè)置故障統(tǒng)計(jì)模塊， 用于統(tǒng)計(jì)所述輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果和/或所述中間輸出時(shí)鐘異常的檢測(cè)結(jié)果。具體而言，所述故障統(tǒng)計(jì)模塊的輸入端可以與輸入時(shí)鐘檢測(cè)模塊201以及輸出時(shí)鐘檢測(cè)模塊203連接，對(duì)輸入的輸入時(shí)鐘檢測(cè)結(jié)果和中間輸出時(shí)鐘異常的檢測(cè)結(jié)果的變化次數(shù)進(jìn)行統(tǒng)計(jì)，并輸出統(tǒng)計(jì)結(jié)果；用以為將來(lái)查詢(xún)故障原因留一個(gè)檢測(cè)接口，即作為該電路的測(cè)試維護(hù)接口。需要說(shuō)明的是，在本發(fā)明實(shí)施例中，對(duì)輸入時(shí)鐘僅提供了兩路的示例，然而，本領(lǐng)域技術(shù)人員易于想到的是，在多路輸入時(shí)鐘的情況下，本發(fā)明具體方案的應(yīng)用都是可行的， 故任一種多路輸入時(shí)鐘的應(yīng)用均是本發(fā)明的實(shí)施方案，但是由于篇幅限制，本說(shuō)明書(shū)在此就不贅述了。參考圖7，示出了本發(fā)明的一種時(shí)鐘信號(hào)保護(hù)的方法實(shí)施例1的流程圖，具體可以包括以下步驟步驟701、檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；步驟702、依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；
12
步驟703、檢測(cè)所述中間輸出時(shí)鐘是否正常，若檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常，則修復(fù)所述中間輸出時(shí)鐘并進(jìn)行輸出；若檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期，則切換至該中間輸出時(shí)鐘進(jìn)行輸出。在具體實(shí)現(xiàn)中，所述輸入時(shí)鐘通常具有多路，在本發(fā)明的一種優(yōu)選實(shí)施例中，所述步驟701可以包括以下子步驟子步驟Si、依據(jù)本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)輸入時(shí)鐘的個(gè)數(shù)，若所述輸入時(shí)鐘的個(gè)數(shù)在預(yù)置范圍內(nèi)，則輸出輸入時(shí)鐘有效的檢測(cè)結(jié)果，并產(chǎn)生第一時(shí)鐘選擇信號(hào)，所述第一時(shí)鐘選擇信號(hào)為選擇該路輸入時(shí)鐘輸出的信號(hào)；否則，輸出輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果，阻斷該路輸入時(shí)鐘，并產(chǎn)生第二時(shí)鐘選擇信號(hào)，所述第二時(shí)鐘選擇信號(hào)為切換至有效輸入時(shí)鐘的信號(hào)。為方便對(duì)電路進(jìn)行測(cè)試和維護(hù)，在本發(fā)明實(shí)施例中，還可以包括以下步驟統(tǒng)計(jì)所述輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果和/或所述中間輸出時(shí)鐘異常的檢測(cè)結(jié)果。參考圖8，示出了本發(fā)明的一種時(shí)鐘信號(hào)保護(hù)的方法實(shí)施例2的流程圖，具體可以包括以下步驟步驟801、檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；步驟802、依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；步驟803、依據(jù)高頻參考時(shí)鐘將所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)連續(xù)寫(xiě)入數(shù)組中；步驟804、判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若否，則執(zhí)行步驟805 ；若是， 則執(zhí)行步驟806 ；步驟805、判定所述中間輸出時(shí)鐘異常，在下一個(gè)時(shí)鐘周期采用本地參考時(shí)鐘修補(bǔ)或替換所述中間輸出時(shí)鐘后進(jìn)行輸出，并返回步驟804 ；步驟806、在檢測(cè)到異常的中間輸出時(shí)鐘恢復(fù)正常后并滿(mǎn)足至少三個(gè)時(shí)鐘周期，切換至該中間輸出時(shí)鐘進(jìn)行輸出。由于本發(fā)明的方法實(shí)施例基本相應(yīng)于前述的裝置實(shí)施例，故本實(shí)施例的描述中未詳盡之處，可以參見(jiàn)前述實(shí)施例中的相關(guān)說(shuō)明，在此就不贅述了。需要說(shuō)明的是，對(duì)于前述的各方法實(shí)施例，為了簡(jiǎn)單描述，故將其都表述為一系列的動(dòng)作組合，但是本領(lǐng)域技術(shù)人員應(yīng)該知悉，本發(fā)明并不受所描述的動(dòng)作順序的限制，因?yàn)橐罁?jù)本發(fā)明，某些步驟可以采用其他順序或者同時(shí)進(jìn)行。其次，本領(lǐng)域技術(shù)人員也應(yīng)該知悉，說(shuō)明書(shū)中所描述的實(shí)施例均屬于優(yōu)選實(shí)施例，所涉及的動(dòng)作和模塊并不一定是本發(fā)明所必須的。參考圖9，示出了本發(fā)明的一種時(shí)鐘檢測(cè)補(bǔ)償電路的結(jié)構(gòu)圖，具體可以包括數(shù)組邏輯電路91，包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元的長(zhǎng)度由當(dāng)前中間輸出時(shí)鐘和高頻參考時(shí)鐘確定；用于存儲(chǔ)D觸發(fā)器在高頻參考時(shí)鐘的作用下寫(xiě)入的值。在實(shí)際中，數(shù)組的左邊可以設(shè)置為0位，右邊可以設(shè)置為第η位，優(yōu)選的是，所述數(shù)組邏輯電路可以采用復(fù)雜可編程邏輯器件CPLD或現(xiàn)場(chǎng)可編程門(mén)陣列FPGA實(shí)現(xiàn)。D觸發(fā)器組件92，包括依據(jù)所述存儲(chǔ)單元的長(zhǎng)度相應(yīng)設(shè)置的多個(gè)D觸發(fā)器，所述D 觸發(fā)器的數(shù)據(jù)端連接中間輸出時(shí)鐘信號(hào)，輸出端連接至下一個(gè)D觸發(fā)器的數(shù)據(jù)端和數(shù)組邏輯電路中對(duì)應(yīng)的存儲(chǔ)單元，時(shí)鐘端連接高頻參考時(shí)鐘信號(hào)。在具體應(yīng)用中，所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)將通過(guò)高頻參考時(shí)鐘被連續(xù)移位，寫(xiě)入至數(shù)組邏輯電路對(duì)應(yīng)的存儲(chǔ)單元中，從而生成相應(yīng)的數(shù)組值。比較電路93，用于判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否，則判定所述中間輸出時(shí)鐘異常。上述數(shù)組邏輯電路91、D觸發(fā)器組件92和比較電路93主要用于完成中間輸出時(shí)鐘是否出現(xiàn)故障的檢測(cè)功能。判斷電路94，用于在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，產(chǎn)生第一輸出時(shí)鐘信號(hào)； 以及，在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)，產(chǎn)生第二輸出時(shí)鐘信號(hào)；所述第一輸出時(shí)鐘信號(hào)為本地參考時(shí)鐘信號(hào)；所述第二輸出時(shí)鐘信號(hào)為恢復(fù)正常的中間輸出時(shí)鐘信號(hào)。選擇電路95，連接本地參考時(shí)鐘信號(hào)及中間輸出時(shí)鐘，用于依據(jù)所述第一輸出時(shí)鐘信號(hào)輸出作為最終輸出時(shí)鐘fout的本地參考時(shí)鐘；以及，依據(jù)所述第二輸出時(shí)鐘信號(hào)輸出作為最終輸出時(shí)鐘fout的恢復(fù)正常的中間輸出時(shí)鐘。上述判斷電路94和選擇電路95主要用于完成中間輸出時(shí)鐘出現(xiàn)故障時(shí)的時(shí)鐘修復(fù)功能。由于本實(shí)施例相應(yīng)于前述的裝置實(shí)施例相應(yīng)部分的描述，故本實(shí)施例的描述中未詳盡之處，可以參見(jiàn)前述實(shí)施例中的相關(guān)說(shuō)明，在此就不再贅述了。需要說(shuō)明的是，本發(fā)明中，諸如第一和第二等之類(lèi)的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的
要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)......”限定的要素，并不排除在包括
所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。以上對(duì)本發(fā)明所提供的一種時(shí)鐘信號(hào)保護(hù)的裝置、一種時(shí)鐘信號(hào)保護(hù)的方法及一種時(shí)鐘檢測(cè)補(bǔ)償電路進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
1權(quán)利要求
1.一種時(shí)鐘信號(hào)保護(hù)的裝置，其特征在于，包括輸入時(shí)鐘檢測(cè)模塊，用于檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；輸出時(shí)鐘選擇模塊，用于依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；輸出時(shí)鐘檢測(cè)模塊，用于檢測(cè)所述中間輸出時(shí)鐘是否正常；時(shí)鐘補(bǔ)償輸出模塊，用于在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，修復(fù)所述中間輸出時(shí)鐘并進(jìn)行輸出；以及，在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)，切換至該中間輸出時(shí)鐘進(jìn)行輸出。
2.如權(quán)利要求1所述的裝置，其特征在于，所述輸出時(shí)鐘檢測(cè)模塊包括數(shù)組寫(xiě)入子模塊，用于依據(jù)高頻參考時(shí)鐘將所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)連續(xù)寫(xiě)入數(shù)組中；數(shù)據(jù)解析子模塊，用于判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否，則判定所述中間輸出時(shí)鐘異常。
3.如權(quán)利要求2所述的裝置，其特征在于，所述數(shù)組寫(xiě)入子模塊包括D觸發(fā)器組件及數(shù)組邏輯電路，其中，所述數(shù)組邏輯電路中包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元的長(zhǎng)度由當(dāng)前中間輸出時(shí)鐘和高頻參考時(shí)鐘確定；所述D觸發(fā)器組件中D觸發(fā)器的個(gè)數(shù)依據(jù)所述存儲(chǔ)單元的長(zhǎng)度相應(yīng)設(shè)置，D觸發(fā)器的數(shù)據(jù)端連接中間輸出時(shí)鐘信號(hào)，輸出端連接至下一個(gè)D觸發(fā)器的數(shù)據(jù)端和數(shù)組邏輯電路中對(duì)應(yīng)的存儲(chǔ)單元，時(shí)鐘端連接高頻參考時(shí)鐘信號(hào)；所述數(shù)據(jù)解析子模塊為一比較電路；所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)通過(guò)高頻參考時(shí)鐘被連續(xù)移位，寫(xiě)入至數(shù)組邏輯電路對(duì)應(yīng)的存儲(chǔ)單元中，生成相應(yīng)的數(shù)組值。
4.如權(quán)利要求1、2或3所述的裝置，其特征在于，所述時(shí)鐘補(bǔ)償輸出模塊包括本地時(shí)鐘切換子模塊，用于在當(dāng)前時(shí)鐘周期檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，在下一個(gè)時(shí)鐘周期采用本地參考時(shí)鐘修補(bǔ)或替換所述中間輸出時(shí)鐘后進(jìn)行輸出；時(shí)鐘恢復(fù)處理子模塊，用于在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足至少三個(gè)時(shí)鐘周期時(shí)，切換至所述恢復(fù)正常的中間輸出時(shí)鐘進(jìn)行輸出。
5.如權(quán)利要求1所述的裝置，其特征在于，還包括故障統(tǒng)計(jì)模塊，用于統(tǒng)計(jì)所述輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果和/或所述中間輸出時(shí)鐘異常的檢測(cè)結(jié)果。
6.如權(quán)利要求1所述的裝置，其特征在于，所述輸入時(shí)鐘具有多路，所述輸入時(shí)鐘檢測(cè)模塊包括統(tǒng)計(jì)子模塊，用于依據(jù)本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)輸入時(shí)鐘的個(gè)數(shù)，若所述輸入時(shí)鐘的個(gè)數(shù)在預(yù)置范圍內(nèi)，則觸發(fā)正常輸出子模塊；否則，觸發(fā)異常輸出子模塊；正常輸出子模塊，用于輸出輸入時(shí)鐘有效的檢測(cè)結(jié)果，并產(chǎn)生第一時(shí)鐘選擇信號(hào)，所述第一時(shí)鐘選擇信號(hào)為選擇該路輸入時(shí)鐘輸出的信號(hào)；異常輸出子模塊，用于輸出輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果，阻斷該路輸入時(shí)鐘，并產(chǎn)生第二時(shí)鐘選擇信號(hào)，所述第二時(shí)鐘選擇信號(hào)為切換至有效輸入時(shí)鐘的信號(hào)。
7.如權(quán)利要求3所述的裝置，其特征在于，所述數(shù)組邏輯電路為一種復(fù)雜可編程邏輯器件CPLD或一種現(xiàn)場(chǎng)可編程門(mén)陣列FPGA。
8.—種時(shí)鐘信號(hào)保護(hù)的方法，其特征在于，包括檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；檢測(cè)所述中間輸出時(shí)鐘是否正常，若檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常，則修復(fù)所述中間輸出時(shí)鐘并進(jìn)行輸出；若檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期，則切換至該中間輸出時(shí)鐘進(jìn)行輸出。
9.如權(quán)利要求8所述的方法，其特征在于，所述檢測(cè)中間輸出時(shí)鐘是否正常的步驟包括依據(jù)高頻參考時(shí)鐘將所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)連續(xù)寫(xiě)入數(shù)組中；判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否， 則判定所述中間輸出時(shí)鐘異常。
10.如權(quán)利要求8或9所述的方法，其特征在于，所述檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)修復(fù)中間輸出時(shí)鐘并進(jìn)行輸出的步驟為在當(dāng)前時(shí)鐘周期檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，在下一個(gè)時(shí)鐘周期采用本地參考時(shí)鐘修補(bǔ)或替換所述中間輸出時(shí)鐘后進(jìn)行輸出；所述檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)切換至該中間輸出時(shí)鐘進(jìn)行輸出的步驟為在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足至少三個(gè)時(shí)鐘周期時(shí)，切換至所述恢復(fù)正常的中間輸出時(shí)鐘進(jìn)行輸出。
11.如權(quán)利要求8所述的方法，其特征在于，還包括統(tǒng)計(jì)所述輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果和/或所述中間輸出時(shí)鐘異常的檢測(cè)結(jié)果。
12.如權(quán)利要求8所述的方法，其特征在于，所述輸入時(shí)鐘具有多路，所述檢測(cè)輸入時(shí)鐘并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)的步驟包括；依據(jù)本地參考時(shí)鐘統(tǒng)計(jì)一定時(shí)間內(nèi)輸入時(shí)鐘的個(gè)數(shù)，若所述輸入時(shí)鐘的個(gè)數(shù)在預(yù)置范圍內(nèi)，則輸出輸入時(shí)鐘有效的檢測(cè)結(jié)果，并產(chǎn)生第一時(shí)鐘選擇信號(hào)，所述第一時(shí)鐘選擇信號(hào)為選擇該路輸入時(shí)鐘輸出的信號(hào)；否則，輸出輸入時(shí)鐘無(wú)效的檢測(cè)結(jié)果，阻斷該路輸入時(shí)鐘，并產(chǎn)生第二時(shí)鐘選擇信號(hào)，所述第二時(shí)鐘選擇信號(hào)為切換至有效輸入時(shí)鐘的信號(hào)。
13.—種時(shí)鐘檢測(cè)補(bǔ)償電路，其特征在于，包括數(shù)組邏輯電路，包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元的長(zhǎng)度由當(dāng)前中間輸出時(shí)鐘和高頻參考時(shí)鐘確定；D觸發(fā)器組件，包括依據(jù)所述存儲(chǔ)單元的長(zhǎng)度相應(yīng)設(shè)置的多個(gè)D觸發(fā)器，所述D觸發(fā)器的數(shù)據(jù)端連接中間輸出時(shí)鐘信號(hào)，輸出端連接至下一個(gè)D觸發(fā)器的數(shù)據(jù)端和數(shù)組邏輯電路中對(duì)應(yīng)的存儲(chǔ)單元，時(shí)鐘端連接高頻參考時(shí)鐘信號(hào)；所述中間輸出時(shí)鐘的信號(hào)數(shù)據(jù)通過(guò)高頻參考時(shí)鐘被連續(xù)移位，寫(xiě)入至數(shù)組邏輯電路對(duì)應(yīng)的存儲(chǔ)單元中，生成相應(yīng)的數(shù)組值；比較電路，用于判斷當(dāng)前寫(xiě)入的數(shù)組值是否符合正常值，若是，則判定所述中間輸出時(shí)鐘正常；若否，則判定所述中間輸出時(shí)鐘異常；判斷電路，用于在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，產(chǎn)生第一輸出時(shí)鐘信號(hào)；以及，在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)，產(chǎn)生第二輸出時(shí)鐘信號(hào)；所述第一輸出時(shí)鐘信號(hào)為本地參考時(shí)鐘信號(hào)；所述第二輸出時(shí)鐘信號(hào)為恢復(fù)正常的中間輸出時(shí)鐘信號(hào)；選擇電路，連接本地參考時(shí)鐘信號(hào)及中間輸出時(shí)鐘，用于依據(jù)所述第一輸出時(shí)鐘信號(hào)輸出本地參考時(shí)鐘；以及，依據(jù)所述第二輸出時(shí)鐘信號(hào)輸出恢復(fù)正常的中間輸出時(shí)鐘。
全文摘要
本發(fā)明公開(kāi)了一種時(shí)鐘信號(hào)保護(hù)的裝置，包括輸入時(shí)鐘檢測(cè)模塊，用于檢測(cè)輸入時(shí)鐘，并依據(jù)檢測(cè)結(jié)果產(chǎn)生時(shí)鐘選擇信號(hào)；輸出時(shí)鐘選擇模塊，用于依據(jù)所述時(shí)鐘選擇信號(hào)確定中間輸出時(shí)鐘；輸出時(shí)鐘檢測(cè)模塊，用于檢測(cè)所述中間輸出時(shí)鐘是否正常；時(shí)鐘補(bǔ)償輸出模塊，用于在檢測(cè)到中間輸出時(shí)鐘出現(xiàn)異常時(shí)，修復(fù)所述中間輸出時(shí)鐘并進(jìn)行輸出；以及，在檢測(cè)到中間輸出時(shí)鐘恢復(fù)正常并滿(mǎn)足預(yù)設(shè)時(shí)鐘周期時(shí)，切換至該中間輸出時(shí)鐘進(jìn)行輸出。本發(fā)明可以快速檢測(cè)并修復(fù)占空比、時(shí)鐘丟失及劣化的情形，保證時(shí)鐘信號(hào)的高穩(wěn)定性和可靠性。
文檔編號(hào)H03K5/135GK102223143SQ20101014805
公開(kāi)日2011年10月19日 申請(qǐng)日期2010年4月16日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者何宇東 申請(qǐng)人:電信科學(xué)技術(shù)研究院