專利名稱：積分型ad轉(zhuǎn)換器、固體攝像器件和照相機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于以互補(bǔ)金屬氧化物半導(dǎo)體(ComplementaryMetal Oxi de Semiconductor,CMOS)圖像傳感器為代表的固體攝像器件的積分型模擬數(shù)字轉(zhuǎn)換器(下文 稱為“積分型AD (analog-to-digital)轉(zhuǎn)換器”)、固體攝像器件和照相機(jī)系統(tǒng)。
背景技術(shù)：
目前已有一種可以安裝在例如進(jìn)行高分辨率攝像(見JP-A-2008-92091 (專利文 獻(xiàn)1))的固體攝像器件中的積分型AD轉(zhuǎn)換器。專利文獻(xiàn)1提出了一種可以不用增加時(shí)鐘頻率就能提高分辨率的積分型AD轉(zhuǎn)換
ο這種積分型AD轉(zhuǎn)換器借助于時(shí)間量化器(時(shí)間數(shù)字轉(zhuǎn)換器(TDC Time-to-Digital Converter))獲取低位(lower bit)上的信息，從而不用增加時(shí)鐘頻率就 能提高分辨率，所述時(shí)間量化器使用通常的高位計(jì)數(shù)器(high-bitcoimter)和環(huán)形振蕩器 來鎖存并解碼不同相位的時(shí)鐘信號(hào)。圖1是示出了專利文獻(xiàn)1中公開的AD轉(zhuǎn)換器結(jié)構(gòu)的圖。該AD轉(zhuǎn)換器1包括比較器2、TDC (時(shí)間量化器、鎖存器和解碼器)3、高位計(jì)數(shù)器4 和傳輸總線5。該例中的AD轉(zhuǎn)換器1是積分型AD轉(zhuǎn)換器，該積分型AD轉(zhuǎn)換器采用相位分別相差 45度的四個(gè)時(shí)鐘信號(hào)，并具有包括用于高位計(jì)數(shù)器的11位(bit)和用于低位TDC 3的3位 的總共14位的分辨率。比較器2對(duì)輸入電壓VSL與具有電壓值隨時(shí)間線性變化的斜坡波形的基準(zhǔn)電壓 RAMP進(jìn)行比較，并將比較結(jié)果輸出為信號(hào)VC0。高位計(jì)數(shù)器4在信號(hào)VCO變化的時(shí)刻開始或停止操作，并且低位TDC 3鎖存不同 相位時(shí)鐘信號(hào)的信息。圖2是示出了提供比時(shí)鐘頻率高的分辨率的低位TDC的原理的圖。當(dāng)相位分別相差45度的四個(gè)時(shí)鐘信號(hào)CLKA、CLKB, CLKC和CLKD的值在信號(hào)VCO 在時(shí)鐘頻率的一個(gè)周期內(nèi)發(fā)生變化的時(shí)刻被鎖存時(shí)，得到8個(gè)擴(kuò)展碼EB[3:0]。3位的低位信息可以通過TDC 3的鎖存解碼部解碼8個(gè)擴(kuò)展碼來獲得。該例是一種后計(jì)數(shù)方式，其中，高位計(jì)數(shù)器4在信號(hào)VCO發(fā)生變化的時(shí)刻開始計(jì) 數(shù)。圖3是示出了當(dāng)信號(hào)VCO的變化時(shí)刻在各個(gè)時(shí)鐘沿附近改變時(shí)獲得的擴(kuò)展碼EB[3:0]的二進(jìn)制值和解碼結(jié)果的變化的圖。通常，解碼值的變化是士 ILSB并且是連續(xù)的。然而，根據(jù)與高位紋波計(jì)數(shù)器的 連接，士7LSB的誤差會(huì)在時(shí)鐘信號(hào)CLKA的上升沿附近出現(xiàn)。這種誤差稱為“火花誤差 (sparkle error)，，。 圖4A和圖4B是示出了在高位計(jì)數(shù)器和低位TDC的連接部分處連續(xù)進(jìn)行正確計(jì)數(shù) 的情況以及在該連接部分處出現(xiàn)火花誤差的情況的圖。時(shí)鐘信號(hào)CLKA用作高位計(jì)數(shù)器4的時(shí)鐘信號(hào)和低位TDC 3的時(shí)鐘信號(hào)。當(dāng)信號(hào)VCO在時(shí)鐘信號(hào)CLKA的上升沿附近改變時(shí)，會(huì)出現(xiàn)火花誤差。當(dāng)信號(hào)VCO在時(shí)鐘信號(hào)CLKA的上升沿之前發(fā)生微小的變化時(shí)，存儲(chǔ)
作為 擴(kuò)展碼EB [3 0]，并且當(dāng)高位計(jì)數(shù)器4在時(shí)鐘信號(hào)CLKA的上升沿之后計(jì)數(shù)時(shí)，進(jìn)行的是正確 計(jì)數(shù)。當(dāng)信號(hào)VCO在時(shí)鐘信號(hào)CLKA的上升沿之后發(fā)生微小的變化時(shí)，存儲(chǔ)[1000b]作為 擴(kuò)展碼EB [3:0]。當(dāng)高位計(jì)數(shù)器4在時(shí)鐘信號(hào)CLKA的上升沿之前沒有計(jì)數(shù)，并等待下一個(gè)上升沿 時(shí)，也能進(jìn)行正確計(jì)數(shù)。然而，當(dāng)擴(kuò)展碼被鎖存在低位TDC中的時(shí)刻與高位計(jì)數(shù)器開始計(jì)數(shù)的時(shí)刻不同 時(shí)，會(huì)出現(xiàn)如下所述的上述關(guān)系反轉(zhuǎn)的現(xiàn)象。S卩，當(dāng)信號(hào)VCO在時(shí)鐘信號(hào)CLKA的上升沿之前發(fā)生微小變化時(shí)，存儲(chǔ)
作 為擴(kuò)展碼EB [3:0]。當(dāng)高位計(jì)數(shù)器4在時(shí)鐘信號(hào)CLKA的上升沿之后沒有計(jì)數(shù)，或者當(dāng)信號(hào)VCO在時(shí)鐘 信號(hào)CLKA的上升沿之后發(fā)生微小變化時(shí)，存儲(chǔ)[1000b]作為擴(kuò)展碼EB[3:0]。然而，高位計(jì)數(shù)器4可能在時(shí)鐘信號(hào)CLKA的上升沿之前計(jì)數(shù)。在這種情況下就會(huì) 出現(xiàn)火花誤差。根據(jù)專利文獻(xiàn)1中所述系統(tǒng)，相當(dāng)于信號(hào)VCO的分離出的信號(hào)被分別輸入到高位 計(jì)數(shù)器4和低位TDC 3，并且在這些元件中存在電路延遲。因此，不可能嚴(yán)格保證高位計(jì)數(shù)器4停止計(jì)數(shù)的時(shí)刻與低位TDC 3鎖存相位信息 的時(shí)刻一致，因而可能會(huì)出現(xiàn)火花誤差。

發(fā)明內(nèi)容
因此需要提供一種能夠防止出現(xiàn)火花誤差的積分型AD轉(zhuǎn)換器、固體攝像器件和 照相機(jī)系統(tǒng)。本發(fā)明的一個(gè)實(shí)施例提供一種積分型AD(模擬數(shù)字)轉(zhuǎn)換器，其包括比較器，它 使輸入電壓與基準(zhǔn)電壓相比，所述基準(zhǔn)電壓具有電壓值隨時(shí)間線性變化的斜坡波形；高位 計(jì)數(shù)器，它在所述比較器的輸出信號(hào)的反轉(zhuǎn)的觸發(fā)下，開始或停止對(duì)主時(shí)鐘信號(hào)的每個(gè)周 期的計(jì)數(shù)操作；時(shí)間量化器，它使用包括不同相位的所述主時(shí)鐘信號(hào)的多個(gè)時(shí)鐘信號(hào)在所 述比較器的輸出信號(hào)反轉(zhuǎn)的時(shí)刻鎖存相位信息，并對(duì)鎖存的相位信息的值進(jìn)行解碼，以便 輸出具有比時(shí)鐘周期高的分辨率的低位；以及調(diào)整單元，它使所述比較器的輸出信號(hào)與所 述主時(shí)鐘信號(hào)同步，并且通過使用由同步操作得到的信號(hào)決定所述高位計(jì)數(shù)器的操作開始 和停止的時(shí)刻以及用于鎖存所述主時(shí)鐘信號(hào)的相位信息的值。
本發(fā)明的另一實(shí)施例提供一種固體攝像器件，其包括像素部，它具有用于進(jìn)行光 電轉(zhuǎn)換的多個(gè)像素的矩陣陣列；和像素信號(hào)讀取部，它以多個(gè)像素為單位從所述像素部讀 取像素信號(hào)。所述像素信號(hào)讀取部具有積分型AD (模擬數(shù)字)轉(zhuǎn)換器，所述積分型AD轉(zhuǎn)換 器對(duì)應(yīng)于像素的列設(shè)置并將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。各個(gè)所述積分型AD轉(zhuǎn)換器 包括多個(gè)比較器，它們被供給具有斜坡波形的基準(zhǔn)電壓，并使所供給的所述基準(zhǔn)電壓與從 對(duì)應(yīng)的像素列讀取的模擬信號(hào)的電位相比；比較器，它使從對(duì)應(yīng)的像素列讀取的模擬信號(hào) 的電位與具有電壓值隨時(shí)間線性變化的斜坡波形的基準(zhǔn)電壓相比；高位計(jì)數(shù)器，它在所述 比較器的輸出信號(hào)的反轉(zhuǎn)的觸發(fā)下，開始或停止對(duì)主時(shí)鐘信號(hào)的每個(gè)周期的計(jì)數(shù)操作；時(shí) 間量化器，它使用包括不同相位的所述主時(shí)鐘信號(hào)的多個(gè)時(shí)鐘信號(hào)在所述比較器的輸出信 號(hào)反轉(zhuǎn)的時(shí)刻鎖存相位信息，并對(duì)鎖存的相位信息的值進(jìn)行解碼，以便輸出具有比時(shí)鐘周 期高的分辨率的低位；以及調(diào)整單元，它使所述比較器的輸出信號(hào)與所述主時(shí)鐘信號(hào)同步， 并且通過使用由同步操作得到的信號(hào)決定所述高位計(jì)數(shù)器的操作開始和停止的時(shí)刻以及 用于鎖存所述主時(shí)鐘信號(hào)的相位信息的值。本發(fā)明的另一實(shí)施例提供一種照相 機(jī)系統(tǒng)，所述照相機(jī)系統(tǒng)包括固體攝像器件和 在所述固體攝像器件上形成物體的圖像的光學(xué)系統(tǒng)。所述固體攝像器件包括像素部，它具 有用于進(jìn)行光電轉(zhuǎn)換的多個(gè)像素的矩陣陣列；以及像素信號(hào)讀取部，它以多個(gè)像素為單位 從所述像素部讀取像素信號(hào)。所述像素信號(hào)讀取部具有積分型AD(模擬數(shù)字)轉(zhuǎn)換器，所 述積分型AD轉(zhuǎn)換器對(duì)應(yīng)于像素的列設(shè)置并將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。各個(gè)所述 積分型AD轉(zhuǎn)換器包括多個(gè)比較器，它們被供給具有斜坡波形的基準(zhǔn)電壓，并使所供給的 所述基準(zhǔn)電壓與從對(duì)應(yīng)的像素列讀取的模擬信號(hào)的電位相比；比較器，它使從對(duì)應(yīng)的像素 列讀取的模擬信號(hào)的電位與具有電壓值隨時(shí)間線性變化的斜坡波形的基準(zhǔn)電壓相比；高位 計(jì)數(shù)器，它在所述比較器的輸出信號(hào)的反轉(zhuǎn)的觸發(fā)下，開始或停止對(duì)主時(shí)鐘信號(hào)的每個(gè)周 期的計(jì)數(shù)操作；時(shí)間量化器，它使用包括不同相位的所述主時(shí)鐘信號(hào)的多個(gè)時(shí)鐘信號(hào)在所 述比較器的輸出信號(hào)反轉(zhuǎn)的時(shí)刻鎖存相位信息，并對(duì)鎖存的相位信息的值進(jìn)行解碼，以便 輸出具有比時(shí)鐘周期高的分辨率的低位，以及調(diào)整單元，它使所述比較器的輸出信號(hào)與所 述主時(shí)鐘信號(hào)同步，并且通過使用由同步操作得到的信號(hào)決定所述高位計(jì)數(shù)器的操作開始 和停止的時(shí)刻以及用于鎖存所述主時(shí)鐘信號(hào)的相位信息的值。根據(jù)本發(fā)明的本實(shí)施例，能夠防止出現(xiàn)火花誤差。


圖1是示出了專利文獻(xiàn)1中公開的AD轉(zhuǎn)換器結(jié)構(gòu)的圖。圖2是示出了提供比時(shí)鐘頻率高的分辨率的低位TDC原理的圖。圖3是示出了當(dāng)信號(hào)VCO的變化時(shí)刻在各個(gè)時(shí)鐘沿附近改變時(shí)獲得的擴(kuò)展碼 EB[3:0]的二進(jìn)制值和解碼結(jié)果的變化的圖。圖4A和圖4B是示出了在高位計(jì)數(shù)器和低位TDC的連接部分處連續(xù)進(jìn)行正確計(jì)數(shù) 的情況以及在該連接部分處出現(xiàn)火花誤差的情況的圖。圖5是示出了本發(fā)明第一實(shí)施例的積分型AD轉(zhuǎn)換器的結(jié)構(gòu)示例的圖。圖6是示出了實(shí)施例中調(diào)整單元中的同步電路的結(jié)構(gòu)示例的電路圖。圖7是示出了實(shí)施例中TDC(時(shí)間量化器)中的鎖存部的結(jié)構(gòu)示例的電路圖。
圖8是示出了實(shí)施例中作為TDC(時(shí)間量化器)中的第一鎖存器的觸發(fā)器 (flip-flop, FF)的具體結(jié)構(gòu)示例的電路圖。圖9是示出了實(shí)施例中調(diào)整單元中的延遲單元和作為TDC(時(shí)間量化器)中第一 鎖存器的觸發(fā)器(FF)的具體結(jié)構(gòu)示例的電路圖。圖10是說明了根據(jù)實(shí)施例防止出現(xiàn)火花誤差的原理的圖，并示出了比較器的輸 出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿之前發(fā)生微小變化的情況。圖11是示出了根據(jù)實(shí)施例在比較器的輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿 之后發(fā)生微小變化時(shí)防止出現(xiàn)火花誤差的原理的圖。圖12是示出了本發(fā)明第二實(shí)施例的具有列并行ADC的固體攝像器件(CMOS圖像 傳感器)的結(jié)構(gòu)示例的框圖。圖13是更加詳細(xì)地示出了圖12中的具有列并行的ADC的固體攝像器件(CMOS圖 像傳感器)中的ADC的框圖。圖14是示出了第二實(shí)施例的具有4個(gè)晶體管的CMOS圖像傳感器中的像素示例的 圖。圖15是示出了由圖12中的DA轉(zhuǎn)換器生成的斜坡波形以及圖13中ADC的操作時(shí) 序的示例圖。 圖16是示出了采用本發(fā)明實(shí)施例的固體攝像器件的照相機(jī)系統(tǒng)的結(jié)構(gòu)示例的 圖。
具體實(shí)施例方式
下面將參照附圖詳細(xì)介紹本發(fā)明的優(yōu)選實(shí)施例。按下面的順序進(jìn)行說明。1、第一實(shí)施例(AD轉(zhuǎn)換器的結(jié)構(gòu)示例)2、第二實(shí)施例(固體攝像器件的總體結(jié)構(gòu)的示例)3、第三實(shí)施例(照相機(jī)系統(tǒng)的結(jié)構(gòu)示例)1、第一實(shí)施例AD轉(zhuǎn)換器的結(jié)構(gòu)示例圖5是示出了本發(fā)明第一實(shí)施例的積分型AD轉(zhuǎn)換器的結(jié)構(gòu)示例的圖。根據(jù)第一實(shí)施例，積分型AD轉(zhuǎn)換器10包括比較器11、高位計(jì)數(shù)器12、調(diào)整單元 13、TDC (時(shí)間數(shù)字轉(zhuǎn)換器；時(shí)間量化器)14以及傳輸總線15。比較器11使輸入電壓VSL與具有電壓值隨時(shí)間線性變化的斜坡波形的基準(zhǔn)電壓 RAMP相比，并將具有與比較結(jié)果對(duì)應(yīng)的電平的信號(hào)VCO輸出到調(diào)整單元13和TDC 14。高位計(jì)數(shù)器12的主要功能是，在比較器11的輸出信號(hào)VCO的反轉(zhuǎn)的觸發(fā)下，可以 開始或停止計(jì)數(shù)操作以對(duì)主時(shí)鐘信號(hào)CLKA的每個(gè)周期進(jìn)行計(jì)數(shù)。高位計(jì)數(shù)器12由計(jì)數(shù)操作開始信號(hào)VC0_SYNC觸發(fā)，從而對(duì)從調(diào)整單元13輸出的 主時(shí)鐘信號(hào)CLKAO的每個(gè)周期進(jìn)行計(jì)數(shù)，該計(jì)數(shù)操作開始信號(hào)VC0_SYNC是通過利用調(diào)整單 元13使比較器11的輸出信號(hào)VCO和主時(shí)鐘信號(hào)CLKA同步而生成的。調(diào)整單元13使比較器11的輸出信號(hào)VCO與主時(shí)鐘信號(hào)CLKA同步，并且通過使用 由同步操作得到的信號(hào)來決定高位計(jì)數(shù)器12的操作的開始和停止時(shí)刻以及用于鎖存主時(shí)鐘信號(hào)CLKA的相位信息的值。調(diào)整單元13包括同步電路131，該同步電路131使比較器11的輸出信號(hào)VCO在主 時(shí)鐘信號(hào)CLKA的上升沿和下降沿同步，并輸出同步后的信號(hào)作為計(jì)數(shù)操作開始信號(hào)VC0_ SYNC。調(diào)整單元13具有如下功能基于計(jì)數(shù)操作開始信號(hào)VC0_SYNC生成用于鎖存主時(shí) 鐘信號(hào)CLKA的相位信息的鎖存定時(shí)信號(hào)VC0_SYNCD，并將鎖存定時(shí)信號(hào)VC0_SYNCD輸出到 TDC 14。調(diào)整單元13包括延遲單元132，該延遲單元132將計(jì)數(shù)操作開始信號(hào)VC0_SYNC延 遲以生成鎖存定時(shí)信號(hào)VC0_SYNCD，并將鎖存定時(shí)信號(hào)VC0_SYNCD輸出到TDC 14。圖6是示出了實(shí)施例中調(diào)整單元中的同步電路的結(jié)構(gòu)示例的電路 圖。圖6是同步電路131的門電平的電路圖。由于同步電路131需要在時(shí)鐘信號(hào)CLKA的上升沿和下降沿使比較器11的輸出信 號(hào)VCO同步，因而同步電路131包括兩個(gè)觸發(fā)器(FF) 131和132以及與非(NAND)門NA131。同步電路131還包括串聯(lián)連接的反相器INV131和INV132，反相器INV131和 INV132使主時(shí)鐘信號(hào)CLKA延遲以生成時(shí)鐘信號(hào)CLKA0，并將時(shí)鐘信號(hào)CLKAO輸出到高位計(jì) 數(shù)器12。在本實(shí)施例中，從反相器INV131輸出的時(shí)鐘信號(hào)CKl和從反相器INV132輸出的 時(shí)鐘信號(hào)CK2作為時(shí)鐘信號(hào)被輸入到FF 131和FF 132。值得注意的是，主時(shí)鐘信號(hào)CLKA和從反相器INV131輸出的時(shí)鐘信號(hào)CKl可作為 時(shí)鐘信號(hào)被提供給FF 131和FF 132。FF 131包括輸入級(jí)的傳輸門TM11、鎖存器LTC 11、時(shí)鐘控制式反相器CIV11、鎖存 器LTC12以及節(jié)點(diǎn)NDll ND14。鎖存器LTCll由反相器INVll和時(shí)鐘控制式反相器CIV12組成。鎖存器LTC12由反相器INV12和時(shí)鐘控制式反相器CIV13組成。傳輸門TMll通過連接PMOS晶體管和NMOS晶體管的源極和漏極組成。時(shí)鐘信號(hào) CKl被提供給PMOS晶體管的柵極，而時(shí)鐘信號(hào)CK2被提供給NMOS晶體管的柵極。傳輸門TMll包括連接到比較器11的輸出信號(hào)VCO的供給線的一個(gè)輸入/輸出端 子以及連接到節(jié)點(diǎn)NDll的另一輸入/輸出端子。在鎖存器LTCll中，反相器INVll包括連接到節(jié)點(diǎn)NDll的輸入端子和連接到節(jié)點(diǎn) ND12的輸出端子。時(shí)鐘控制式反相器CIV12包括連接到節(jié)點(diǎn)ND12的輸入端子和連接到節(jié) 點(diǎn)NDll的輸出端子。時(shí)鐘控制式反相器CIV12的正時(shí)鐘端子被供給時(shí)鐘信號(hào)CK1，負(fù)時(shí)鐘端子被供給 時(shí)鐘信號(hào)CK2。時(shí)鐘控制式反相器CIVll包括連接到節(jié)點(diǎn)ND12的輸入端子和連接到節(jié)點(diǎn)ND13的
輸出端子。時(shí)鐘控制式反相器CIVll的正時(shí)鐘端子被供給時(shí)鐘信號(hào)CK1，負(fù)時(shí)鐘端子被供給 時(shí)鐘信號(hào)CK2。在鎖存器LTC12中，反相器INV12包括連接到節(jié)點(diǎn)ND13的輸入端子和連接到節(jié)點(diǎn) ND14的輸出端子。時(shí)鐘控制式反相器CIV13包括連接到節(jié)點(diǎn)ND14的輸入端子和連接到節(jié)點(diǎn)ND13的輸出端子。時(shí)鐘控制式反相器CIV13的負(fù)時(shí)鐘端子被供給時(shí)鐘信號(hào)CK1，正時(shí)鐘端子被供給 時(shí)鐘信號(hào)CK2。節(jié)點(diǎn)ND14作為鎖存器LTC12的輸出節(jié)點(diǎn)連接到NAND門NA131的一個(gè)輸入端子。具有如前所述結(jié)構(gòu)的FF 131在時(shí)鐘信號(hào)CKl的下降時(shí)刻和時(shí)鐘信號(hào)CK2的上升 時(shí)刻將比較器11的輸出信號(hào)VCO鎖存到鎖存器LTCll中。接著，時(shí)鐘 控制式反相器CIV12在時(shí)鐘信號(hào)CKl的上升時(shí)刻和時(shí)鐘信號(hào)CK2的下 降時(shí)刻操作，從而使鎖存器LTCll鎖存輸出信號(hào)VC0。然后，被鎖存的信號(hào)通過時(shí)鐘控制式 反相器CIVll被傳輸?shù)芥i存器LTC12。然后，時(shí)鐘控制式反相器CIV13在時(shí)鐘信號(hào)CKl的下降時(shí)刻和時(shí)鐘信號(hào)CK2的上 升時(shí)刻操作，從而使鎖存器LTC12鎖存?zhèn)鬏攣淼男盘?hào)VC0。在節(jié)點(diǎn)ND14處的被鎖存信號(hào)被提供給NAND門NA131的一個(gè)輸入端子。通過這種方式，F(xiàn)F 131與時(shí)鐘信號(hào)的下降沿同步地提取并鎖存比較器11的輸出 信號(hào)VCO。FF 132包括輸入級(jí)的傳輸門TM21、鎖存器LTC21、時(shí)鐘控制式反相器CIV21、鎖存 器LTC22以及節(jié)點(diǎn)ND21 ND24。鎖存器LTC21由反相器INV21和時(shí)鐘控制式反相器CIV22組成。鎖存器LTC22由反相器INV22和時(shí)鐘控制式反相器CIV23組成。傳輸門TM21通過連接PMOS晶體管和NMOS晶體管的源極和漏極組成。時(shí)鐘信號(hào) CKl被提供給NMOS晶體管的柵極，而時(shí)鐘信號(hào)CK2被提供給PMOS晶體管的柵極。傳輸門TM21包括連接到比較器11的輸出信號(hào)VCO的供給線的一個(gè)輸入/輸出端 子以及連接到節(jié)點(diǎn)ND21的另一輸入/輸出端子。在鎖存器LTC21中，反相器INV21包括連接到節(jié)點(diǎn)ND21的輸入端子和連接到節(jié)點(diǎn) ND22的輸出端子。時(shí)鐘控制式反相器CIV22包括連接到節(jié)點(diǎn)ND22的輸入端子和連接到節(jié) 點(diǎn)ND21的輸出端子。時(shí)鐘控制式反相器CIV22的負(fù)時(shí)鐘端子被供給時(shí)鐘信號(hào)CK1，正時(shí)鐘端子被供給 時(shí)鐘信號(hào)CK2。時(shí)鐘控制式反相器CIV21包括連接到節(jié)點(diǎn)ND22的輸入端子和連接到節(jié)點(diǎn)ND23的 輸出端子。時(shí)鐘控制式反相器CIV21的負(fù)時(shí)鐘端子被供給時(shí)鐘信號(hào)CK1，正時(shí)鐘端子被供給 時(shí)鐘信號(hào)CK2。在鎖存器LTC22中，反相器INV22包括連接到節(jié)點(diǎn)ND23的輸入端子和連接到節(jié)點(diǎn) ND24的輸出端子。時(shí)鐘控制式反相器CIV23包括連接到節(jié)點(diǎn)ND24的輸入端子和連接到節(jié) 點(diǎn)ND23的輸出端子。時(shí)鐘控制式反相器CIV23的正時(shí)鐘端子被供給時(shí)鐘信號(hào)CK1，負(fù)時(shí)鐘端子被供給 時(shí)鐘信號(hào)CK2。節(jié)點(diǎn)ND24作為鎖存器LTC22的輸出節(jié)點(diǎn)連接到NAND門NA231的另一輸入端子。具有如前所述結(jié)構(gòu)的FF 132在時(shí)鐘信號(hào)CKl的上升時(shí)刻和時(shí)鐘信號(hào)CK2的下降 時(shí)刻將比較器11的輸出信號(hào)VCO鎖存到鎖存器LTC21中。
接著，時(shí)鐘控制式反相器CIV22在時(shí)鐘信號(hào)CKl的下降時(shí)刻和時(shí)鐘信號(hào)CK2的上 升時(shí)刻操作，從而使鎖存器LTC21鎖存輸出信號(hào)VC0。然后，被鎖存的信號(hào)通過時(shí)鐘控制式 反相器CIV21被傳輸?shù)芥i存器LTC22。然后，時(shí)鐘控制式反相器CIV23在時(shí)鐘信號(hào)CKl的上升時(shí)刻和時(shí)鐘信號(hào)CK2的下 降時(shí)刻操作，從而使鎖存器LTC22鎖存?zhèn)鬏攣淼男盘?hào)VC0。在節(jié)點(diǎn)ND24處的被鎖存信號(hào)被供給到NAND門NA231的另一輸入端子。FF 132與時(shí)鐘信號(hào)的上升沿同步地提取并鎖存比較器11的輸出信號(hào)VC0。從以上可以明顯看出，同步電路131以這樣的方式配置比較器11的輸出信號(hào) VCO被輸入到在主時(shí)鐘信號(hào)CLKA的相對(duì)沿對(duì)輸出信號(hào)VCO進(jìn)行鎖存的兩個(gè)FF 131和132。比較器11的輸出信號(hào)V⑶和主時(shí)鐘信號(hào)CLKA被輸入到同步電路131，并且輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿和下降沿被同步。同步后的信號(hào)作為計(jì)數(shù)操作開始信號(hào)VC0_SYNC輸出，通過該計(jì)數(shù)操作開始信號(hào) VC0_SYNC,高位計(jì)數(shù)器12會(huì)被觸發(fā)而開始計(jì)數(shù)操作。被插入了延遲元素的計(jì)數(shù)操作開始信號(hào)VC0_SYNC作為鎖存定時(shí)信號(hào)VC0_SYNCD 被輸入到低位TDC 14中的用于主時(shí)鐘信號(hào)CLKA的鎖存器。使用包括不同相位的主時(shí)鐘信號(hào)CLKA的多個(gè)時(shí)鐘信號(hào)，TDC 14基本上在比較器 11的輸出信號(hào)VCO反轉(zhuǎn)的時(shí)刻鎖存相位信息，并且對(duì)鎖存的值進(jìn)行解碼，以輸出具有比時(shí) 鐘周期高的分辨率的低位。本實(shí)施例中，以主時(shí)鐘信號(hào)CLKA為基準(zhǔn)且相位分別相差45度的時(shí)鐘信號(hào)CLKA、 CLKB, CLKC和CLKD被用作多個(gè)不同相位的時(shí)鐘信號(hào)。圖7是示出了實(shí)施例中TDC(時(shí)間量化器)中的鎖存部的結(jié)構(gòu)示例的電路圖。圖7中的TDC 14的鎖存部140包括作為第一鎖存器的FF 141、142和143以及作 為第二鎖存器的FF 144。作為第一鎖存器的各個(gè)FF 141、142和143與比較器11的輸出信號(hào)VCO同步地鎖 存除主時(shí)鐘信號(hào)CLKA之外的時(shí)鐘信號(hào)CLKB、CLKC和CLKD的相位信息。FF 141與比較器11的輸出信號(hào)VCO同步地鎖存時(shí)鐘信號(hào)CLKD的相位信息。擴(kuò)展 碼ΕΒ
從FF 141的Q輸出獲得。FF 142與比較器11的輸出信號(hào)VCO同步地鎖存時(shí)鐘信號(hào)CLKC的相位信息。擴(kuò)展 碼EB[1]從FF 142的Q輸出獲得。FF 143與比較器11的輸出信號(hào)VCO同步地鎖存時(shí)鐘信號(hào)CLKB的相位信息。擴(kuò)展 碼EB [2]從FF 143的Q輸出獲得。FF 144與通過調(diào)整單元13生成的鎖存定時(shí)信號(hào)VC0_SYNCD同步地鎖存主時(shí)鐘信 號(hào)CLKA的相位信息。擴(kuò)展碼EB[3]從FF 144的Q輸出獲得。作為第二鎖存器的FF 144輸出作為主時(shí)鐘信號(hào)CLKA的反轉(zhuǎn)邏輯值的值。圖8是示出了實(shí)施例中作為TDC(時(shí)間量化器)中的第一鎖存器的觸發(fā)器(FF)的 具體結(jié)構(gòu)示例的電路圖。圖8是作為第一鎖存器的FF 141 143的門電平的電路圖。盡管圖8中是以FF 143的結(jié)構(gòu)進(jìn)行示例的，但FF 141和FF142具有與FF 143相 同的結(jié)構(gòu)。
FF 143包括反相器INV31和INV32、時(shí)鐘控制式反相器CIV31和CIV32、鎖存器 LTC31 和 LTC32、或非(NOR)門 NR31 以及節(jié)點(diǎn) ND31 ND34。鎖存器LTC31由反相器INV33和時(shí)鐘控制式反相器CIV33組成。鎖存器LTC32由NOR門NR31和時(shí)鐘控制式反相器CIV34組成。
反相器INV31包括連接到比較器11的輸出信號(hào)VCO的供給線的輸入端子。時(shí)鐘控制式反相器CIV31包括連接到時(shí)鐘信號(hào)CLKB的供給線的輸入端子和連接 到節(jié)點(diǎn)ND31的輸出端子。時(shí)鐘控制式反相器CIV31的正時(shí)鐘端子被供給比較器11的輸出信號(hào)VCO的反轉(zhuǎn) 信號(hào)，負(fù)時(shí)鐘端子被供給輸出信號(hào)VC0。在鎖存器LTC31中，反相器INV33包括連接到節(jié)點(diǎn)ND31的輸入端子和連接到節(jié)點(diǎn) ND32的輸出端子。時(shí)鐘控制式反相器CIV33包括連接到節(jié)點(diǎn)ND32的輸入端子和連接到節(jié) 點(diǎn)ND31的輸出端子。時(shí)鐘控制式反相器CIV33的負(fù)時(shí)鐘端子被供給比較器11的輸出信號(hào)VCO的反轉(zhuǎn) 信號(hào)，正時(shí)鐘端子被供給輸出信號(hào)VC0。時(shí)鐘控制式反相器CIV32包括連接到節(jié)點(diǎn)ND32的輸入端子和連接到節(jié)點(diǎn)ND33的 輸出端子。時(shí)鐘控制式反相器CIV32的負(fù)時(shí)鐘端子被供給比較器11的輸出信號(hào)VCO的反轉(zhuǎn) 信號(hào)，正時(shí)鐘端子被供給輸出信號(hào)VC0。在鎖存器LTC32中，NOR門NR31包括連接到節(jié)點(diǎn)ND33的一個(gè)輸入端子和連接到 節(jié)點(diǎn)ND34的輸出端子。時(shí)鐘控制式反相器CIV34包括連接到節(jié)點(diǎn)ND34的輸入端子和連接 到節(jié)點(diǎn)ND33的輸出端子。時(shí)鐘控制式反相器CIV34的正時(shí)鐘端子被供給比較器11的輸出信號(hào)VCO的反轉(zhuǎn) 信號(hào)，負(fù)時(shí)鐘端子被供給輸出信號(hào)VC0。NOR門NR31的另一輸入端子連接到反相器INV32的輸出端子。反相器INV32的輸 入端子連接到復(fù)位信號(hào)XRST的供給線。上述結(jié)構(gòu)的FF 143在比較器11的輸出信號(hào)VCO的下降時(shí)刻將時(shí)鐘信號(hào)CLKB鎖 存到鎖存器LTC31中。接著，時(shí)鐘控制式反相器CIV33在輸出信號(hào)VCO的上升時(shí)刻操作，從而使鎖存器 LTC31鎖存時(shí)鐘信號(hào)CLKB。然后，被鎖存的信號(hào)通過時(shí)鐘控制式反相器CIV31被傳輸?shù)芥i 存器LTC32。然后，時(shí)鐘控制式反相器CIV34在輸出信號(hào)VCO的下降時(shí)刻操作，從而使鎖存器 LTC32鎖存?zhèn)鬏攣淼臅r(shí)鐘信號(hào)CLKB。然后，在節(jié)點(diǎn)ND34處的被鎖存信號(hào)作為擴(kuò)展碼EB[2]輸出。通過這種方式，圖8中的FF 143(141，142)鎖存時(shí)鐘信號(hào)CLKB、CLKC和CLKD的相 位信息，并輸出擴(kuò)展碼EB [2:0]。用于FF 143(141,142)的鎖存定時(shí)信號(hào)是比較器11的輸出信號(hào)VC0，并且FF 143(141,142)直接鎖存并輸出時(shí)鐘信號(hào)CLKB、CLKC和CLKD的值。圖9是示出了實(shí)施例中調(diào)整單元中的延遲單元和作為TDC(時(shí)間量化器)中的第 一鎖存器的觸發(fā)器(FF)的具體結(jié)構(gòu)示例的電路圖。
圖9是延遲單元和作為第二鎖存器的FF 144的門電平的電路圖。如圖9所示，調(diào)整單元13的延遲單元132例如由串聯(lián)連接的作為延遲元件的反相 器INV132-1 INV132-n(在圖9的示例中η = 4)的反相器鏈組成。延遲單元132使從同步電路131輸出的計(jì)數(shù)操作開始信號(hào)VC0_SYNC延遲預(yù)定時(shí) 間，并把延遲后的信號(hào)作為鎖存定時(shí)信號(hào)VC0_SYNCD提供給TDC 14的FF 144。FF 144包括反相器INV41、時(shí)鐘控制式反相器CIV41和CIV42、鎖存器LTC41和 LTC42、NAND 門 NA41 以及節(jié)點(diǎn) ND41 ND44。鎖存器LTC41由反相器INV42和時(shí)鐘控制式反相器CIV43組成。鎖存器LTC42由NAND門NA41和時(shí)鐘控制式反相器CIV44組成。 反相器INV41包括連接到鎖存定時(shí)信號(hào)VC0_SYNCD的供給線的輸入端子。時(shí)鐘控制式反相器CIV41包括連接到主時(shí)鐘信號(hào)CLKA的供給線的輸入端子和連 接到節(jié)點(diǎn)ND41的輸出端子。時(shí)鐘控制式反相器CIV41的正時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD的反轉(zhuǎn)信 號(hào)，負(fù)時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD。在鎖存器LTC41中，反相器INV42包括連接到節(jié)點(diǎn)ND41的輸入端子和連接到節(jié)點(diǎn) ND42的輸出端子。時(shí)鐘控制式反相器CIV43包括連接到節(jié)點(diǎn)ND42的輸入端子和連接到節(jié) 點(diǎn)ND41的輸出端子。時(shí)鐘控制式反相器CIV43的負(fù)時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD的反轉(zhuǎn)信 號(hào)，正時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD。時(shí)鐘控制式反相器CIV42包括連接到節(jié)點(diǎn)ND42的輸入端子和連接到節(jié)點(diǎn)ND43的 輸出端子。時(shí)鐘控制式反相器CIV42的負(fù)時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD的反轉(zhuǎn)信 號(hào)，正時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD。在鎖存器LTC42中，NAND門NA41包括連接到節(jié)點(diǎn)ND43的一個(gè)輸入端子和連接到 節(jié)點(diǎn)ND44的輸出端子。時(shí)鐘控制式反相器CIV44包括連接到節(jié)點(diǎn)ND44的輸入端子和連接 到節(jié)點(diǎn)ND43的輸出端子。時(shí)鐘控制式反相器CIV44的正時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD的反轉(zhuǎn)信 號(hào)，負(fù)時(shí)鐘端子被供給鎖存定時(shí)信號(hào)VC0_SYNCD。NAND門NA41的另一輸入端子連接到復(fù)位信號(hào)XRST的供給線。上述結(jié)構(gòu)的FF 144在鎖存定時(shí)信號(hào)VC0_SYNCD的下降時(shí)刻將主時(shí)鐘信號(hào)CLKA鎖 存到鎖存器LTC41中。接著，時(shí)鐘控制式反相器CIV43在鎖存定時(shí)信號(hào)VC0_SYNCD的上升時(shí)刻操作，從而 使鎖存器LTC41鎖存主時(shí)鐘信號(hào)CLKA。然后，被鎖存的信號(hào)通過時(shí)鐘控制式反相器CIV41 被傳輸?shù)芥i存器LTC42。然后，時(shí)鐘控制式反相器CIV44在鎖存定時(shí)信號(hào)VC0_SYNCD的下降時(shí)刻操作，從而 使鎖存器LTC42鎖存?zhèn)鬏攣淼闹鲿r(shí)鐘信號(hào)CLKA。然后，在節(jié)點(diǎn)ND43處的被鎖存信號(hào)作為擴(kuò)展碼EB[3]輸出。通過這種方式，F(xiàn)F 144鎖存主時(shí)鐘信號(hào)CLKA的相位信息，并輸出擴(kuò)展碼EB[3]。鎖存定時(shí)信號(hào)VC0_SYNCD是通過使用如反相器鏈的延遲單元132使計(jì)數(shù)操作開始信號(hào)VCO_SYNC延遲而生成的。擴(kuò)展碼EB[3]的待存儲(chǔ)值與待鎖存的實(shí)際值是相反的，因此擴(kuò)展碼EB[3]的輸出 是主時(shí)鐘信號(hào)CLKA的反轉(zhuǎn)邏輯值。具有上述結(jié)構(gòu)的積分型AD轉(zhuǎn)換器10具有防止在高位計(jì)數(shù)器12和低位TDC 14的 連接部分處出現(xiàn)火花誤差的特性。下面將參考圖10和圖11說明本實(shí)施例的積分型AD轉(zhuǎn)換器10如何防止出現(xiàn)火花
誤差的原理。 圖10和圖11是用于說明本實(shí)施例的積分型AD轉(zhuǎn)換器10如何防止出現(xiàn)火花誤差 的原理的圖。圖10示出了比較器的輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿之前發(fā)生微小變 化的情況。由于不管在主時(shí)鐘信號(hào)CLKA的沿之前或者之后，WOOb]都應(yīng)該被存儲(chǔ)為擴(kuò)展碼 EB[2:0]，因此比較器11的輸出信號(hào)VCO在它發(fā)生變化的時(shí)刻就被直接鎖存。輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿被同步。在這種情況下，由于輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿之前發(fā)生微小變 化，因而同步使作為同步電路131的輸出的計(jì)數(shù)操作開始信號(hào)VC0_SYNC上升。由于當(dāng)通過輸出信號(hào)VC0_SYNC的上升而觸發(fā)時(shí)高位計(jì)數(shù)開始，因此在主時(shí)鐘信 號(hào)CLKA的上升處進(jìn)行計(jì)數(shù)。此外，響應(yīng)于對(duì)信號(hào)VC0_SYNC進(jìn)行延遲后的信號(hào)VC0_SYNCD，[lb]被鎖存為擴(kuò)展 碼 EB [3]。圖11是示出了防止在比較器的輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿之后發(fā) 生微小變化的情況下出現(xiàn)火花誤差的原理的圖。因?yàn)椴还茉谥鲿r(shí)鐘信號(hào)CLKA的沿之前或者之后，同樣都應(yīng)該存儲(chǔ)WOOb]作為擴(kuò) 展碼EB[2:0]，因此比較器11的輸出信號(hào)VCO在它發(fā)生變化的時(shí)刻被直接鎖存。輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上升沿處被同步，在這種情況下，輸出信號(hào)VCO 在主時(shí)鐘信號(hào)CLKA的上升沿之后發(fā)生微小的變化，因此同步不會(huì)引起作為同步電路131的 輸出信號(hào)的計(jì)數(shù)操作開始信號(hào)VC0_SYNC上升。輸出信號(hào)VC0_SYNC在主時(shí)鐘信號(hào)CLKA的下一個(gè)下降沿處的同步會(huì)使計(jì)數(shù)操作在 主時(shí)鐘信號(hào)CLKA的下一個(gè)上升沿處開始。由于這時(shí)在主時(shí)鐘信號(hào)CLKA的下降沿處輸出信號(hào)VC0_SYNC被同步，因而響應(yīng)于 作為延遲后的輸出信號(hào)VC0_SYNC的鎖存定時(shí)信號(hào)VC0_SYNCD，[Ob]被鎖存為擴(kuò)展碼EB[3]。待存儲(chǔ)的值與擴(kuò)展碼EB[3]要鎖存的實(shí)際值是相反的。在這方面，僅有鎖存主時(shí)鐘信號(hào)CLKA的相位信息的FF 144被配置成將輸入值的 反轉(zhuǎn)值輸出給擴(kuò)展碼EB[3]。本實(shí)施例的關(guān)鍵在于通過同步電路131使高位計(jì)數(shù)器12計(jì)數(shù)操作的開始時(shí)刻與 要存儲(chǔ)在低位TDC 14中的值具有依賴性。也就是說，獲得與比較器11的輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的沿附近是否發(fā) 生變化有關(guān)的信息。根據(jù)獲得的結(jié)果，高位計(jì)數(shù)器12計(jì)數(shù)操作的開始時(shí)刻和低位TDC 14要存儲(chǔ)的值都確定了，因此在高位計(jì)數(shù)器12和低位TDC 14的連接部分處不會(huì)出現(xiàn)火花誤差。如上所述，第一實(shí)施例的積分型AD轉(zhuǎn)換器基本上防止了在高位和低位的連接部 分處出現(xiàn)火花誤差，從而改善了 AD轉(zhuǎn)換器的INL/DNL特性。另外，同步電路安裝在使用高速時(shí)鐘和低速時(shí)鐘以降低電能消耗的一般AD計(jì)數(shù) 器中，因此，幾乎不需要增加硬件。2、第二實(shí)施例固體攝像器件總體結(jié)構(gòu)示例圖12是示出了本發(fā)明第二實(shí)施例的具有列并行ADC(Anal0g-t0-Digital Converter，模擬數(shù)字轉(zhuǎn)換器)的固體攝像器件(CMOS圖像傳感器)100的結(jié)構(gòu)示例的框圖。 圖13是更加詳細(xì)地示出了圖12中的具有列并行的ADC的固體攝像器件(CMOS圖 像傳感器)100中的ADC的框圖。如圖12和圖13所示，固體攝像器件100包括作為攝像部的像素部110、垂直掃描 電路120、水平傳輸/掃描電路130、定時(shí)控制電路140以及作為像素信號(hào)讀取部的AD轉(zhuǎn)換 器(ADC)組150。像素信號(hào)讀取部包括垂直掃描電路120。固體攝像器件100還具有包括DA(digital-t0-anal0g，數(shù)字模擬)轉(zhuǎn)換器161的 DAC偏置電路160、放大器電路(S/A) 170、信號(hào)處理電路180以及線存儲(chǔ)器190。在這些組件中，像素部110、垂直掃描電路120、水平傳輸/掃描電路130、ADC組 150、DAC偏置電路160和放大器電路(S/A) 170均由模擬電路構(gòu)成。定時(shí)控制電路140、信號(hào)處理電路180和線存儲(chǔ)器190均由數(shù)字電路構(gòu)成。像素部110包括像素的矩陣陣列，各個(gè)像素包括光電二極管和像素內(nèi)放大器。圖14是示出了第二實(shí)施例的具有4個(gè)晶體管的CMOS圖像傳感器中的像素示例的 圖。像素電路IOlA包括作為單個(gè)光電轉(zhuǎn)換器的光電二極管111。像素電路IOlA包括作為用于單個(gè)光二極管111的有源元件的4個(gè)晶體管，S卩作 為傳輸元件的傳輸晶體管112、作為復(fù)位元件的復(fù)位晶體管113、放大晶體管114和選擇晶 體管115。光電二極管111根據(jù)光量把入射光光電轉(zhuǎn)換為電荷(本例中為電子)。傳輸晶體管112連接在光電二極管111與作為輸出節(jié)點(diǎn)的浮動(dòng)擴(kuò)散部FD之間。當(dāng)驅(qū)動(dòng)信號(hào)TG通過傳輸控制線LTx被提供給傳輸晶體管112的柵極(傳輸柵極) 時(shí)，傳輸晶體管112把由光電二極管111光電轉(zhuǎn)換的電子傳輸給浮動(dòng)擴(kuò)散部FD。復(fù)位晶體管113連接在電源線LVDD與浮動(dòng)擴(kuò)散部FD之間。當(dāng)復(fù)位信號(hào)RST通過復(fù)位控制線LRST被提供給復(fù)位晶體管113的柵極時(shí)，復(fù)位晶 體管113將浮動(dòng)擴(kuò)散部FD的電位復(fù)位為電源線LVDD的電位。放大晶體管114的柵極連接到浮動(dòng)擴(kuò)散部FD。放大晶體管114通過選擇晶體管 115連接到垂直信號(hào)線116，從而與設(shè)置在像素部外部的恒定電流源一起形成源極跟隨器。控制信號(hào)(地址信號(hào)或者選擇信號(hào))SEL通過選擇控制線LSEL被提供給選擇晶體 管115的柵極，從而使選擇晶體管115導(dǎo)通。當(dāng)選擇晶體管115導(dǎo)通時(shí)，放大晶體管114放大浮動(dòng)擴(kuò)散部FD的電位，并把與該 電位對(duì)應(yīng)的電壓輸出到垂直信號(hào)線116。從各個(gè)像素輸出的電壓通過垂直信號(hào)線116被輸出到作為像素信號(hào)讀取電路的ADC組150。因?yàn)閭鬏斁w管112、復(fù)位晶體管113以及選擇晶體管115的各個(gè)柵極是以行為單 位連接的，因此對(duì)像素的一行同時(shí)執(zhí)行這些操作。像素部110中的復(fù)位控制線LRST、傳輸控制線LTx和選擇控制線LSEL對(duì)于像素矩 陣的各個(gè)行被布線為一組。復(fù)位控制線LRST、傳輸控制線LTx和選擇控制線LSEL通過作為像素驅(qū)動(dòng)部的垂直 掃描電路120驅(qū)動(dòng)。固體攝像器件100設(shè)置有作為從像素部110中依 次讀取信號(hào)的控制電路的如下電 路，即生成內(nèi)部時(shí)鐘的定時(shí)控制電路140、控制行地址和行掃描的垂直掃描電路120以及 控制列地址和列掃描的水平傳輸/掃描電路130。定時(shí)控制電路140生成像素部110、垂直掃描電路120、水平傳輸/掃描電路130、 AD轉(zhuǎn)換器組(ADC組)150、DAC偏置電路160、信號(hào)處理電路180以及線存儲(chǔ)器190中的信 號(hào)處理所需要的定時(shí)信號(hào)。在像素部110中，通過使用列快門進(jìn)行光子的存儲(chǔ)和釋放來為每行像素進(jìn)行光電 轉(zhuǎn)換形成視頻圖像或者屏幕圖像，并輸出模擬信號(hào)VSL到ADC組150。在ADC組150中，各個(gè)ADC塊(每個(gè)列部分)使用從DA轉(zhuǎn)換器(DAC) 161輸出的 基準(zhǔn)電壓RAMP對(duì)像素部110的模擬輸出進(jìn)行與APGA對(duì)應(yīng)的積分型ADC(模擬數(shù)字轉(zhuǎn)換) 和數(shù)字CDS，并輸出幾位的數(shù)字信號(hào)。圖15是示出了由圖12中的DAC生成的斜坡波形的示例圖以及圖13中ADC的操 作時(shí)序的示例圖。ADC組150包括以多列排列的圖5中所示的積分型AD轉(zhuǎn)換器。DAC 161生成具有如圖15所示以臺(tái)階狀傾斜的斜坡波形的基準(zhǔn)電壓RAMP。各個(gè)積分型AD轉(zhuǎn)換器150A包括比較器151、高位計(jì)數(shù)器152、調(diào)整單元153、 TDC(時(shí)間數(shù)字轉(zhuǎn)換器；時(shí)間量化器)154以及邏輯電路155。因?yàn)楸容^器151、高位計(jì)數(shù)器152、調(diào)整單元153和TDC 154與圖5中的比較器11、 高位計(jì)數(shù)器12、調(diào)整單元13和TDC 14具有相同的功能，下面就不再做詳細(xì)說明。邏輯電路155把通過低位TDC 154生成的低位(例如，3位)加在通過高位計(jì)數(shù)器 152生成的高位(例如，11位)上，從而把這些位連接在一起。積分型AD轉(zhuǎn)換器150A的特征在于能夠防止在連接部分處出現(xiàn)火花誤差。每個(gè)邏輯電路155的輸出都被連接至水平傳輸線LTRF。根據(jù)水平傳輸線LTRF來配置k個(gè)放大器電路170和信號(hào)處理電路180。在上述AD轉(zhuǎn)換周期結(jié)束之后，水平傳輸/掃描電路130使得邏輯電路155中的數(shù) 據(jù)被傳輸給水平傳輸線LTRF，并通過放大器電路170被輸入到信號(hào)處理電路180，并且受到 預(yù)定的信號(hào)處理，生成二維圖像。水平傳輸/掃描電路130同時(shí)為幾個(gè)通道進(jìn)行并行傳輸以保證傳輸速度。定時(shí)控制電路140生成諸如像素部110和ADC組150等單獨(dú)的塊中的信號(hào)處理所 需要的定時(shí)信號(hào)。后級(jí)上的信號(hào)處理電路180基于存儲(chǔ)在線存儲(chǔ)器190中的信號(hào)進(jìn)行垂直線缺陷和 點(diǎn)缺陷的校正、信號(hào)鉗位以及諸如并_串轉(zhuǎn)換、壓縮、編碼、加法、平均和間歇操作等數(shù)字信號(hào)處理。要傳輸給像素的各行的數(shù)字信號(hào)都存儲(chǔ)在線存儲(chǔ)器190中。在本實(shí)施例的固體攝像器件100中，信號(hào)處理電路180的數(shù)字輸出作為輸入被傳 輸給圖像信號(hào)處理器((Image Signal Processor, ISP)或基帶LSI。下面說明上述結(jié)構(gòu)的操作。DAC 161生成基準(zhǔn)電壓RAMP。 在各個(gè)積分型AD轉(zhuǎn)換器150A中，為各列布置的比較器151使讀取到垂直信號(hào)線 116上的模擬信號(hào)電位VSL與以臺(tái)階狀改變的基準(zhǔn)電壓RAMP相比。比較器151把具有與比較結(jié)果對(duì)應(yīng)的電平的信號(hào)VCO輸出到調(diào)整單元153和TDC 154。調(diào)整單元153使比較器151的輸出信號(hào)VCO和主時(shí)鐘信號(hào)CLKA同步。使用由同 步得到的信號(hào)，調(diào)整單元153決定高位計(jì)數(shù)器152操作的開始和停止時(shí)刻以及用于鎖存主 時(shí)鐘信號(hào)CLKA的相位信息的值。具體地來說，調(diào)整單元153使比較器151的輸出信號(hào)VCO在主時(shí)鐘信號(hào)CLKA的上 升沿和下降沿同步，并輸出同步后的信號(hào)作為計(jì)數(shù)操作開始信號(hào)VC0_SYNC。根據(jù)計(jì)數(shù)操作開始信號(hào)VC0_SYNC，調(diào)整單元153生成用于鎖存主時(shí)鐘信號(hào)CLKA的 相位信息的鎖存定時(shí)信號(hào)VC0_SYNCD。生成的鎖存定時(shí)信號(hào)VC0_SYNCD被提供給TDC 154。高位計(jì)數(shù)器152基本上由比較器151的輸出信號(hào)VCO的反轉(zhuǎn)來觸發(fā)，以開始或停 止計(jì)數(shù)操作，從而對(duì)主時(shí)鐘信號(hào)CLKA的每個(gè)周期進(jìn)行計(jì)數(shù)。高位計(jì)數(shù)器152通過利用調(diào)整單元153把比較器151的輸出信號(hào)VCO和主時(shí)鐘信 號(hào)CLKA同步而生成的計(jì)數(shù)操作開始信號(hào)VC0_SYNC觸發(fā)，以通過調(diào)整單元153來對(duì)主時(shí)鐘 信號(hào)CLKAO的每個(gè)周期進(jìn)行計(jì)數(shù)。使用包括不同相位的主時(shí)鐘信號(hào)CLKA的多個(gè)時(shí)鐘信號(hào)CLKA CLKD，TDC 154在 比較器151的輸出信號(hào)VCO反轉(zhuǎn)的時(shí)刻鎖存相位信息。然后，TDC 154解碼鎖存的值，并輸 出具有比時(shí)鐘周期高的分辨率的低位。邏輯電路155把通過高位計(jì)數(shù)器152生成的高位(例如，11位)與通過低位TDC 154生成的低位(例如，3位)連接在一起。在這種情況下，積分型AD轉(zhuǎn)換器150A能夠防止在連接部分處出現(xiàn)火花誤差。這樣就完成了 AD轉(zhuǎn)換。轉(zhuǎn)換后的數(shù)字信號(hào)例如通過水平(列)傳輸/掃描電路130經(jīng)由水平傳輸線LTRF 被依次讀入到放大器電路170中，并最終被輸出。按上述方式進(jìn)行列并行輸出處理。作為第二實(shí)施例的固體攝像器件的CMOS圖像傳感器100采用圖5中的積分型AD 轉(zhuǎn)換器(ADC) 10。因此，基本上，固體攝像器件能夠通過防止在高位和低位的連接部分處出現(xiàn)火花 誤差來增強(qiáng)AD轉(zhuǎn)換器的INL/DNL特性。此外，同步電路安裝在使用高速時(shí)鐘和低速時(shí)鐘以降低電能損耗的一般AD計(jì)數(shù) 器上，因此，幾乎不需要增加硬件。具有上述優(yōu)點(diǎn)的固體攝像器件可以用作用于數(shù)碼相機(jī)或攝像機(jī)的攝像裝置。
3、第三實(shí)施例照相機(jī)系統(tǒng)的結(jié)構(gòu)示例圖16是示出了采用本發(fā)明實(shí)施例的固體攝像器件的照相機(jī)系統(tǒng)200的結(jié)構(gòu)示例 的圖。如圖16所示，照相機(jī)系統(tǒng)200包括可采用實(shí)施例的固體攝像器件100的攝像裝置 210。照相機(jī)系統(tǒng)200包括把例如入射光(圖像光)聚集到攝像面上的透鏡220，作為把 入射光引導(dǎo)(形成物體圖像在)到攝像裝置210的像素區(qū)域的光學(xué)系統(tǒng)。 照相機(jī)系統(tǒng)200還包括驅(qū)動(dòng)攝像裝置210的驅(qū)動(dòng)電路(DRV) 230和處理攝像裝置 210的輸出信號(hào)的信號(hào)處理電路(PRC) 240。驅(qū)動(dòng)電路230具有定時(shí)發(fā)生器(未示出)來生成包括用于驅(qū)動(dòng)攝像裝置210的內(nèi) 部電路的開始脈沖和時(shí)鐘脈沖的各種定時(shí)信號(hào)。驅(qū)動(dòng)電路230通過預(yù)定的定時(shí)信號(hào)驅(qū)動(dòng)攝 像裝置210。信號(hào)處理電路240對(duì)攝像裝置210的輸出信號(hào)進(jìn)行預(yù)定的信號(hào)處理。通過信號(hào)處理電路240處理的圖像信號(hào)被記錄在諸如存儲(chǔ)器等記錄介質(zhì)中。通過 打印機(jī)或類似的設(shè)備可以提供記錄在記錄介質(zhì)中的圖像信息的硬拷貝。此外，通過信號(hào)處 理電路240處理的圖像信號(hào)作為動(dòng)態(tài)圖像被顯示在具有液晶顯示器等裝置的監(jiān)視器上。如上所述，上述固體攝像器件100可以作為攝像裝置210安裝在諸如數(shù)碼相機(jī)等 攝像設(shè)備上，以實(shí)現(xiàn)高清晰度的照相機(jī)。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，依據(jù)不同的設(shè)計(jì)要求和其他因素，可以在本發(fā)明所附 的權(quán)利要求或其等同物的范圍內(nèi)進(jìn)行各種修改、組合、次組合以及改變。
權(quán)利要求
一種積分型AD轉(zhuǎn)換器，其包括比較器，它使輸入電壓與基準(zhǔn)電壓相比，所述基準(zhǔn)電壓具有電壓值隨時(shí)間線性變化的斜坡波形；高位計(jì)數(shù)器，它在所述比較器的輸出信號(hào)的反轉(zhuǎn)的觸發(fā)下，開始或停止對(duì)主時(shí)鐘信號(hào)的每個(gè)周期的計(jì)數(shù)操作；時(shí)間量化器，它使用包括不同相位的所述主時(shí)鐘信號(hào)的多個(gè)時(shí)鐘信號(hào)在所述比較器的輸出信號(hào)反轉(zhuǎn)的時(shí)刻鎖存相位信息，并對(duì)鎖存的相位信息的值進(jìn)行解碼，以便輸出具有比時(shí)鐘周期高的分辨率的低位；以及調(diào)整單元，它使所述比較器的輸出信號(hào)與所述主時(shí)鐘信號(hào)同步，并且通過使用由同步操作得到的信號(hào)決定所述高位計(jì)數(shù)器的操作開始和停止的時(shí)刻以及用于鎖存所述主時(shí)鐘信號(hào)的相位信息的值。
2.根據(jù)權(quán)利要求1所述的積分型AD轉(zhuǎn)換器，其中，所述調(diào)整單元包括同步電路，所述同 步電路使所述比較器的輸出信號(hào)在所述主時(shí)鐘信號(hào)的上升沿和下降沿同步，并輸出同步后 的信號(hào)作為計(jì)數(shù)操作開始信號(hào)，所述調(diào)整單元基于所述計(jì)數(shù)操作開始信號(hào)生成用于鎖存所述主時(shí)鐘信號(hào)的相位信息 的鎖存定時(shí)信號(hào)，并將所述鎖存定時(shí)信號(hào)輸出到所述時(shí)間量化器，并且 所述高位計(jì)數(shù)器由所述計(jì)數(shù)操作開始信號(hào)觸發(fā)而開始計(jì)數(shù)操作。
3.根據(jù)權(quán)利要求2所述的積分型AD轉(zhuǎn)換器，其中，所述時(shí)間量化器包括至少一個(gè)第一鎖存器，它與所述比較器的輸出信號(hào)同步地鎖存包括所述主時(shí)鐘信號(hào)的 多個(gè)時(shí)鐘信號(hào)中除所述主時(shí)鐘信號(hào)之外的時(shí)鐘信號(hào)的相位信息；以及第二鎖存器，它與所述鎖存定時(shí)信號(hào)同步地鎖存所述主時(shí)鐘信號(hào)的相位信息。
4.根據(jù)權(quán)利要求3所述的積分型AD轉(zhuǎn)換器，其中，所述第二鎖存器輸出作為所述主時(shí) 鐘信號(hào)的反轉(zhuǎn)邏輯值的值。
5.根據(jù)權(quán)利要求2 4中任一項(xiàng)所述的積分型AD轉(zhuǎn)換器，所述積分型AD轉(zhuǎn)換器包括 延遲單元，所述延遲單元使所述計(jì)數(shù)操作開始信號(hào)延遲以生成所述鎖存定時(shí)信號(hào)，并且將 所述鎖存定時(shí)信號(hào)輸出到所述時(shí)間量化器。
6.一種固體攝像器件，其包括像素部，它具有用于進(jìn)行光電轉(zhuǎn)換的多個(gè)像素的矩陣陣列；和 像素信號(hào)讀取部，它以多個(gè)像素為單位從所述像素部讀取像素信號(hào)， 所述像素信號(hào)讀取部具有積分型AD轉(zhuǎn)換器，所述積分型AD轉(zhuǎn)換器對(duì)應(yīng)于像素的列設(shè) 置并將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)， 各個(gè)所述積分型AD轉(zhuǎn)換器包括多個(gè)比較器，它們被供給具有斜坡波形的基準(zhǔn)電壓，并使所供給的所述基準(zhǔn)電壓與從 對(duì)應(yīng)的像素列讀取的模擬信號(hào)的電位相比，比較器，它使從對(duì)應(yīng)的像素列讀取的模擬信號(hào)的電位與具有電壓值隨時(shí)間線性變化的 斜坡波形的基準(zhǔn)電壓相比，高位計(jì)數(shù)器，它在所述比較器的輸出信號(hào)的反轉(zhuǎn)的觸發(fā)下，開始或停止對(duì)主時(shí)鐘信號(hào) 的每個(gè)周期的計(jì)數(shù)操作，時(shí)間量化器，它使用包括不同相位的所述主時(shí)鐘信號(hào)的多個(gè)時(shí)鐘信號(hào)在所述比較器的輸出信號(hào)反轉(zhuǎn)的時(shí)刻鎖存相位信息，并對(duì)鎖存的相位信息的值進(jìn)行解碼，以便輸出具有比 時(shí)鐘周期高的分辨率的低位，以及調(diào)整單元，它使所述比較器的輸出信號(hào)與所述主時(shí)鐘信號(hào)同步，并且通過使用由同步 操作得到的信號(hào)決定所述高位計(jì)數(shù)器的操作開始和停止的時(shí)刻以及用于鎖存所述主時(shí)鐘 信號(hào)的相位信息的值。
7. 一種照相機(jī)系統(tǒng)，所述照相機(jī)系統(tǒng)包括固體攝像器件和在所述固體攝像器件上形成 物體的圖像的光學(xué)系統(tǒng)， 所述固體攝像器件包括像素部，它具有用于進(jìn)行光電轉(zhuǎn)換的多個(gè)像素的矩陣陣列；和 像素信號(hào)讀取部，它以多個(gè)像素為單位從所述像素部讀取像素信號(hào)， 所述像素信號(hào)讀取部具有積分型AD轉(zhuǎn)換器，所述積分型AD轉(zhuǎn)換器對(duì)應(yīng)于像素的列設(shè) 置并將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)， 各個(gè)所述積分型AD轉(zhuǎn)換器包括多個(gè)比較器，它們被供給具有斜坡波形的基準(zhǔn)電壓，并使所供給的所述基準(zhǔn)電壓與從 對(duì)應(yīng)的像素列讀取的模擬信號(hào)的電位相比，比較器，它使從對(duì)應(yīng)的像素列讀取的模擬信號(hào)的電位與具有電壓值隨時(shí)間線性變化的 斜坡波形的基準(zhǔn)電壓相比，高位計(jì)數(shù)器，它在所述比較器的輸出信號(hào)的反轉(zhuǎn)的觸發(fā)下，開始或停止對(duì)主時(shí)鐘信號(hào) 的每個(gè)周期的計(jì)數(shù)操作，時(shí)間量化器，它使用包括不同相位的所述主時(shí)鐘信號(hào)的多個(gè)時(shí)鐘信號(hào)在所述比較器的 輸出信號(hào)反轉(zhuǎn)的時(shí)刻鎖存相位信息，并對(duì)鎖存的相位信息的值進(jìn)行解碼，以便輸出具有比 時(shí)鐘周期高的分辨率的低位，以及調(diào)整單元，它使所述比較器的輸出信號(hào)與所述主時(shí)鐘信號(hào)同步，并且通過使用由同步 操作得到的信號(hào)決定所述高位計(jì)數(shù)器的操作開始和停止的時(shí)刻以及用于鎖存所述主時(shí)鐘 信號(hào)的相位信息的值。
全文摘要
一種積分型AD轉(zhuǎn)換器、固體攝像器件和照相機(jī)系統(tǒng)。所述積分型AD轉(zhuǎn)換器包括比較器，它使輸入電壓與基準(zhǔn)電壓相比，所述基準(zhǔn)電壓具有電壓值隨時(shí)間線性變化的斜坡波形；高位計(jì)數(shù)器，它在所述比較器的輸出信號(hào)的反轉(zhuǎn)的觸發(fā)下，開始或停止對(duì)主時(shí)鐘信號(hào)的每個(gè)周期的計(jì)數(shù)操作；時(shí)間量化器，它使用包括不同相位的所述主時(shí)鐘信號(hào)的多個(gè)時(shí)鐘信號(hào)在輸出信號(hào)反轉(zhuǎn)的時(shí)刻鎖存相位信息，并對(duì)鎖存的相位信息的值進(jìn)行解碼，以便輸出具有比時(shí)鐘周期高的分辨率的低位；以及調(diào)整單元，它使輸出信號(hào)與所述主時(shí)鐘信號(hào)同步，并且通過使用由同步操作得到的信號(hào)決定所述高位計(jì)數(shù)器的操作開始和停止的時(shí)刻以及用于鎖存所述主時(shí)鐘信號(hào)的相位信息的值。因此，能夠防止出現(xiàn)火花誤差。
文檔編號(hào)H03M1/08GK101873136SQ20101014868
公開日2010年10月27日 申請(qǐng)日期2010年4月16日 優(yōu)先權(quán)日2009年4月24日
發(fā)明者高橋知宏 申請(qǐng)人:索尼公司