專利名稱：減少數模轉換器電壓內插放大器輸入差分對的方法和裝置的制作方法
技術領域：
本發(fā)明總體上涉及數模轉換電路，并且更具體地涉及用于減少數模轉換器電壓內插放大器的輸入差分對的數量的方法和裝置。
背景技術：
數模轉換器(DAC)架構常用于需要單調性的混合模式系統(tǒng)中，其中DAC充當將數字碼轉換為模擬信號的接口。常規(guī)DAC設計通常包括差分電阻串實施方式來產生輸出電壓。這些設計試圖通過向電壓內插放大器輸入這一輸出電壓來擴展差分電阻串DAC的分辨率。一種這樣的電阻串DAC設計包括將M位DAC與N位電壓內插放大器相結合，以實現M+N位的總分辨率，其中DAC被用以生成具有2n*、b的電壓差的兩個DAC電壓，該電壓差是跨粗DAC電路內的電阻串中的給定電阻器的電壓差。這兩個DAC電壓被輸入到電壓內插放大器中并被進行內插以生成最終DAC電壓輸出。常規(guī)電壓內插放大器設計使用2N個一元加權(unary-weighted)的相同輸入差分對，它們的漏極求和在一起并且各自的柵極由數字碼控制。相應地，對于這些常規(guī)放大器，隨著內插位N的增加，差分對的數量指數地增加。 每個差分對需要獨立的電流源；因此，差分對的增加不僅需要更多的電路基板面，還造成功耗的大幅增加。因此，需要有改進的電壓內插放大器設計，來降低目前的電壓內插設計的電路復雜度和功耗，從而創(chuàng)造出節(jié)省面積與功耗的電壓內插放大器。

發(fā)明內容
本公開內容的實施方式提供電壓內插放大器，其包括通過電阻衰減網絡連接的 N+1個輸入差分對，用以提供二進制加權的有效跨導。對比于常規(guī)電壓內插放大器設計，輸入差分對的數量和電路所消耗的功率得到了顯著地減少。本公開內容的前述的和其他的特征與優(yōu)點將通過連同附圖閱讀實施方式的以下詳細描述而進一步明顯。詳細的描述與附圖僅僅是本公開內容的示例說明，而不是對本發(fā)明由附加的權利要求及其等同物所定義的范圍所做出的限制。


實施方式在附圖中通過舉例的方式被示例說明，其中相似附圖標記表示類似部件，并且在其中圖1是示例DAC架構的電路圖；圖2是包括有如圖1中的DAC架構中所展示的電壓內插放大器的級的大體概況；圖3是在圖1的DAC中所展示的電壓內插放大器的前置放大級的示例實施方式的電路圖；圖4是示出在圖3的電壓內插放大器中所展示的電阻串的細節(jié)的示例說明；圖5A和圖5B示例說明用于示例復本電路和求和點的共模偏置方案；
圖6是在圖1的DAC架構中所展示的電壓內插放大器的低失調前置放大級的另一示例實施方式的電路圖；圖7是示例說明圖6的輸入差分對至電阻衰減網絡的連接的電路圖；圖8是示例說明圖1的電壓內插放大器的內部電路的示例實施方式的電路圖。
具體實施例方式在以下描述中，相似特征或元件在整個說明書及全部附圖中相應地以相同的附圖標記標不。本公開內容提供電壓內插放大器，其包括各自通過電阻衰減網絡連接的N+1個輸入差分對，用以提供二進制加權的有效跨導。對比于常規(guī)電壓內插放大器設計，輸入差分對的數量和電路所消耗的功率得到了顯著地減少，因為差分對的數量對于輸入位數量的任意增加僅僅線性地增加?，F在參考圖1，其示例說明了依照本公開內容而描述的總體DAC架構100，該架構包括示例DAC電路150和電壓內插放大器200(又被稱為“內插放大器”、“放大器”，和 “amp”)。輸入數據被提供給DAC架構100作為輸入數據位AmpBit<l:N>和DACBit<l:M>。 圖1的DAC電路150是M位DAC，其接收輸入數據位DACBit<l:M>，并輸出高輸出電壓V0H， 以及低輸出電壓VOL。DAC電路150不限于特定的DAC電路并且可包括任何差分電阻串DAC 或其他DAC電路。內插放大器200是N位電壓內插放大器，其接收輸入數據位AmpBi t< 1 N>。 M位DAC電路150和N位內插放大器200構成具有M+N位總分辨率的DAC架構100。圖1的DAC電路150包括高參考電壓節(jié)點VREFhkh和低參考電壓節(jié)點VREFOT。DAC 電路150在VREi^liai節(jié)點接收高參考電壓并在VREFujw節(jié)點接收低參考電壓。DAC電路150 響應于DACBit< 1 :M>信號，產生高輸出電壓和低輸出電壓，即VOH和VOL。對于示例電阻串 DAC,兩個輸出電壓VOH與VOL之間的電壓差是跨粗DAC電路150內的電阻串中的一個電阻器的電壓差。例如，如果DAC電路150是具有128個電阻器的7位DAC，并且1. 024V的參考電壓跨電阻串平均分配，那么跨位于這兩個電壓之間的一個電阻器的差異，并且因此，VOH 與VOL之間的差異大約為SmV(跨1 個電阻器分配1. 024V)?？珉娮璐械囊粋€電阻器的電壓差值還可以被表示為2n*VlSB，其中Vlsb = lmV。因此，如圖1中所示，N = 3，并且23*lmV =anV。高輸出電壓和低輸出電壓VOH與VOL作為輸入，與輸入數據位AmpBit<l :N> —同被提供給N位電壓內插放大器200。如圖2中所示，電壓內插放大器200包括三個級前置放大級210、增益級220，和輸出級230。一般而言，電壓內插放大器200在前置放大級210 處接收N個輸入數據位(AmpBit<l :N>)、電壓VOH和V0L，以及來自最終輸出電壓Vqut的反饋。每個輸入差分對包括第一晶體管和第二晶體管。輸入數據位AmpBit<l:N>選擇性地將電壓VOH和電壓VOL施加到輸入差分對中的第一晶體管，同時，來自于輸出電壓Vot的反饋被施加到第二晶體管。輸入差分對的電壓在隨后被衰減，以產生有效跨導，其中有效跨導是二進制加權的。來自輸入差分對中的第一晶體管和第二晶體管的電流隨后被發(fā)送至增益級 220。為了驅動電路負載，在增益級220的輸入上所接收到的來自第二晶體管的電流必須等于接收自第一晶體管的電流。為確保相等的電流，增益級220對最終輸出電壓Vot進行調節(jié)，以控制與前置放大級210相連的反饋。這強制來自輸入差分對中的第二晶體管的電流與來自輸入差分對中的第一晶體管的電流相匹配。經調節(jié)的最終輸出電壓Vot被提供在 DAC架構100的輸出級230上作為內插電壓值。本公開內容的幾個部件或部分可包括多重元件或元素，并且能夠被表示為所述元件按照特定順序的組。例如，圖1的電壓內插放大器200的輸入數據包括N個位。相應地，這些位可被表示為“AmpBit<l:N>”，其中“1”和“N”以升序的順序標示AmpBit 1或AmpBit<l> 直到AmpBit N或AmpBit<N> (及其之間的全部位)。另外，如果這些位被表示為“N: 1”，則這些數字以降序的順序標示AmpBit<N>直到AmpBit<l>(及其之間的全部位)。這種表示法可被應用到本公開內容內的任何元素/元件的組。另外，在本公開內容提到“第K”輸入差分對時，K被定義為對于輸入差分對PA^<1:N>而言的特定輸入差分對編號，而不是第N+1 對。例如，對于第一輸入差分對(ΡΑ^<1>)而言K = 1，對于第二輸入差分對(ΡΑ^<2>)而言K = 2...，并且對于第N輸入差分對(ΡΑ^<Ν>)而言K = N。本發(fā)明的實質主要涉及電壓內插放大器200的前置放大級210 ；因此，本領域中的技術人員應當明白，于此公開的改進的前置放大級可被應用到具有各式各樣的增益提升級和輸出級的各種內插放大電路，而不背離在本公開內容中所陳述和定義的本發(fā)明的范圍?，F在參考圖3，其示例說明了圖1中所展示的示例N位內插放大器200的低失調前置放大級210的示例實施方式。依照本公開內容，前置放大級210包括Ν+1個電流源， CS<1:N+1>,以及N+1個輸入差分對ΡΑ^<1:Ν+1>，其中電流源CS<1 :Ν+1>相應地向輸入差分對ΡΑ^<1:Ν+1>提供電流，如圖3中所示。每個輸入差分對ΡΑ^<1:Ν+1>包括第一晶體管303a和第二晶體管30北，其中每個晶體管303具有初始跨導Gm，并且每對的第一晶體管 303a與第二晶體管30 的源極在源節(jié)點305處被連接在一起。同時被連接到每對的源節(jié)點305的是輸入差分對ΡΑ^<1:Ν+1>的相應電流源CS<1:N+1>。在特別參考輸入差分對中的第一晶體管或第二晶體管時，將會相應地使用附圖標記“303a”和“30北”。但是，在對晶體管做出一般參考，并且晶體管到底是第一晶體管還是第二晶體管是無關緊要的時候，將會使用附圖標記“303”。因此，當在此使用附圖標記 “303”時，應當明白，對晶體管的參考適合于第一晶體管或第二晶體管，或者此全部二者。電壓內插放大器200的前置放大級210充當利用負反饋輸入的多個并聯(lián)的差分放大器。前置放大級210的負反饋輸入被連接為接收輸入差分對的第二晶體管30 的柵極上的輸出電壓VQUT。相應地，每個第二晶體管30 的柵極上的電壓Ve等于輸出電壓Vqut (即， 對于每個第二晶體管30北，\ = Vout)。前置放大級210的正輸入被連接為接收在高輸入電壓節(jié)點vmHKH上和在低輸入電壓節(jié)點VINot上的電壓。在一種實施方式中，在高輸入電壓節(jié)點VmHKH上所接收的電壓是來自DAC電路150的高輸出電壓V0H，而在低輸入電壓節(jié)點 VINlqwI所接收的電壓是來自DAC電路150的低輸出電壓VOL。輸入差分對:N>的第一晶體管303a的柵極經由開關302連接到輸入電壓節(jié)點VmHKH或VINot,而第N+1輸入差分對ΡΑ^<Ν+1>中的第一晶體管303a直接連接到低輸入電壓節(jié)點VINOT。相應地，對于輸入差分對:N>，每個第一晶體管303a的柵極上的電壓Ve等于VOH或VOL ；而在第 N+1輸入差分對的第一晶體管303a的柵極上的電壓Ve等于VOL。所述開關302由輸入數據位AmpBit<l:N>所控制，從而使得當一個輸入數據位 AmpBit<l:N>為“ 1”時，相應的開關302將其相應的第一晶體管柵極連接到高輸入電壓節(jié)點VI reH，并且晶體管303a的柵極上的電壓Ve為V0H。當一個輸入數據位AmpBit<l :N>為“0”時，相應的開關302將其相應的第一晶體管柵極連接到低輸入電壓節(jié)點VINot,并且晶體管303a的柵極上的電壓Ve為VOL。如圖3中所示，輸入數據位AmpBit<l :N>以相反順序連接到輸入差分對:N>，從而使輸入數據位AmpBit<l :N>相應地控制與輸入差分對 PAIR<N: 1>相連的開關302。因此，第一輸入差分對ΡΑ^<1>由AmpBit<N>所控制，而第N 輸入差分對ΡΑ^<Ν>由AmpBit<l>所控制。相應地，輸入數據位AmpBit<l :N>被選擇用以向輸入差分對:N>的第一晶體管303a施加特定電壓VOH或VOL。如圖3中所示，第一晶體管和第二晶體管303a和30 的漏極各自連接到電阻衰減網絡315。每個電阻衰減網絡315為輸入差分對PA^<1:N>的每個晶體管303產生二進制加權的有效跨導，并將相連的晶體管303的電流傳遞到求和點306。對于輸入差分對Ν>，第K輸入差分對的有效跨導被定義為Gm/ (2^1)，其中每個輸入差分對的有效跨導隨著K的增加而減小。第N+1輸入差分對ΡΑ^<Ν+1>的有效跨導等于第N輸入差分對的有效跨導，該值為Gm/QH)。這可以在幾種方式中實現。例如，如圖3中所示，第N+1輸入差分對ΡΑ^<Ν+1>中的晶體管303的漏極聯(lián)結到第N輸入差分對 PAIR<N>中的晶體管303的漏極。但是，應當明白在其他實施方式中，第N+1輸入差分對中的晶體管303的漏極可以與第N輸入差分對中的晶體管303的漏極相分離，并且連接到獨立的電阻衰減網絡315，該網絡和與第N輸入差分對的晶體管303的漏極相連的電阻衰減網絡315是相同的。圖4提供了圖3中所示的電阻衰減網絡315之一的更為詳細的示例說明。每個電阻衰減網絡315包括由電阻器404串聯(lián)成的串402，其中每個電阻器404具有電阻值R，并且每個電阻串402被連接到其相應的晶體管303的漏極、求和點306，以及復本電路312(求和點306和復本電路312在圖3和圖5-圖8中示出，并且在以下更加詳細地描述)。每個串402中的電阻器404的數量，并且因此，初始跨導的衰減，取決于同電阻衰減網絡315相連的特定輸入差分對。對于輸入差分對:N>，電阻串402包括21"個電阻器404，并且衰減輸入差分對的初始跨導，以提供有效跨導Gm/ (2s-1)。第N和第N+1輸入差分對再次共享同一電阻衰減網絡315，因為第N+1輸入差分對的漏極與第N輸入差分對的漏極是相互聯(lián)結的。但是，如果在另一實施方式中，第N+1輸入差分對具有獨立的電阻衰減網絡315，則其具有與同第N輸入差分對相連的電阻衰減網絡315相同數量的電阻器404，并且因此也提供相同的有效跨導，Gm/QH)。正如前面所提到的，每個電阻衰減網絡315的電阻串402將其相應晶體管303的漏極連接到求和點306和復本電路312。相應地，流自晶體管303的電流被沿著第一路徑 405和第二路徑410導引。第一路徑405連接到求和點306并具有電阻值0^-1)1 ；而第二路徑410連接到復本電路312并具有電阻值R。對于第K輸入差分對，在求和點306上所接收到的來自第一路徑405的電流可被表示為IK = VeWGm/^")，其中V_是與電阻衰減網絡315相連的晶體管303的柵極上的電壓。例如，如果電阻衰減網絡315與第二輸入差分對ΡΑ^<2>的第一晶體管303a相連，那么如果輸入數據位AmpBit<N-l>等于“1”則 VG(2) = V0H，而如果AmpBit<N-l> = 0則Ve⑵=VOL。如果電阻衰減網絡315與輸入差分對的第二晶體管30 相連，則電壓Veao等于輸出電壓VQUT，因為Vqut是與輸入差分對中的第二晶體管30 的柵極相連的反饋電壓。相應地，在第二輸入差分對ΡΑ^<2>中的晶體管303 的求和點306上所接收到的電流可被表示為I2 = Ve⑵*Gm/2，其中如果電流是接收自第一晶體管303a的，則Ve⑵為VOH或VOL(取決于輸入數據位AmpBit<N-l>)；或者如果電流是接收自第二晶體管30 的，則Ve⑵為VQUT。流自與第一晶體管303a相連的每個電阻衰減網絡315的電流受其相應的第一晶體管303a的柵極上的電壓Ve中的變化的影響，該電壓受輸入數據位AmpBit<l:N>中的變化的影響。因此，流自與第一晶體管303a相連的電阻衰減網絡315的電流是根據輸入數據位AmpBit<l :N>的狀態(tài)與在Vmmra節(jié)點和VINot節(jié)點上所接收到的電壓共同確定的。相反地，流自與第二晶體管30 相連的電阻衰減網絡315的電流受第二晶體管30 的柵極上的電壓Ve中的變化的影響，該電壓受輸出電壓Vot中的變化的影響。因此，(對于輸入差分對ΡΑ^<1:Ν>)第一晶體管303a的電壓Ve可通過調節(jié)輸入數據位AmpBit<l :N>而在位于 VINhkh和VINot的電壓之間切換，同時所有輸入差分對的第二晶體管30 的電壓Ve可通過調節(jié)Vot而改變。通過調節(jié)電壓Ve，流自每個電阻衰減網絡315的電流受到改變，因為該電流取決于電壓\，如以上所提供的并于以下再次表達的公式中所示IK = VeWGm/^")。返回參考圖3，由每個電阻衰減網絡315所提供的電流、被接收在求和點306上。 由求和點306接收到的來自與第一晶體管303a相連的電阻衰減網絡315的總電流在以下被稱為“第一電流”，并且由以下公式所表示If = Σ VG(K)*Gm/ (2^1) +VG(N+1)*Gm/ (2^1)自 K = 1 至 K = N，其中等于第K輸入差分對的第一晶體管303a的柵極上的電壓。另外，由求和點306接收到的來自與第二晶體管30 相連的電阻衰減網絡315的總電流在以下被稱為 “第二電流”，并且由以下公式所表示Is = Σ VG(K) *Gm/ (21") +VG(N+1)*Gm/ (2^1) = Σ V0UT*Gm/ (21") +V0UT*Gm/ (2^1)自 K = 1 至K = N。正如以上所討論，每個輸入差分對中的每個晶體管303的初始跨導等于Gm。因此在求和點306上接收到的所有第一晶體管303a或者所有第二晶體管30 的總有效跨導為 Gm+Gm/2+Gm/4+. . . +Gm/(2M)+Gm/(2^1) = 2Gm。例如，如果 N = 6，則所有輸入差分對 PAIR<1:7> 的總有效跨導為lGm+l/2Gm+l/4Gm+l/8Gm+l/16Gm+l/32Gm+l/32Gm = 2Gm。 如這一示例中所示，第一輸入差分對，PAIR<1>,具有最高有效跨導，IGm ；而第N和N+1對， PA^<6:7>，各自具有最低有效跨導，l/32Gm。相應地，以上對第一電流If和第二電流Is進行定義的公式可被重新定義如下If = Σ VG(K)*Gm/ (21") +VG(N+1)*Gm/ (2^1)從 K = 1 至 K = NIs = V⑶T*2Gm求和點306輸入到增益提升級220，因此為了實現準確的跨導比率，求和點306與復本電路312必須相對于彼此正確地偏置。這是通過圖5A和5B中所示的共模偏置方案而實現的，圖5A和5B分別提供了示例復本電路312和求和點306的示例說明。如圖5A中所示，復本電路312包括連接成二極管形式的NMOS晶體管510，該晶體管被設計用以將位于復本電路312處的信號的DC電平設置為IVes，該電壓是跨連接成二極管形式的NMOS晶體管 510的柵極和源極的電壓。另外，圖5B示例說明了求和點306，其具有可操作以設置前置放大級210的差分增益的第一對電阻器520，以及可操作以建立求和節(jié)點306的正確共模電壓的第二對電阻器525。圖6示例說明了圖1中所展示的示例N位電壓內插放大器200的低失調前置放大級210的另一示例實施方式。除了與第一晶體管303a相連的多個電阻衰減網絡315被第一單獨電阻衰減網絡61 所取代，并且與第二晶體管30 相連的多個電阻衰減網絡315被第二單獨電阻衰減網絡61 所取代以外，圖6中所示的實施方式與圖3中所示的相類似。 如圖6中所示，第一晶體管和第二晶體管303a與30 的漏極各自分別通過第一電阻衰減網絡和第二電阻衰減網絡61 和61 連接到求和點306和復本電路312。圖6的電阻衰減網絡61 和61 各自包括由個串聯(lián)的電阻器構成的單獨的串，其中每個電阻器具有電阻值R。電阻衰減網絡61 和61 與圖3中所示的實施方式的電阻衰減網絡315的相似之處在于，它們都可操作以衰減它們所連接的輸入差分對的晶體管303的初始跨導，以提供二進制加權的有效跨導，并將所連接的晶體管303的電流傳遞到求和點306。在本實施方式中，輸入差分對中的每個晶體管303的衰減取決于相應的晶體管 303的漏極沿電阻串所連接的位置。但是，漏極通常與電阻串相連，從而使每個晶體管303 的有效跨導為Gm/^")，其中每個輸入差分對的每個晶體管303的有效跨導隨著K的增加而減小。如同圖3中所示的實施方式，第N+1輸入差分對的晶體管303的漏極被聯(lián)結到第N 輸入差分對的晶體管303的漏極。相應地，第N+1輸入差分對的晶體管303的有效跨導等于第N輸入差分對的晶體管303的有效跨導，其值為Gm/QH)。圖7被提供用來更加詳細地示例說明以上依據圖6所討論的第一電阻衰減網絡 61fe。圖7中所示的第一電阻衰減網絡61 被示出在6位電壓內插放大器的低失調前置放大級700內。相應地，圖7的前置放大級700示例說明六個輸入數據位AmpBit<l :6>、七個輸入差分對PA^<1:7>，以及與輸入差分對的第一晶體管303a的漏極相連的第一電阻衰減網絡615a。雖然未示出，應當明白，第二電阻衰減網絡61 以與第一電阻衰減網絡61 連接求和點306、復本電路312，以及輸入差分對的第一晶體管303a相同的方式與求和點 306、復本電路312，以及輸入差分對的第二晶體管30 連接。圖7中所示的電阻衰減網絡61 包括由32 (2M)個串聯(lián)電阻器704構成的串702， 其中串702被連接到復本電路312和求和點306，并且每個電阻器具有電阻值R。對于每個輸入差分對，第一晶體管303a的漏極連接到電阻衰減網絡61 的電阻串702，從而使來自輸入差分對的第一晶體管303a的電流沿著兩條路徑流過電阻衰減網絡61 。第一路徑711 連接到求和點306，而第二路徑712連接到復本電路312。每個晶體管303a所連接的特定位置被確定為使第一路徑711與第二路徑712之間的電阻值比率為Oih-DR = R,其中第一路徑711提供電阻值(2^-1)R，以及有效跨導Gm/^")，而第二路徑具有電阻值R。第七輸入差分對(ΡΑ^<7>)的第一晶體管303a的漏極連接到第六輸入差分對(ΡΑ^<6>)的第一晶體管303a的漏極，并因此在與第六輸入差分對(ΡΑ^<6>)的第一晶體管303a相同的位置上連接到電阻衰減網絡615a。如同圖3中所示的實施方式，對于第K輸入差分對，在求和點306所接收到的來自特定晶體管303的第一路徑711的電流可被表示為IK = V^Gm/^")，其中Ve是在第一路徑711所起始的特定晶體管303的柵極上的電壓。例如，依據圖7，如果第二輸入差分對 ΡΑ^<2>的輸入數據位AmpBit<5>等于“ 1”，那么對于ΡΑ^<2>的第一晶體管303a而言Ve = VOH (位于VmHreH的電壓)。類似地，如果AmpBit<5> = 0，那么對于ΡΑ^<2>的第一晶體管 303a而言Ve = VOL (位于VINot的電壓)。雖然未示出，但應當明白，對于所有輸入差分對
1中的第二晶體管30北，電壓Ve等于輸出電壓VQUT，因為Vqut是連接到輸入差分對中的第二晶體管30 的柵極的反饋電壓。相應地，第二輸入差分對ΡΑ^<2>中的晶體管303的電流可被表示為I2 = Ve*Gm/2，其中如果電流是接收自第一晶體管303a的，則Ve為VOH或VOL (取決于輸入數據位AmpBit<5>)；或者如果電流是接收自第二晶體管30 的，則Ve為VQUT。如圖7中所示的示例實施方式所遵循的，對于相應的輸入對PA^<2:7>，串702中的電阻器704劃分為16:16、24:8、沘4、30:2，和31:1。這一劃分示出形成于漏極同電阻串 702相連的點上的兩條路徑的電阻值比率。這一比率能夠以簡化形式表示為1:1、3:1、7:1、 15:1，和31:1。相應地，第一路徑與第二路徑之間的電阻值比率為QH-DRA。應當指出的是，在該比率列表中沒有考慮ΡΑ^<1>，因為它的連接使得第一路徑711的電阻值為零并且初始跨導未被衰減，并且因此等于其有效跨導(因為對于K = 1，Gm/2K-1 = Gm)。本公開內容的其他實施方式可包括將第一輸入差分對ΡΑ^<1>中的晶體管303的漏極直接連接到求和點，因為第一輸入差分對的有效跨導等于其初始跨導。另外，分別在圖 3和圖6中示例說明的電阻衰減網絡315和615被提供作為衰減輸入差分對的初始跨導的方法的示例。相應地，本公開內容不限制在此處所公開的電阻衰減網絡315和615，并且可以包括其他衰減輸入差分對的初始跨導的方法。此外，雖然圖3和圖6中的復本電路312 是被示例說明為分開的，但它們可以是被所有電阻衰減網絡所共享的單個電路?，F在參考圖8，其示例說明了電壓內插放大器200的電路。正如以上所討論的，求和點306接收來自與第一晶體管303a相連的電阻衰減網絡的第一電流，以及來自與第二晶體管30 相連的電阻衰減網絡的第二電流。第一電流和第二電流隨后被提供作為對增益提升級230的輸入，該增益提升級在圖8中被示作運算放大器810。應當明白，運算放大器 810僅僅是用于提高增益的一種方法，并且只要前置放大級210與提供出足夠增益的電路相連，那么就不必要包括特定的放大器810。為了確保電壓內插放大器200的正確工作，第一電流應當與進入求和點306的第二電流基本上相等(即，If = Is)。運算放大器810檢測求和點306的輸入上的電壓并且調節(jié)Vott，使得這兩個電壓相等。由此產生的電壓Vot是位于輸出級230上的內插電壓值。 正如以上所討論的，輸出級230還被用以提供低阻抗輸出，作為前置放大級210的負反饋輸入。正如前面所討論的，第一電流是由輸入數據位AmpBit<l:N>與在Vmmai和VINot 處接收到的電壓所共同決定的，而第二電流是由輸出電SVot所決定的。因此，為了在增益提升級220平均第一電流和第二電流，運算放大器810對輸出電壓Vqut進行調制，以驅動第二晶體管30北，并且從而使第二電流與第一電流相匹配。這被演示于以下公式中If = Is — Σ VG(K)*Gm/(2K_1) +VG(N+1)*Gm/(2N_1) = V0UT*2Gm
2V0UT = Σ VG(K)/ (21") +V咖)/ Μ—1)，從 K = 1 至 K = N。 依據輸入數據位AmpBit<l N>，調制輸出電壓Vqut是位于Vmmai和VINot處的輸入電壓的內插電壓。相應地，這一內插電壓被提供在輸出級230上作為電壓內插放大器200 的輸出。
權利要求
1.一種裝置，包含多個輸入差分對，每對包括第一晶體管和第二晶體管并且具有初始跨導，每個輸入差分對的所述第一晶體管和第二晶體管在源節(jié)點處耦合；與第一部分的所述第一晶體管的柵極相耦合的開關，所述開關可以響應于數字輸入數據進行操作，以將所述柵極耦合到高輸入電壓節(jié)點或者低輸入電壓節(jié)點；與第一部分的所述輸入差分對的每個中的第一晶體管相耦合的第一衰減網絡，所述第一衰減網絡可操作以衰減所述第一部分的輸入差分對中的所述第一晶體管的初始跨導，以產生二進制加權的有效跨導；以及與所述第一部分的輸入差分對的每個中的第二晶體管相耦合的第二衰減網絡，所述第二衰減網絡可操作以衰減所述第一部分的輸入差分對中的所述第二晶體管的初始跨導，以產生二進制加權的有效跨導；其中所述多個輸入差分對中的輸入差分對數量比所述裝置所接收到的數字輸入數據的位數量多一個。
2.如權利要求1中所述的裝置，還包括 與每個源節(jié)點相耦合的電流源；在第一求和節(jié)點上與所述第一衰減網絡相耦合，并且在第二求和節(jié)點上與所述第二衰減網絡相耦合的求和電路，所述求和電路可操作以結合在所述第一求和節(jié)點和第二求和節(jié)點中每個上的有效跨導，并且在所述第一求和節(jié)點上為所述第一部分的輸入差分對中的所述第一晶體管產生二進制加權的總有效跨導，并且在所述第二求和節(jié)點上為所述第一部分的輸入差分對中的所述第二晶體管產生二進制加權的總有效跨導；以及與所述第一衰減網絡和第二衰減網絡相耦合的復本電路，所述復本電路可操作以接收來自所述第一衰減網絡和第二衰減網絡的電流的一部分。
3.如權利要求1中所述的裝置，其中有K個輸入差分對，每個輸入差分對的初始跨導為 Gm，而二進制加權的有效跨導是Gm/^")的函數。
4.如權利要求1中所述的裝置，其中第二部分的所述第一晶體管的柵極直接耦合到所述低輸入電壓節(jié)點。
5.如權利要求2中所述的裝置，其中所述求和電路在所述第一求和節(jié)點上直接耦合到第二部分的所述輸入差分對中的第一晶體管，并且在所述第二求和點上直接耦合到所述第二部分的所述輸入差分對中的第二晶體管；所述求和電路可操作以在所述第一求和節(jié)點上結合來自所述第一衰減網絡的有效跨導和來自所述第二部分的輸入差分對中的所述第一晶體管的初始跨導，以為所述第一部分和第二部分的輸入差分對中的所述第一晶體管產生二進制加權的總有效跨導；并且所述求和電路可操作以在所述第二求和節(jié)點上結合來自所述第二衰減網絡的有效跨導和來自所述第二部分的輸入差分對中的所述第二晶體管的初始跨導，以為所述第一部分和第二部分的輸入差分對中的所述第二晶體管產生二進制加權的總有效跨導。
6.如權利要求2中所述的裝置，其中所述第一衰減網絡和第二衰減網絡各自包括多個電阻串。
7.如權利要求6中所述的裝置，其中構成所述第一衰減網絡的所述多個電阻串中的每一個都被耦合到所述求和電路、所述復本電路、以及所述第一部分的輸入差分對中的一個所述第一晶體管。
8.如權利要求6中所述的裝置，其中構成所述第二衰減網絡的所述多個電阻串中的每一個都被耦合到所述求和電路、所述復本電路、以及所述第一部分的輸入差分對中的一個所述第二晶體管。
9.如權利要求2中所述的裝置，其中所述第一衰減網絡和第二衰減網絡各自包括串聯(lián)的電阻串，所述第一晶體管和第二晶體管與串中的不同分接頭相耦合。
10.如權利要求9中所述的裝置，其中構成所述第一衰減網絡的所述電阻串被耦合到所述求和電路、所述復本電路、以及所述第一部分的輸入差分對中的每一個所述第一晶體管。
11.如權利要求9中所述的裝置，其中構成所述第二衰減網絡的所述電阻串被耦合到所述求和電路、所述復本電路、以及所述第一部分的輸入差分對中的每一個所述第二晶體管。
12.如權利要求2中所述的裝置，還包括與所述第一求和節(jié)點和第二求和節(jié)點相耦合的差分放大器電路，所述差分放大器電路可操作以接收于所述第一求和節(jié)點和第二求和節(jié)點上接收的來自所述跨導的電流，并且產生輸出電壓。
13.如權利要求12中所述的裝置，其中所述輸出電壓被耦合到所有輸入差分對中的第二晶體管的柵極。
14.如權利要求13中所述的裝置，其中所述差分放大器電路可操作以調節(jié)所述輸出電壓，以在被接收于所述第二求和節(jié)點上的跨導的電流中產生變化，使得被接收于所述第二求和節(jié)點上的跨導的電流基本上等于被接收于所述第一求和節(jié)點上的跨導的電流。
15.如權利要求2中所述的裝置，還包括與所述高輸入電壓節(jié)點和所述低輸入電壓節(jié)點相耦合的電阻串DAC，所述電阻串DAC 可操作以在所述高輸入電壓節(jié)點上生成高輸入電壓并且在所述低輸入電壓節(jié)點上生成低輸入電壓。
16.一種裝置，包括第一輸入差分對和第二輸入差分對，每對包括具有初始跨導的第一晶體管和第二晶體管，每個輸入差分對的所述第一晶體管和第二晶體管在源節(jié)點上耦合；與所述第一輸入差分對的第一晶體管的柵極相耦合的開關，所述開關可以響應于數字輸入數據進行操作，以將所述柵極耦合到高輸入電壓節(jié)點或者低輸入電壓節(jié)點；與所述第一輸入差分對和第二輸入差分對中的每個的第一晶體管和第二晶體管相耦合的衰減網絡，所述衰減網絡可操作以衰減所述第一晶體管和第二晶體管的初始跨導，以產生二進制加權的有效跨導；以及與所述衰減網絡相耦合的求和電路，所述求和電路可操作以接收所述第一輸入差分對和第二輸入差分對的所述第一晶體管和第二晶體管的有效跨導；其中所述第二輸入差分對的所述第一晶體管的柵極直接耦合到所述低輸入電壓節(jié)點， 并且所述第二輸入差分對的第一晶體管和第二晶體管的有效跨導等于所述第一輸入差分對的第一晶體管和第二晶體管的有效跨導。
17.如權利要求16中所述的裝置，其中所述求和電路在第一求和節(jié)點上耦合到與所述第一輸入差分對和第二輸入差分對中的每個的第一晶體管相耦合的衰減網絡，并且在第二求和節(jié)點上耦合到與所述第一輸入差分對和第二輸入差分對中的每個的第二晶體管相耦合的衰減網絡，所述求和電路還可操作以結合在所述第一求和節(jié)點和第二求和節(jié)點中每個上的有效跨導，并在所述第一求和節(jié)點上為所述第一輸入差分對和第二輸入差分對中的每個的所述第一晶體管產生二進制加權的總有效跨導，并且在所述第二求和節(jié)點上為所述第一輸入差分對和第二輸入差分對中的每個的所述第二晶體管產生二進制加權的總有效跨導。
18.如權利要求17中所述的裝置，其中所述衰減網絡各自包括電阻串。
19.如權利要求18中所述的裝置，其中每個電阻串都被耦合到所述求和電路、復本電路、以及所述第一輸入差分對和第二輸入差分對中的所述第一晶體管或第二晶體管之一；其中所述復本電路可操作以接收來自每個衰減網絡的電流的一部分。
20.如權利要求17中所述的裝置，其中與所述第一輸入差分對和第二輸入差分對中的每個的第一晶體管相耦合的衰減網絡包括串聯(lián)的電阻串，所述第一晶體管與串中的不同分接頭相耦合；并且與所述第一輸入差分對和第二輸入差分對中的每個的第二晶體管相耦合的衰減網絡包括串聯(lián)的電阻串，所述第二晶體管與串中的不同分接頭相耦合。
21.如權利要求20中所述的裝置，其中構成與所述第一晶體管相耦合的衰減網絡的所述電阻串被進一步耦合到所述求和電路和復本電路，所述復本電路可操作以接收來自與所述第一晶體管相耦合的衰減網絡的電流的一部分。
22.如權利要求20中所述的裝置，其中構成與所述第二晶體管相耦合的衰減網絡的所述電阻串被進一步耦合到所述求和電路和復本電路，所述復本電路可操作以接收來自與所述第二晶體管相耦合的衰減網絡的電流的一部分。
23.如權利要求17中所述的裝置，還包括與所述第一求和節(jié)點和第二求和節(jié)點相耦合的差分放大器電路，所述差分放大器電路可操作以接收于所述第一求和節(jié)點和第二求和節(jié)點上接收的來自所述跨導的電流，并產生輸出電壓。
24.如權利要求23中所述的裝置，其中所述輸出電壓被耦合到所述第一輸入差分對和第二輸入差分對中的所述第二晶體管的柵極。
25.如權利要求23中所述的裝置，其中所述差分放大器電路可操作以調節(jié)所述輸出電壓，以在被接收于所述第二求和節(jié)點上的跨導的電流中產生變化，使得被接收于所述第二求和節(jié)點上的跨導的電流基本上等于被接收于所述第一求和節(jié)點上的跨導的電流。
26.如權利要求17中所述的裝置，還包括與所述高輸入電壓節(jié)點和所述低輸入電壓節(jié)點相耦合的電阻串DAC，所述電阻串DAC 可操作以在所述高輸入電壓節(jié)點上生成高輸入電壓，并在所述低輸入電壓節(jié)點上生成低輸入電壓。
27.一種裝置，包括第一輸入差分對和第二輸入差分對，每對包括具有初始跨導的第一晶體管和第二晶體管，每個輸入差分對的所述第一晶體管和第二晶體管在源節(jié)點上耦合；與所述第一輸入差分對和第二輸入差分對的第一晶體管的柵極相耦合的開關，所述開關可以響應于數字輸入數據進行操作，以將所述柵極耦合到高輸入電壓節(jié)點或者低輸入電壓節(jié)點；與所述第一輸入差分對和第二輸入差分對中的每個的第一晶體管和第二晶體管相耦合的衰減網絡，所述衰減網絡可操作以衰減所述第一晶體管和第二晶體管的初始跨導，以產生二進制加權的有效跨導；以及與所述衰減網絡相耦合的求和電路，所述求和電路可操作以接收所述第一輸入差分對和第二輸入差分對的所述第一晶體管和第二晶體管的有效跨導；其中所述第一輸入差分對的有效跨導等于所述第一輸入差分對的初始跨導，并且所述第二輸入差分對的有效跨導等于所述第一輸入差分對的有效跨導的一半。
28.如權利要求27中所述的裝置，其中所述求和電路在第一求和節(jié)點上耦合到與所述第一輸入差分對和第二輸入差分對中的每個的第一晶體管相耦合的衰減網絡，并且在第二求和節(jié)點上耦合到與所述第一輸入差分對和第二輸入差分對中的每個的第二晶體管相耦合的衰減網絡，所述求和電路還可操作以結合所述第一求和節(jié)點和第二求和節(jié)點中的每個上的有效跨導，并在所述第一求和節(jié)點上為所述第一輸入差分對和第二輸入差分對中的每個的所述第一晶體管產生二進制加權的總有效跨導，并且在所述第二求和節(jié)點上為所述第一輸入差分對和第二輸入差分對中的每個的所述第二晶體管產生二進制加權的總有效跨導。
29.如權利要求觀中所述的裝置，其中所述衰減網絡各自包括電阻串。
30.如權利要求四中所述的裝置，其中每個電阻串都被耦合到所述求和電路、復本電路、以及所述第一輸入差分對和第二輸入差分對中的所述第一晶體管或第二晶體管之一；其中所述復本電路可操作以接收來自每個衰減網絡的電流的一部分。
31.如權利要求觀中所述的裝置，其中與所述第一輸入差分對和第二輸入差分對中的每個的第一晶體管相耦合的衰減網絡包括串聯(lián)的電阻串，所述第一晶體管與串中的不同分接頭相耦合；并且與所述第一輸入差分對和第二輸入差分對中的每個的第二晶體管相耦合的衰減網絡包括串聯(lián)的電阻串，所述第二晶體管與串中的不同分接頭相耦合。
32.如權利要求31中所述的裝置，其中構成與所述第一晶體管相耦合的衰減網絡的所述電阻串被進一步耦合到所述求和電路和復本電路，所述復本電路可操作以接收來自與所述第一晶體管相耦合的衰減網絡的電流的一部分。
33.如權利要求31中所述的裝置，其中構成與所述第二晶體管相耦合的衰減網絡的所述電阻串被進一步耦合到所述求和電路和復本電路，所述復本電路可操作以接收來自與所述第二晶體管相耦合的衰減網絡的電流的一部分。
34.如權利要求28中所述的裝置，還包括與所述第一求和節(jié)點和第二求和節(jié)點相耦合的差分放大器電路，所述差分放大器電路可操作以接收于所述第一求和節(jié)點和第二求和節(jié)點上接收的來自所述跨導的電流，并產生輸出電壓。
35.如權利要求34中所述的裝置，其中所述輸出電壓被耦合到所述第一輸入差分對和第二輸入差分對中的所述第二晶體管的柵極。
36.如權利要求34中所述的裝置，其中所述差分放大器電路可操作以調節(jié)所述輸出電壓，以在被接收于所述第二求和節(jié)點上的跨導的電流中產生變化，使得被接收于所述第二求和節(jié)點上的跨導的電流基本上等于被接收于所述第一求和節(jié)點上的跨導的電流。
37.如權利要求28中所述的裝置，還包括與所述高輸入電壓節(jié)點和所述低輸入電壓節(jié)點相耦合的電阻串DAC，所述電阻串DAC 可操作以在所述高輸入電壓節(jié)點上生成高輸入電壓，并在所述低輸入電壓節(jié)點上生成低輸入電壓。
38.一種裝置，包括多個輸入差分對，每對包括具有初始跨導的第一晶體管和第二晶體管，每個輸入差分對的所述第一晶體管和第二晶體管在源節(jié)點上耦合；與第一部分的所述輸入差分對中的第一晶體管的柵極相耦合的開關，所述開關可以響應于數字輸入數據進行操作，以將所述柵極耦合到高輸入電壓節(jié)點或者低輸入電壓節(jié)點；與每一個所述輸入差分對中的第一晶體管和第二晶體管相耦合的衰減網絡，所述衰減網絡可操作以衰減所述第一晶體管和第二晶體管的初始跨導，以產生二進制加權的有效跨導；以及與所述衰減網絡相耦合的求和電路，所述求和電路可操作以接收所述第一輸入差分對和第二輸入差分對的所述第一晶體管和第二晶體管的有效跨導；其中最后的輸入差分對中的所述第一晶體管的柵極直接耦合到所述低輸入電壓節(jié)點， 并且所述最后的輸入差分對的有效跨導等于前一個輸入差分對的有效跨導；并且其中第一輸入差分對的有效跨導等于所述第一輸入差分對的初始跨導。
39.如權利要求38中所述的裝置，其中所述多個輸入差分對中的輸入差分對數量比所述裝置所接收的數字輸入數據的位數量多一個。
40.如權利要求38中所述的裝置，其中所述求和電路在第一求和節(jié)點上耦合到與所述多個輸入差分對中的每一個中的第一晶體管相耦合的衰減網絡，并且在第二求和節(jié)點上耦合到與所述多個輸入差分對中的每一個中的第二晶體管相耦合的衰減網絡，所述求和電路可操作以結合在所述第一求和節(jié)點和第二求和節(jié)點中的每個上的有效跨導，并在所述第一求和節(jié)點上為所述多個輸入差分對中的所述第一晶體管產生二進制加權的總有效跨導，并且在所述第二求和節(jié)點上為所述多個輸入差分對中的所述第二晶體管產生二進制加權的總有效跨導。
41.如權利要求38中所述的裝置，其中有K個輸入差分對，每個輸入差分對的初始跨導為Gm，而二進制加權的有效跨導是Gm/QK—1)的函數。
42.如權利要求40中所述的裝置，其中所述衰減網絡各自包括電阻串。
43.如權利要求42中所述的裝置，其中每個電阻串都被耦合到所述求和電路、復本電路、以及所述多個輸入差分對中的所述第一晶體管或第二晶體管之一；其中所述復本電路可操作以接收來自每個衰減網絡的電流的一部分。
44.如權利要求40中所述的裝置，其中與所述多個輸入差分對中的每一個中的第一晶體管相耦合的衰減網絡包括串聯(lián)的電阻串，所述第一晶體管與串中的不同分接頭相耦合；并且與所述多個輸入差分對中的每一個中的第二晶體管相耦合的衰減網絡包括串聯(lián)的電阻串，所述第二晶體管與串中的不同分接頭相耦合。
45.如權利要求44中所述的裝置，其中構成與所述第一晶體管相耦合的衰減網絡的所述電阻串被進一步耦合到所述求和電路和復本電路，所述復本電路可操作以接收來自與所述第一晶體管相耦合的衰減網絡的電流的一部分。
46.如權利要求44中所述的裝置，其中構成與所述第二晶體管相耦合的衰減網絡的所述電阻串被進一步耦合到所述求和電路和復本電路，所述復本電路可操作以接收來自與所述第二晶體管相耦合的衰減網絡的電流的一部分。
47.如權利要求40中所述的裝置，還包括與所述第一求和節(jié)點和第二求和節(jié)點相耦合的差分放大器電路，所述差分放大器電路可操作以接收于所述第一求和節(jié)點和第二求和節(jié)點上接收的來自所述跨導的電流，并產生輸出電壓。
48.如權利要求47中所述的裝置，其中所述輸出電壓被耦合到所述多個輸入差分對中的所述第二晶體管的柵極。
49.如權利要求48中所述的裝置，其中所述差分放大器電路可操作以調節(jié)所述輸出電壓，以在被接收于所述第二求和節(jié)點上的跨導的電流中產生變化，使得被接收于所述第二求和節(jié)點上的跨導的電流基本上等于被接收于所述第一求和節(jié)點上的跨導的電流。
50.如權利要求40中所述的裝置，還包括與所述高輸入電壓節(jié)點和所述低輸入電壓節(jié)點相耦合的電阻串DAC，所述電阻串DAC 可操作以在所述高輸入電壓節(jié)點上生成高輸入電壓，并在所述低輸入電壓節(jié)點上生成低輸入電壓。
51.一種用于產生內插電壓的方法，包括接收高輸入電壓、低輸入電壓、以及數字輸入數據；響應于所述數字輸入數據，選擇性地將多個輸入差分對中的第一晶體管耦合到所述高輸入電壓和低輸入電壓；在所述多個輸入差分對中的第二晶體管上接收反饋電壓；衰減所述多個輸入差分對中的所述第一晶體管和第二晶體管的初始跨導，以為所述多個輸入差分對中的所述第一晶體管和第二晶體管產生二進制加權的有效跨導；將所述第一晶體管和第二晶體管的二進制加權的有效跨導用作對差分放大器的輸入；基于所述多個輸入差分對中的所述第一晶體管和第二晶體管的二進制加權的跨導，產生內插電壓；將所述內插電壓用作所述反饋電壓；以及輸出所述內插電壓；其中所述多個輸入差分對中的輸入差分對數量比所接收的數字輸入數據的位數量多一個。
52.如權利要求51中所述的方法，還包括通過切換所述第一晶體管所耦合的電壓來調節(jié)所述第一晶體管的二進制加權的有效跨導；以及響應于所述第一晶體管的二進制加權的有效跨導中的變化，調節(jié)所述第二晶體管的二進制加權的有效跨導。
全文摘要
本發(fā)明提供減少數模轉換器電壓內插放大器輸入差分對的方法和裝置。對于在數模轉換器架構中所使用的電壓內插放大器，所述電壓內插放大器所需的輸入差分對的數量可被減少為使得N位電壓內插放大器包括N+1個通過電阻衰減網絡連接的輸入差分對，以提供二進制加權的有效跨導。對比于常規(guī)電壓內插放大器設計，輸入差分對的數量和電路所消耗的功率被顯著地減少和降低，從而創(chuàng)造出節(jié)省面積與能耗的電壓內插放大器。
文檔編號H03F3/45GK102403966SQ20101028264
公開日2012年4月4日 申請日期2010年9月14日 優(yōu)先權日2010年9月14日
發(fā)明者楊健, 趙建華 申請人:意法半導體研發(fā)(上海)有限公司