專利名稱：數(shù)模轉(zhuǎn)換器及碼映射方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種數(shù)模轉(zhuǎn)換器(digital-to-analog converter，以下簡(jiǎn)稱為DAC) 及碼映射方法，特別是關(guān)于一種整合了開關(guān)電容電路以及直接電荷轉(zhuǎn)移電路結(jié)構(gòu)的數(shù)模轉(zhuǎn) 換器以及應(yīng)用于所述數(shù)模轉(zhuǎn)換器的碼映射方法。
背景技術(shù)：
在很多電子裝置中，DAC是普通的電路元件，并且根據(jù)數(shù)字輸入值，DAC可以產(chǎn)生 應(yīng)用于后端電路的模擬輸出電壓。傳統(tǒng)的，高速DAC電路由電流引導(dǎo)(current steering) DAC結(jié)構(gòu)來實(shí)現(xiàn)。盡管電流引導(dǎo)DAC結(jié)構(gòu)具有速率高的優(yōu)點(diǎn)，其也具有占用面積大以及功率 消耗高的不足。因此，電流引導(dǎo)DAC結(jié)構(gòu)只適用于低于10位且高于IOOMHz的應(yīng)用，而不適 用于低功率消耗的應(yīng)用。關(guān)于低功率消耗的應(yīng)用，開關(guān)電容(switched capacitor,以下簡(jiǎn)稱為SC)DAC結(jié) 構(gòu)或以電阻串(R-string)子DAC配置的SC DAC結(jié)構(gòu)可以兼顧到性能、面積以及功率消 耗。然而，這類結(jié)構(gòu)的性能卻受限于運(yùn)算放大器(operational amplifier，以下簡(jiǎn)稱為 0ΡΑ)的回轉(zhuǎn)率(slew-rate)。直接電荷轉(zhuǎn)移的SC DAC結(jié)構(gòu)可以解決以上所述的回轉(zhuǎn)率問 題，但與電阻串子DAC配置的SC DAC結(jié)構(gòu)相比較來說，如果兩者具有相同數(shù)目的量化電平 (quantized level)，則直接電荷轉(zhuǎn)移的SC DAC結(jié)構(gòu)需要更多的電容。因此，為了同時(shí)具備 上述所有優(yōu)點(diǎn)，而不增加DAC結(jié)構(gòu)中的電容數(shù)量，需要改善現(xiàn)有的DAC結(jié)構(gòu)。

發(fā)明內(nèi)容
有鑒于此，特提供以下技術(shù)方案本發(fā)明的實(shí)施方式提供了一種數(shù)模轉(zhuǎn)換器，包含運(yùn)算放大電路，包含差分輸入端 對(duì)以及差分輸出端對(duì)；開關(guān)電容電路，耦接于運(yùn)算放大電路的差分輸入端對(duì)；電阻串子電 路，耦接于開關(guān)電容電路以及運(yùn)算放大電路的差分輸入端對(duì)；以及直接電荷轉(zhuǎn)移電路，耦接 于運(yùn)算放大電路的差分輸入端對(duì)以及差分輸出端對(duì)。本發(fā)明的實(shí)施方式另提供了一種數(shù)模轉(zhuǎn)換器，用于將數(shù)字輸入碼轉(zhuǎn)換為模擬輸 出，數(shù)字輸入碼包含第一碼段、第二碼段以及第三碼段，所述數(shù)模轉(zhuǎn)換器包含運(yùn)算放大電 路，包含差分輸入端對(duì)以及差分輸出端對(duì)；開關(guān)電容電路，耦接于運(yùn)算放大電路的差分輸入 端對(duì)；電阻串子電路，耦接于開關(guān)電容電路以及運(yùn)算放大電路的差分輸入端對(duì)；直接電荷 轉(zhuǎn)移電路，耦接于運(yùn)算放大電路的差分輸入端對(duì)以及差分輸出端對(duì)；以及碼轉(zhuǎn)換電路，用于 根據(jù)指定映射方式，將具有N位的第一碼段轉(zhuǎn)換為具有P位的更新后的第一碼段，其中N小 于P，第一碼段用于控制直接電荷轉(zhuǎn)移電路，第二碼段用于控制開關(guān)電容電路以及第三碼段 用于控制電阻串子電路。本發(fā)明的實(shí)施方式另提供了一種碼映射方法，包含提供具有M位的數(shù)字輸入碼； 檢查M位的第一位以產(chǎn)生檢查結(jié)果；根據(jù)檢查結(jié)果，決定是否對(duì)M位的第二位到第M位執(zhí)行 二補(bǔ)數(shù)運(yùn)算；以及根據(jù)指定映射方式，將M位的第一位到第N位轉(zhuǎn)換為P位。
以上所述的數(shù)模轉(zhuǎn)換器及碼映射方法，兼具多種數(shù)模轉(zhuǎn)換器結(jié)構(gòu)的優(yōu)點(diǎn)，可提高 速率并降低功耗，且不必增加所需電容的數(shù)目。


圖1是根據(jù)本發(fā)明第一實(shí)施方式的DAC的方框圖。圖2是根據(jù)本發(fā)明實(shí)施方式圖1所示的DAC的詳細(xì)電路結(jié)構(gòu)的示意圖。圖3是根據(jù)本發(fā)明實(shí)施方式圖2所示的第一相位信號(hào)以及第二相位信號(hào)的波形 圖。圖4是根據(jù)本發(fā)明實(shí)施方式的圖1所示的碼轉(zhuǎn)換電路的實(shí)例示意圖。圖5是根據(jù)本發(fā)明實(shí)施方式的碼映射算法的簡(jiǎn)化流程圖。圖6是根據(jù)本發(fā)明實(shí)施方式圖5所示的碼映射算法的表格。圖7是傳統(tǒng)碼映射算法的表格。圖8是根據(jù)本發(fā)明實(shí)施方式的碼映射方法的流程圖。
具體實(shí)施例方式在本說明書以及權(quán)利要求書當(dāng)中使用了某些詞匯來指代特定的元件。本領(lǐng)域的技 術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同樣的元件。本說明書及權(quán)利要 求并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準(zhǔn)則。 在通篇說明書及權(quán)利要求當(dāng)中所提及的“包含”是一個(gè)開放式的用語，因此應(yīng)解釋成“包含 但不限定于”。另外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中 描述第一裝置耦接于第二裝置，則代表第一裝置可以直接電氣連接于第二裝置，或通過其 它裝置或連接手段間接地電氣連接至第二裝置。請(qǐng)參閱圖1，圖1是根據(jù)本發(fā)明第一實(shí)施方式的DAC 100的方框圖。DAC 100包含， 但并不限于0ΡΑ電路110、SC電路120、電阻串子電路130、直接電荷轉(zhuǎn)移電路140以及碼 轉(zhuǎn)換電路160。DAC 100將數(shù)字輸入碼Din轉(zhuǎn)換為模擬輸出，其中數(shù)字輸入碼Din具有第一碼 段CS1、第二碼段CS2以及第三碼段CS3。在一個(gè)實(shí)施方式中，數(shù)字輸入碼Din具有由D[9:0] 所表示的10個(gè)位，其中，D[9:6]表示第一碼段CS1, D[5]表示第二碼段CS2，且D[4:0]表示 第三碼段CS3。第一碼段CS1用于控制直接電荷轉(zhuǎn)移電路140、第二碼段用于控制SC電 路120以及第三碼段(^3用于控制電阻串子電路130。請(qǐng)繼續(xù)參閱圖1，OPA電路110具有差分輸入端對(duì)IN_P及IN_N，以及差分輸出端對(duì) 0UT_P及0UT_N。SC電路120耦接于OPA電路110的差分輸入端對(duì)IN_P及IN_N。電阻串 子電路130耦接于SC電路120以及OPA電路110的差分輸入端對(duì)IN_P及IN_N。直接電荷 轉(zhuǎn)移電路140耦接于OPA電路110的差分輸入端對(duì)IN_P及IN_N以及差分輸出端對(duì)0UT_P 及0UT_N。碼轉(zhuǎn)換電路160用于根據(jù)指定映射方式(designated mapping manner)，將具有 N位的第一碼段CS1轉(zhuǎn)換為具有P位的更新后的第一碼段CS11,其中N小于P。舉例來說，N 等于4，且P等于14。此外，需注意，N和P是可以基于實(shí)際的應(yīng)用來調(diào)節(jié)的，而不是固定的 數(shù)字。以下將詳細(xì)描述OPA電路110、SC電路120、電阻串子電路130、直接電荷轉(zhuǎn)移電路 140以及碼轉(zhuǎn)換電路160的結(jié)構(gòu)及其操作。
請(qǐng)參閱圖2。圖2是根據(jù)本發(fā)明實(shí)施方式圖1所示的DAC 100的詳細(xì)電路結(jié)構(gòu)的 示意圖。在這個(gè)實(shí)施方式中，OPA電路110包含OPA 200以及濾波電容對(duì)CF。OPA 200包 含以上所述的差分輸入端對(duì)IN_P及IN_N，以及差分輸出端對(duì)0UT_P及0UT_N。每個(gè)濾波電 容CF耦接于OPA 200的差分輸入端對(duì)IN_P及IN_N中的一個(gè)，以及OPA 200的差分輸出端 對(duì)0UT_P及0UT_N中的一個(gè)之間。SC電路120包含第一輸入電容對(duì)Cini以及第一開關(guān)單 元210。第一開關(guān)單元210耦接于第一輸入電容對(duì)Cini，且具有多個(gè)開關(guān)，用于控制第一輸 入電容對(duì)Cini連接到第一參考電壓VREF_P、連接到第二參考電壓VREF_N或使第一輸入電容 對(duì)Cini相互連接。電阻串子電路130包含第二輸入電容對(duì)Cin2、第二開關(guān)單元220以及第三 開關(guān)單元230。第二開關(guān)單元220耦接于第二輸入電容對(duì)Cin2且具有多個(gè)開關(guān)，用于控制將 第二輸入電容對(duì)Cin2連接到第三參考電壓VLSB_P或第四參考電壓VLSB_N。第三開關(guān)單元 230耦接于第一輸入電容對(duì)Cini與濾波電容對(duì)CF之間，以及耦接于第二輸入電容對(duì)Cin2與 濾波電容對(duì)CF之間，用于控制是否從第一輸入電容對(duì)Cini以及第二輸入電容對(duì)Cin2將電荷 轉(zhuǎn)移到濾波電容對(duì)CF。直接電荷轉(zhuǎn)移電路140包含多個(gè)區(qū)塊142。每個(gè)區(qū)塊142包含第三輸入電容對(duì) Cin3、第四開關(guān)單元MO以及第五開關(guān)單元250。第四開關(guān)單元240具有第一開關(guān)SWl以及 第二開關(guān)SW2。第五開關(guān)單元250具有耦接于第三輸入電容對(duì)Cin3與濾波電容對(duì)CF之間的 多個(gè)開關(guān)SW3-SW12，用于控制是否從第三輸入電容對(duì)Cin3將電荷轉(zhuǎn)移到濾波電容對(duì)CF。圖 2顯示了以上所述的開關(guān)連接方式，為了簡(jiǎn)潔起見，此處省略對(duì)其進(jìn)一步的描述。需要特別 注意，第一開關(guān)單元210、第二開關(guān)單元220以及第四開關(guān)單元240至少由第一相位信號(hào)Φ工 來控制，且第三開關(guān)單元230以及第五開關(guān)單元250至少由第二相位信號(hào)Φ2來控制，其中， 第二相位信號(hào)Φ2是第一相位信號(hào)O1的反信號(hào)。圖3是根據(jù)本發(fā)明實(shí)施方式圖2所示的 第一相位信號(hào)O1以及第二相位信號(hào)Φ2的波形圖。在第一相位信號(hào)O1是邏輯高的時(shí)間 周期中，開啟相應(yīng)的開關(guān)以對(duì)第一輸入電容對(duì)Cini、第二輸入電容對(duì)Cin2以及第三輸入電容 對(duì)Cin3充電。在第二相位信號(hào)。2是邏輯高的時(shí)間周期中，開啟相應(yīng)的開關(guān)以在后一階段， 將電荷從第一輸入電容對(duì)Cini、第二輸入電容對(duì)Cin2以及第三輸入電容對(duì)Cin3轉(zhuǎn)移到濾波電 容對(duì)CF。請(qǐng)參閱圖4，圖4是根據(jù)本發(fā)明實(shí)施方式圖1所示的碼轉(zhuǎn)換電路160的實(shí)例示意 圖。碼轉(zhuǎn)換電路160包含判斷單元162、邏輯單元164以及碼映射單元166。判斷單元162 用于檢查數(shù)字輸入碼Din的特定位Bsi以產(chǎn)生檢查結(jié)果CR1。邏輯單元164耦接于判斷單元 162，用于參考檢查結(jié)果CRl以直接傳遞(pass)數(shù)字輸入碼Din或?qū)?shù)字輸入碼Din中除特 定位Bsi以外的每個(gè)位執(zhí)行二補(bǔ)數(shù)運(yùn)算，從而產(chǎn)生輸出0UT1。碼映射單元166耦接于邏輯 單元164，用于根據(jù)指定映射方式將輸出OUTl的特定碼段CS/轉(zhuǎn)換為更新后的第一碼段 CS11,其中當(dāng)邏輯單元164直接傳遞數(shù)字輸入碼Din時(shí)，特定碼段CS/與第一碼段CS1相同， 且當(dāng)邏輯單元164對(duì)數(shù)字輸入碼Din中除特定位Bsi以外的每個(gè)位執(zhí)行所述二補(bǔ)數(shù)運(yùn)算時(shí)， 特定碼段CS/是第一碼段CS1的二補(bǔ)數(shù)。舉例來說，數(shù)字輸入碼Din具有由D[9:0]所表示 的10個(gè)位，且輸出OUTl也具有由B [9:0]所表示的10個(gè)位，其中D [9]是數(shù)字輸入碼Din的 所述特定位BS1、D[9:6]表示第一碼段CSpBDi]表示特定碼段CS/以及Dm[13:0]表示更 新后的第一碼段CSn。當(dāng)特定位氏1是邏輯低(即，D[9] =0)時(shí)，直接傳遞數(shù)字輸入碼Din。 換句話說，輸出OUTl與數(shù)字輸入碼Din相同。舉例來說，如果“111111111”表示D[8:0]，則“111111111”表示B[8:0]。另一方面，當(dāng)特定位Bsi是邏輯高(S卩，D[9] = 1)時(shí)，邏輯 單元164對(duì)數(shù)字輸入碼Din中除特定位Bsi以外的每個(gè)位執(zhí)行二補(bǔ)數(shù)運(yùn)算。舉例來說，如果 “111111111”表示D [8 0]，則“ 000000000，，表示B [8 0]。圖5顯示了以上所述實(shí)例的碼映 射算法。圖5是根據(jù)本發(fā)明實(shí)施方式的碼映射算法的簡(jiǎn)化流程圖。其中，圖4所示的判斷 單元162執(zhí)行步驟510，邏輯單元164執(zhí)行步驟520以及步驟530，且碼映射單元166執(zhí)行 步驟M0。下文將對(duì)碼映射單元166如何根據(jù)指定映射方式，將輸出OUTl的特定碼段CS/ 轉(zhuǎn)換為更新后的第一碼段CS1Jg卩，B[9:6]至Dm[13:0]的映射)的程序做出進(jìn)一步的描述。圖6是根據(jù)本發(fā)明實(shí)施方式圖5所示的碼映射算法的表格。在這個(gè)實(shí)施方式中， 數(shù)字輸入碼Din具有由D[9:0]所表示的10個(gè)位，且輸出OUTl也具有由B[9:0]所表示的 10個(gè)位，其中D [9]是數(shù)字輸入碼Din的特定位BS1、D [9:6]表示第一碼段CS1. B [9:6]表示 特定碼段CS/以及Dm[13:0]表示更新后的第一碼段CSn。首先，檢查數(shù)字輸入碼Din中作 為符號(hào)位(sign bit)的特定位Bsi (即，D[9])，以產(chǎn)生檢查結(jié)果CR1。如果檢查結(jié)果CRl指 示了 D[9]是邏輯低，不改變D[8:0]；如果檢查結(jié)果CRl指示了 D[9]是邏輯高，對(duì)D[8:0] 執(zhí)行二補(bǔ)數(shù)運(yùn)算以產(chǎn)生B[8:0]。舉例來說，如果D[9] =0且D[8:6] =111，則B[8:6]= 111(沒有改變)。如果D[9] = 1且D[8:6] = 111，則B[8:6] = 000( 二補(bǔ)數(shù))。然后，根 據(jù)指定映射方式，將特定碼段CS1’轉(zhuǎn)換為更新后的第一碼段CSll (即，B[9:0]到Dm[13:0] 的映射)。對(duì)于D[9] =0，[8:6] = 111表示最大正值且[8:6] = 000表示最小正值。因 此，將最大正值14賦值(assign)為DM[13:0] = 11111111111111且將最小正值+0賦值為 Dm[13:0] = 00000001111111。對(duì)于 D[9] =1，[8:6] = 111 表示最大負(fù)值且[8:6] = 000 表示最小負(fù)值。將最大負(fù)值-14賦值為Dm[13:0] = 00000000000000且將最小負(fù)值-0賦值 為DM[13:0] = 00000001111111?？梢灶愃频耐茖?dǎo)出其他部分。需要注意，特定位Bsi (艮口， D[9])并不是只作為符號(hào)位，其也用于映射。圖7是根據(jù)傳統(tǒng)碼映射算法的表格。在這個(gè)表格中，D[9]只是作為符號(hào)位，且 D[8:5]用于映射。由于D[8:5] = 1111表示最大值，D[8:5] = 0000表示最小值，且D[9] 決定符號(hào)，因此將最大值+15賦值為Dm’ [14:0] = 111111111111111且將最小正值-15賦 值為Dm’ [14:0] = 000000000000000.將本發(fā)明實(shí)施方式中的指定碼映射算法與圖7所示 的傳統(tǒng)碼映射算法相比較，兩者的區(qū)別在于在本發(fā)明實(shí)施方式中的指定碼映射算法中，特 定位(即，D[9])并不是只作為符號(hào)位，其也用于映射，也就是說，是否執(zhí)行二補(bǔ)數(shù)操作是 由特定位Bsi (即，D[9])來決定。請(qǐng)同時(shí)參閱圖1、圖2與圖6。可以得出，第一碼段CS1 (即，D [9 6])或更新后的第 一碼段CSn( S卩，Dm[13:0])用于控制直接電荷轉(zhuǎn)移電路140的多個(gè)區(qū)塊142中的第五開關(guān) 單元250 ；第二碼段CS2 (即，D[5])用于控制SC電路120的第一開關(guān)單元210 ；以及第三碼 段CS3( BP, D[4:0])用于控制電阻串子電路130。由于DAC 100是通過將直接電荷轉(zhuǎn)移電路140與SC電路120及電阻串子電路130 合并來實(shí)現(xiàn)的，因此DAC 100可以具有基于SC的DAC結(jié)構(gòu)以及直接電荷轉(zhuǎn)移的SC DAC結(jié) 構(gòu)所提供的所有優(yōu)點(diǎn)。上述做法保證了全差分(fully differential)電路的完美匹配。 此外，因?yàn)樵谥苯与姾赊D(zhuǎn)移的SC DAC結(jié)構(gòu)中，儲(chǔ)存電荷從第三輸入電容對(duì)Cin3直接轉(zhuǎn)移到 濾波電容對(duì)CF，可以避免以上所述的回轉(zhuǎn)率問題，并且可以改善本發(fā)明實(shí)施方式所提供的 DAC 100的失真問題。此外，為了達(dá)到相同數(shù)目的量化電平，以電阻串子DAC配置的SC DAC結(jié)構(gòu)需要更少的電容。舉例來說，DAC 100為i位(i-bit)DAC，其中j個(gè)位用于直接電荷轉(zhuǎn) 移電路140之中，且剩余(即，i-j個(gè))位用于SC電路120及電阻串子電路130之中。因此， 電容的需求數(shù)目等于扎其中個(gè)電容在直接電荷轉(zhuǎn)移電路140中操作，一個(gè)電容在 SC電路120中操作，且另一個(gè)電容在電阻串子電路130中操作。需注意，以圖5以及圖6所 示的碼映射算法配置的所述QL2)個(gè)電容可以獲得以下量化電平，-(2J-4)，...， (2J-4)，(2J-2)。此外，以剩余(residue) (i-j)個(gè)位配置的符號(hào)位可以獲得其之間剩余的量 化電平，即，，42j-3)，...，Qj-3)“2j-l)。因此，2」個(gè)電容可以產(chǎn)生2(j+1)個(gè)量化電 平。如果i = 10且j = 4，總共有16(24= 16)個(gè)電容來獲得32 0(4+1) =32)個(gè)量化電平， 其中14個(gè)電容用于直接電荷轉(zhuǎn)移電路140中，1個(gè)電容用于SC電路120中，以及1個(gè)電容 用于電阻串子電路130中。在以上所述的實(shí)施方式中，i及j的數(shù)值僅用于描述本發(fā)明，并不用于限制本發(fā)明 的保護(hù)范圍。本領(lǐng)域的技術(shù)人員應(yīng)該可以理解，根據(jù)本發(fā)明的精神也可以對(duì)i及j的數(shù)值 進(jìn)行多種等效變換。以10位DAC為例，量化電平D。ut可以通過下列方程式獲得Dout =
_ 13
YjF{DM\i]) X 32 + Sign{B5 χ 32 + β4 χ 16 + B3 χ 8 + B2 χ 4 + B1 χ 2 + B0 χ 1)
_ '=O_圖5及圖6顯示了指定碼映射算法。首先檢查符號(hào)位(即，D[9])。如果D[9] =0，沒有改變的D[8:0]用于產(chǎn)生B[8:0]。如果D[9] = 1，對(duì)D[8:0]執(zhí)行二補(bǔ)數(shù)運(yùn)算 來產(chǎn)生B[8:0]。隨后，通過圖6所示的4到14轉(zhuǎn)換映射表，將B[9:6]轉(zhuǎn)換為DM[13:0]。 Dm[13:0]用于控制直接電荷轉(zhuǎn)移電路140中的14個(gè)電容，以產(chǎn)生偶數(shù)的量化電平，例如 +14，+12，...，-12，-14。結(jié)合B[5:0]與符號(hào)位D[9]可以獲得剩余的奇數(shù)的量化電平，例 如+15, +13，· · ·，-13，-15。請(qǐng)參閱圖8。圖8是根據(jù)本發(fā)明實(shí)施方式的碼映射方法的流程圖。需要注意，只要 可以獲得基本相同的結(jié)果，以下步驟并不限定為根據(jù)圖8所示的確切順序來執(zhí)行。所述碼 映射方法包含，但并不限于以下步驟步驟802:開始；步驟804 提供具有M位的數(shù)字輸入碼；步驟806 檢查M位的數(shù)字輸入碼的第一位以產(chǎn)生檢查結(jié)果；步驟808 根據(jù)檢查結(jié)果，決定是否對(duì)M位的數(shù)字輸入碼的第二位到第M位執(zhí)行二 補(bǔ)數(shù)運(yùn)算。當(dāng)檢查結(jié)果指示M位的數(shù)字輸入碼的第一位為低時(shí)，進(jìn)入步驟810 ；否則，進(jìn)入 步驟820 ；步驟810 不改變M位的數(shù)字輸入碼的第二位到第M位。進(jìn)入步驟830 ；步驟820 對(duì)M位的數(shù)字碼輸入的第二位到第M位執(zhí)行二補(bǔ)數(shù)運(yùn)算。隨后，進(jìn)入步 驟 830 ；步驟830 根據(jù)指定碼映射方式，將M位的數(shù)字輸入碼的第一位到第N位轉(zhuǎn)換為P 位。下文將結(jié)合圖8所示的步驟、圖5及圖6所示的碼映射算法以及圖4所示的元件，描述每個(gè)元件是如何操作的。在步驟804中，提供具有10個(gè)位D[9:0] (M= 10)的數(shù)字輸 入碼Din。在步驟806中，判斷單元162檢查數(shù)字輸入碼Din的第1個(gè)位(即，D[9])，來產(chǎn)生 檢查結(jié)果CRl。當(dāng)檢查結(jié)果CRl指示了 D[9] = 0時(shí)，進(jìn)入步驟810，沒有改變的D[8:0]用 于產(chǎn)生B[8:0]。當(dāng)檢查結(jié)果CRl指示了 D[9] = 1時(shí)，進(jìn)入步驟820，對(duì)D[8:0]執(zhí)行二補(bǔ)數(shù) 運(yùn)算以產(chǎn)生B[8:0]。在步驟830中，根據(jù)指定碼映射方式(即，B[9:6]到DM[13:0]映射)， 碼映射單元166將M位的第一位到第N位轉(zhuǎn)換為P位，其中N = 4且P = 14。需注意，以上所述的步驟只是本發(fā)明實(shí)施方式中的一個(gè)，并不作為本發(fā)明保護(hù)范 圍的限制。根據(jù)本發(fā)明的精神，只要可以獲得基本相同的結(jié)果，圖8所示方法的步驟并非必 須和圖中所示的順序一致，也并非必須連續(xù)，也就是說，其中可以插入其他步驟。以上所述的實(shí)施方式只是用于描述本發(fā)明，并不用來限制本發(fā)明的保護(hù)范圍?？?而言之，本發(fā)明的實(shí)施方式提供了一種具有混合結(jié)構(gòu)的DAC。通過將直接電荷轉(zhuǎn)移的SC DAC 結(jié)構(gòu)與以電阻串子DAC配置的SC DAC結(jié)構(gòu)合并來實(shí)現(xiàn)DAC 100，這種做法可以具有直接電 荷轉(zhuǎn)移的SC DAC結(jié)構(gòu)以及以電阻串子DAC配置的SC DAC結(jié)構(gòu)所提供的所有優(yōu)點(diǎn)。因?yàn)?在直接電荷轉(zhuǎn)移電路140中，儲(chǔ)存電荷從第三輸入電容對(duì)Cin3直接轉(zhuǎn)移到濾波電容對(duì)CF， 可以避免以上所述的回轉(zhuǎn)率問題，并且可以改善本發(fā)明實(shí)施方式所提供的DAC 100的失真 問題。此外，以圖5及圖6所示的碼映射算法配置的個(gè)電容可以獲得偶數(shù)的量化電 平42j-2) ,-(2J-4)，. . .，(2J-4)，(2J-2)。剩余(i_j)個(gè)位以及與其一同配置的符號(hào)位可 以獲得其之間剩余的奇數(shù)的量化電平-0^0,-0^3)，...，(2J-3),。因此，2」個(gè) 電容能夠產(chǎn)生2 +1)個(gè)量化電平。達(dá)到與以電阻串子DAC配置的SC DAC結(jié)構(gòu)數(shù)目相同的量 化電平，DAC 100需要更少的電容。雖然本發(fā)明已以具體實(shí)施方式
揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域 中的技術(shù)人員，在不脫離本發(fā)明的范圍內(nèi)，可以做一些改動(dòng)，因此本發(fā)明的保護(hù)范圍應(yīng)以權(quán) 利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種數(shù)模轉(zhuǎn)換器，包含運(yùn)算放大電路，包含差分輸入端對(duì)以及差分輸出端對(duì)； 開關(guān)電容電路，耦接于該運(yùn)算放大電路的該差分輸入端對(duì)；電阻串子電路，耦接于該開關(guān)電容電路以及該運(yùn)算放大電路的該差分輸入端對(duì)；以及 直接電荷轉(zhuǎn)移電路，耦接于該運(yùn)算放大電路的該差分輸入端對(duì)以及該差分輸出端對(duì)。
2.根據(jù)權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，該運(yùn)算放大電路進(jìn)一步包含 運(yùn)算放大器，包含該差分輸入端對(duì)以及該差分輸出端對(duì)；以及濾波電容對(duì)，每個(gè)濾波電容耦接于該運(yùn)算放大電路的該差分輸入端對(duì)中的一個(gè)與該運(yùn) 算放大電路的該差分輸出端對(duì)中的一個(gè)之間。
3.根據(jù)權(quán)利要求2所述的數(shù)模轉(zhuǎn)換器，其特征在于，該開關(guān)電容電路包含 第一輸入電容對(duì)；以及第一開關(guān)單元，耦接于該第一輸入電容對(duì)，該第一開關(guān)單元包含多個(gè)第一開關(guān)，該多個(gè) 第一開關(guān)用于控制將該第一輸入電容對(duì)連接到第一參考電壓、連接到第二參考電壓或?qū)⒃?第一輸入電容對(duì)相互連接。
4.根據(jù)權(quán)利要求3所述的數(shù)模轉(zhuǎn)換器，其特征在于，該電阻串子電路包含 第二輸入電容對(duì)；第二開關(guān)單元，耦接于該第二輸入電容對(duì)，該第二開關(guān)單元包含多個(gè)第二開關(guān)，該多個(gè) 第二開關(guān)用于控制將該第二輸入電容對(duì)連接到第三參考電壓或第四參考電壓；以及第三開關(guān)單元，耦接于該第一輸入電容對(duì)與該濾波電容對(duì)之間，且耦接于該第二輸入 電容對(duì)與該濾波電容對(duì)之間，用于控制是否從該第一輸入電容對(duì)以及該第二輸入電容對(duì)， 將電荷轉(zhuǎn)移到該濾波電容對(duì)。
5.根據(jù)權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，該直接電荷轉(zhuǎn)移電路包含多個(gè)區(qū) 塊，每個(gè)區(qū)塊包含第三輸入電容對(duì)；第四開關(guān)單元，包含第三開關(guān)，耦接于該第一參考電壓與該第三輸入電容對(duì)中的一個(gè) 之間，以及第四開關(guān)，耦接于該第二參考電壓與該第三輸入電容對(duì)中的另一個(gè)之間；以及第五開關(guān)單元，包含耦接于該第三輸入電容對(duì)與該濾波電容對(duì)之間的多個(gè)第五開關(guān)， 該多個(gè)第五開關(guān)用于控制是否從該第三輸入電容對(duì)將電荷轉(zhuǎn)移到該濾波電容對(duì)。
6.根據(jù)權(quán)利要求5所述的數(shù)模轉(zhuǎn)換器，其特征在于，該第一開關(guān)單元、該第二開關(guān)單元 以及該第四開關(guān)單元由至少一個(gè)第一相位信號(hào)來控制，且該第三開關(guān)單元以及該第五開關(guān) 單元由至少一個(gè)第二相位信號(hào)來控制，其中，該第二相位信號(hào)是該第一相位信號(hào)的反信號(hào)。
7.根據(jù)權(quán)利要求6所述的數(shù)模轉(zhuǎn)換器，其特征在于，該數(shù)模轉(zhuǎn)換器將數(shù)字輸入碼轉(zhuǎn)換 為模擬輸出，該數(shù)字輸入碼包含第一碼段、第二碼段以及第三碼段，該第一碼段用于控制該 直接電荷轉(zhuǎn)移電路的該多個(gè)區(qū)塊中每一個(gè)的該第五開關(guān)單元，該第二碼段用于控制該開關(guān) 電容電路的該第一開關(guān)單元，以及該第三碼段用于控制該電阻串子電路。
8.根據(jù)權(quán)利要求7所述的數(shù)模轉(zhuǎn)換器，其特征在于，該數(shù)模轉(zhuǎn)換器進(jìn)一步包含碼轉(zhuǎn)換 電路，用于根據(jù)指定映射方式，將具有N位的該第一碼段轉(zhuǎn)換為具有P位的更新后的第一碼 段，其中N小于P，且該直接電荷轉(zhuǎn)移電路的該多個(gè)區(qū)塊中每一個(gè)的該第五開關(guān)單元由該更 新后的第一碼段來控制。
9.一種數(shù)模轉(zhuǎn)換器，用于將數(shù)字輸入碼轉(zhuǎn)換為模擬輸出，該數(shù)字輸入碼包含第一碼段、 第二碼段以及第三碼段，該數(shù)模轉(zhuǎn)換器包含運(yùn)算放大電路，包含差分輸入端對(duì)以及差分輸出端對(duì)； 開關(guān)電容電路，耦接于該運(yùn)算放大電路的該差分輸入端對(duì)； 電阻串子電路，耦接于該開關(guān)電容電路以及該運(yùn)算放大電路的該差分輸入端對(duì)； 直接電荷轉(zhuǎn)移電路，耦接于該運(yùn)算放大電路的該差分輸入端對(duì)以及該差分輸出端對(duì)；以及碼轉(zhuǎn)換電路，用于根據(jù)指定映射方式，將具有N位的該第一碼段轉(zhuǎn)換為具有P位的更新 后的第一碼段，其中N小于P，該第一碼段用于控制該直接電荷轉(zhuǎn)移電路，該第二碼段用于 控制該開關(guān)電容電路以及該第三碼段用于控制該電阻串子電路。
10.根據(jù)權(quán)利要求9所述的數(shù)模轉(zhuǎn)換器，其特征在于，該碼轉(zhuǎn)換電路包含 判斷單元，用于檢查該數(shù)字輸入碼的特定位以產(chǎn)生檢查結(jié)果；邏輯單元，耦接于該判斷單元，用于參考該檢查結(jié)果以傳遞該數(shù)字輸入碼或?qū)υ摂?shù)字 輸入碼中除該特定位以外的每個(gè)位執(zhí)行二補(bǔ)數(shù)運(yùn)算，從而產(chǎn)生輸出；以及碼映射單元，耦接于該邏輯單元，用于將該輸出的特定碼段轉(zhuǎn)換為該更新后的第一碼 段，其中當(dāng)該邏輯單元直接傳遞該數(shù)字輸入碼時(shí)，該特定碼段與該第一碼段相同，且當(dāng)該邏 輯單元對(duì)該數(shù)字輸入碼中除該特定位以外的每個(gè)位執(zhí)行該二補(bǔ)數(shù)運(yùn)算時(shí)，該特定碼段是該 第一碼段的二補(bǔ)數(shù)。
11.一種碼映射方法，包含 提供具有M位的數(shù)字輸入碼； 檢查該M位的第一位以產(chǎn)生檢查結(jié)果；根據(jù)該檢查結(jié)果，決定是否對(duì)該M位的第二位到第M位執(zhí)行二補(bǔ)數(shù)運(yùn)算；以及 根據(jù)指定映射方式，將該M位的第一位到第N位轉(zhuǎn)換為P位。
12.根據(jù)權(quán)利要求11所述的碼映射方法，其特征在于，該根據(jù)該檢查結(jié)果，決定是否對(duì) 該M位的第二位到第M位執(zhí)行二補(bǔ)數(shù)運(yùn)算的步驟包含當(dāng)該檢查結(jié)果指示該M位的第一位為低時(shí)，不改變?cè)揗位的第二位到第M位；以及 當(dāng)該檢查結(jié)果指示該M位的第一位為高時(shí)，對(duì)該M位的第二位到第M位執(zhí)行該二補(bǔ)數(shù) 運(yùn)算。
全文摘要
本發(fā)明提供一種數(shù)模轉(zhuǎn)換器及碼映射方法。所述數(shù)模轉(zhuǎn)換器包含運(yùn)算放大電路、開關(guān)電容電路、電阻串子電路以及直接電荷轉(zhuǎn)移電路。運(yùn)算放大電路包含差分輸入端對(duì)以及差分輸出端對(duì)；開關(guān)電容電路耦接于運(yùn)算放大電路的差分輸入端對(duì)；電阻串子電路耦接于開關(guān)電容電路以及運(yùn)算放大電路的差分輸入端對(duì)；以及直接電荷轉(zhuǎn)移電路耦接于運(yùn)算放大電路的差分輸入端對(duì)以及差分輸出端對(duì)。以上所述的數(shù)模轉(zhuǎn)換器及碼映射方法可以提高速率并降低功耗，且不必增加所需電容的數(shù)目。
文檔編號(hào)H03M1/66GK102130686SQ20101028874
公開日2011年7月20日 申請(qǐng)日期2010年9月21日 優(yōu)先權(quán)日2010年1月12日
發(fā)明者樓志宏, 陳冠宏 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司