專利名稱：模數(shù)轉(zhuǎn)換器及其采樣保持電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及模數(shù)轉(zhuǎn)換器及其采樣保持電路。
背景技術(shù)：
隨著現(xiàn)代通訊技術(shù)和信號(hào)處理技術(shù)的發(fā)展，對(duì)具有高輸入動(dòng)態(tài)范圍的數(shù)據(jù)轉(zhuǎn)換器 的需求越來越大。其中，模數(shù)(A/D)轉(zhuǎn)換器(ADC)在移動(dòng)通信、視頻系統(tǒng)等領(lǐng)域中的嵌入 式應(yīng)用使得高輸入動(dòng)態(tài)范圍設(shè)計(jì)成為現(xiàn)代模/數(shù)轉(zhuǎn)換器方展的重要方向。采樣保持電路 (sample hold devices)采集模擬輸入電壓在某一時(shí)刻的瞬時(shí)值，并在模/數(shù)轉(zhuǎn)換器進(jìn)行轉(zhuǎn) 換期間保持輸出電壓不變，以供模數(shù)轉(zhuǎn)換。作為模/數(shù)轉(zhuǎn)換器前端最關(guān)鍵的模塊，采樣保持 電路的性能直接決定了整個(gè)ADC的性能。做為近年來新發(fā)展起來的一種ADC，流水線型ADC主要應(yīng)用于高速情況下的瞬態(tài) 信號(hào)處理、快速波形存儲(chǔ)與記錄、高速數(shù)據(jù)采集、視頻信號(hào)量化及高速數(shù)字通訊技術(shù)等領(lǐng) 域。而高輸入動(dòng)態(tài)范圍同樣也是衡量ADC性能指標(biāo)的因素之一，因此，具有高輸入動(dòng)態(tài)范 圍的高速高精度的采樣保持電路的設(shè)計(jì)在流水線型ADC中變得非常重要?，F(xiàn)有的流水線型 ADC的采樣保持電路主要由自舉開關(guān)、輸入緩沖級(jí)和采樣電路和電流源電路組成。如圖1所 示，包括輸入自舉開關(guān)M2、輸入緩沖級(jí)Q0、采樣電路20和電流源電路30。其中，輸入自舉開 關(guān)M2為N型MOS晶體管，它的漏極與輸入信號(hào)VIN連接，柵極與自舉開關(guān)的時(shí)鐘控制信號(hào) CLKl連接，源極和襯底與輸入緩沖級(jí)QO的基極連接。輸入緩沖級(jí)QO作為輸入信號(hào)的緩沖 器件并且驅(qū)動(dòng)采樣電路；采樣電路20主要由采樣電容Cs和一個(gè)數(shù)字信號(hào)控制開關(guān)S組成， Cs用于采樣余量信號(hào)。子模數(shù)轉(zhuǎn)換器Sub_ADC將QO發(fā)射極的模擬信號(hào)轉(zhuǎn)化為二進(jìn)制數(shù)字 信號(hào)，用來控制開關(guān)S分別導(dǎo)通在參考電壓VrefL或電壓VrefH端。電流源電路30主要由 N型MOS晶體管M3和雙極性晶體管Ql組成的共源共柵電流源及關(guān)斷開關(guān)管Q2構(gòu)成，用于 提供輸入緩沖級(jí)工作時(shí)所需的電流。采樣工作時(shí)，模擬輸入信號(hào)VIN經(jīng)自舉開關(guān)電路M2連接到輸入緩沖級(jí)Q0，再由采 樣電容Cs采樣輸入信號(hào)的余量信號(hào)傳遞給后續(xù)的增益放大器處理。輸入緩沖級(jí)QO是雙極 性晶體管(BJT，即半導(dǎo)體三極管)，其放大作用主要依靠它的發(fā)射極電流能夠通過基區(qū)傳 輸?shù)竭_(dá)集電區(qū)而實(shí)現(xiàn)。為了保證這一傳輸過程，一方面基區(qū)厚度要很小，另一方面發(fā)射結(jié)要 正向偏置(加正向電壓)、集電結(jié)要反偏置。而當(dāng)BJT的集電極開路時(shí)，其發(fā)射極與基極與 之間的最大允許反向電壓，即發(fā)射結(jié)反向擊穿電壓，是有一個(gè)上限值的。上述電路結(jié)構(gòu)中， 采樣電容底極板與輸入?yún)⒖茧妷合噙B，在電路保持階段，過高的輸入?yún)⒖茧妷簳?huì)導(dǎo)致源跟 隨器連接形式的BJT輸入緩沖級(jí)的發(fā)射結(jié)反向擊穿，嚴(yán)重限制了采樣保持電路的輸入動(dòng)態(tài) 范圍。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例為了克服過高輸入?yún)⒖茧妷阂字螺斎刖彌_級(jí)的發(fā)射結(jié)反向擊穿大 問題，提供一種模數(shù)轉(zhuǎn)換器的采樣保持電路，包括
一種模數(shù)轉(zhuǎn)換器的采樣保持電路，包括自舉開關(guān)電路、輸入緩沖級(jí)、采樣電路、子 模數(shù)轉(zhuǎn)換器Sub_ADC、電流源電路和動(dòng)態(tài)范圍調(diào)整電路。其中，輸入緩沖級(jí)為三極管，用于輸入信號(hào)的緩沖，并通過發(fā)射極驅(qū)動(dòng)采樣電路；自舉開關(guān)電路包括輸入自舉開關(guān)，其一端與輸入信號(hào)連接，另一端與輸入緩沖級(jí) 的基極相連；采樣電路包括采樣電容和數(shù)字信號(hào)控制開關(guān)，用于采樣余量信號(hào)，數(shù)字信號(hào)控制 開關(guān)的一端與采樣電容的底板相連；子模數(shù)轉(zhuǎn)換器Sub ADC從輸入緩沖極的發(fā)射極獲得輸入信號(hào)，并輸出數(shù)字信號(hào)來 控制數(shù)字信號(hào)控制開關(guān)的另一端與外接參考電壓的導(dǎo)通；電流源電路(包括N型MOS管和三極管組成的共源共柵電流源及開關(guān)管，用于向 輸入緩沖級(jí)提供工作電流；其中，由時(shí)鐘信號(hào)控制輸入自舉開關(guān)與電流源電路中的開關(guān)管交替工作，使所述 采樣保持電路處于采樣階段或保持階段；動(dòng)態(tài)范圍調(diào)整電路，用于調(diào)整輸入緩沖級(jí)中三極管的基極電壓，使所述采樣保持 電路處于保持階段時(shí)，所述輸入緩沖級(jí)發(fā)射極電壓和基極電壓差小于輸入緩沖級(jí)的反向擊 穿電壓。較優(yōu)的，上述動(dòng)態(tài)范圍調(diào)整電路由Sub ADC的輸出信號(hào)來控制輸入緩沖級(jí)的基極 與外接參考電壓的導(dǎo)通。較優(yōu)的，上述動(dòng)態(tài)范圍調(diào)整電路也包括一數(shù)字信號(hào)控制開關(guān)，該數(shù)字信號(hào)控制開 關(guān)的一端與輸入緩沖級(jí)的基極相連，另一端由Sub ADC的輸出信號(hào)來控制與外接參考電壓 的導(dǎo)通。較優(yōu)的，所述動(dòng)態(tài)范圍調(diào)整電路包括兩個(gè)N型MOS管，這兩個(gè)N型MOS管的源極 皆與輸入緩沖級(jí)的基極相連；漏極分別與所述外接參考電壓的兩個(gè)參考值相接；所述Sub ADC的輸出信號(hào)通過兩個(gè)N型MOS管的柵極使得MOS管導(dǎo)通或關(guān)閉。較優(yōu)的，在采樣保持電路的保持階段，上述Sub ADC的輸出信號(hào)為兩位二進(jìn)制數(shù)字 01或10，其輸出信號(hào)的低位和高位分別與所述兩個(gè)N型MOS管的柵極相連，柵極獲得的所 述Sub ADC的輸出信號(hào)為1的N型MOS管導(dǎo)通，柵極獲得的所述Sub ADC的輸出信號(hào)為0 的N型MOS管關(guān)閉。較優(yōu)的，上述輸入緩沖級(jí)為源跟隨器型三極管。本發(fā)明的實(shí)施例同樣提供一種包含上述采樣保持電路的模數(shù)轉(zhuǎn)換器，通過在采樣 保持電路中增加動(dòng)態(tài)范圍調(diào)整電路，從而控制輸入緩沖級(jí)的基極與外接參考電壓的導(dǎo)通， 使輸入緩沖級(jí)的基極和發(fā)射極之間的電壓差小于輸入緩沖級(jí)的反向擊穿電壓。動(dòng)態(tài)范圍調(diào) 整電路可由數(shù)字信號(hào)控制開關(guān)，或由兩個(gè)共源極的N型MOS管組成，源極與輸入緩沖級(jí)的基 極相連；漏極分別與所述外接參考電壓的兩個(gè)參考值相接；Sub ADC的輸出信號(hào)通過兩個(gè)N 型MOS管的柵極使得MOS管導(dǎo)通或關(guān)閉。本發(fā)明實(shí)施例與傳統(tǒng)的采樣保持電路相比增加了動(dòng)態(tài)范圍調(diào)整電路，通過動(dòng)態(tài)調(diào) 整電路使得輸入緩沖級(jí)的基極和發(fā)射極的發(fā)射結(jié)反偏電壓低于發(fā)射極與基極間的反向擊 穿電壓，避免由于過高的輸入動(dòng)態(tài)電壓范圍導(dǎo)致緩沖級(jí)發(fā)射結(jié)反偏電壓過高而擊穿晶體管 發(fā)射結(jié)，從而實(shí)現(xiàn)高的輸入動(dòng)態(tài)范圍，大大提升了模數(shù)轉(zhuǎn)換器的性能。


圖1為現(xiàn)有技術(shù)電路原理圖；圖2為本發(fā)明一實(shí)施例的電路原理圖；圖3為本發(fā)明一實(shí)施例的時(shí)鐘控制信號(hào)；圖4為本發(fā)明一實(shí)施例的采樣階段等效電路圖；圖5為本發(fā)明一實(shí)施例的保持階段等效電路圖；圖6為本發(fā)明另一實(shí)施例的電路原理圖。
具體實(shí)施例方式為了使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和 附圖，對(duì)本發(fā)明實(shí)施例做進(jìn)一步詳細(xì)地說明。在此，本發(fā)明的示意性實(shí)施例及說明用于解釋 本發(fā)明，但并不作為對(duì)本發(fā)明的限定。本發(fā)明的實(shí)施例提供一種模數(shù)轉(zhuǎn)換器的采樣保持電路，包括自舉開關(guān)電路、輸入 緩沖級(jí)、采樣電路、子模數(shù)轉(zhuǎn)換器Sub_ADC和電流源電路；其中，輸入緩沖級(jí)為三極管，用于輸入信號(hào)的緩沖，并通過發(fā)射極驅(qū)動(dòng)采樣電路；自舉開關(guān)電路包括輸入自舉開關(guān)，其一端與輸入信號(hào)連接，另一端與輸入緩沖級(jí) 的基極相連；采樣電路包括采樣電容和數(shù)字信號(hào)控制開關(guān)，用于采樣余量信號(hào)，數(shù)字信號(hào)控制 開關(guān)的一端與采樣電容的底板相連；子模數(shù)轉(zhuǎn)換器Sub ADC從輸入緩沖極的發(fā)射極獲得輸入信號(hào)，并輸出數(shù)字信號(hào)來 控制數(shù)字信號(hào)控制開關(guān)的另一端與外接參考電壓的導(dǎo)通；電流源電路包括N型MOS管和三極管組成的共源共柵電流源及開關(guān)管，用于向輸 入緩沖級(jí)提供工作電流；其中，由時(shí)鐘信號(hào)控制輸入自舉開關(guān)與電流源電路中的開關(guān)管交替工作，使所述 采樣保持電路處于采樣階段或保持階段；上述的采樣保持電路還包括動(dòng)態(tài)范圍調(diào)整電路，用于調(diào)整輸入緩沖級(jí)的基極電 壓，使當(dāng)采樣保持電路處于保持階段時(shí)，輸入緩沖級(jí)的發(fā)射極電壓和基極電壓差小于輸入 緩沖級(jí)的發(fā)射極與基極間的反向擊穿電壓。參見圖2，本發(fā)明的高輸入動(dòng)態(tài)范圍采樣保持電路包括輸入自舉開關(guān)M2、動(dòng)態(tài)范 圍調(diào)整電路10、輸入緩沖級(jí)Q0、采樣電路20、子模數(shù)轉(zhuǎn)換器Sub ADC和電流源電路30。其 中，輸入自舉開關(guān)M2為N型MOS晶體管(NM0S管)，它的控制信號(hào)由自舉電路提供，因其主 要功能為開關(guān)，故稱輸入自舉開關(guān)，它的漏極與輸入信號(hào)連接，柵極與自舉電路提供的時(shí)鐘 控制信號(hào)CLKl連接，源極和襯底與輸入緩沖級(jí)QO的基極連接；動(dòng)態(tài)范圍調(diào)整電路10用來 控制加在輸入緩沖級(jí)QO的基極上的電壓，比如是否為參考電壓VerfH或VerfL，或是M2的 源極輸出電壓。為實(shí)現(xiàn)這個(gè)功能，動(dòng)態(tài)范圍調(diào)整電路10可以包含一個(gè)一端與輸入緩沖級(jí)QO 的基極相連的數(shù)字信號(hào)控制開關(guān)S’，由子模數(shù)轉(zhuǎn)換器Sub ADC的輸出信號(hào)來控制開關(guān)S’， S’分別導(dǎo)通在電壓VrefL或電壓VrefH端或者懸空。輸入緩沖級(jí)QO優(yōu)選用源跟隨器連接 方式的BJT即共集電極BJT，當(dāng)然也可以選用MOS管，作為輸入信號(hào)VIN的緩沖器件并且驅(qū)動(dòng)采樣電路。采樣電路20主要由采樣電容Cs和數(shù)字信號(hào)控制開關(guān)S組成，電容Cs用于采 樣余量信號(hào)，開關(guān)S由子模數(shù)轉(zhuǎn)換器Sub ADC控制。子模數(shù)轉(zhuǎn)換器Sub ADC在電路采樣階 段將QO發(fā)射極的模擬信號(hào)轉(zhuǎn)化為一組數(shù)字信號(hào)，通過不同的數(shù)字信號(hào)使得電路保持階段 的開關(guān)S分別導(dǎo)通在參考電壓VrefL或電壓VrefH端。電流源電路30主要由NMOS管M3 和三極管Ql組成的共源共柵電流源及關(guān)斷開關(guān)管Q2構(gòu)成，用于提供輸入緩沖級(jí)工作時(shí)所 需的電流。余量信號(hào)即輸入到模擬信號(hào)與經(jīng)過Sub_ADC粗量化后的模擬信號(hào)相減運(yùn)算所得 模擬信號(hào)，在電路的保持階段，采樣保持電路將采樣階段采樣到的輸入信號(hào)與經(jīng)過Sub ADC 粗量化后的模擬信號(hào)進(jìn)行減運(yùn)算得到余量信號(hào)，再經(jīng)過余量放大器放大傳遞給下一級(jí)流水 線操作。Sub ADC粗量化是指將模擬信號(hào)經(jīng)過Sub ADC模數(shù)轉(zhuǎn)換為數(shù)字信號(hào)后，通過數(shù)字信 號(hào)控制開關(guān)S使參考電壓VrefL或VrefH接在采樣電容底極板上，相當(dāng)于又一次粗略的模 擬化。信號(hào)的相減運(yùn)算是通過在采樣電容的底極板加上相應(yīng)的參考電壓實(shí)現(xiàn)的，若輸入?yún)?考電壓為VrefH和VrefL，則輸入信號(hào)的動(dòng)態(tài)范圍為2Vp_p = 2* (VrefH-VrefL)，要提高采 樣保持電路的輸入動(dòng)態(tài)范圍，就要提高(VrefH-VrefL)。下面具體結(jié)合電路的構(gòu)成和工作方 式，來描述如何實(shí)現(xiàn)輸入動(dòng)態(tài)范圍提高，但不會(huì)引起輸入緩沖級(jí)的發(fā)射結(jié)反向擊穿的。圖3為自舉開關(guān)M2和關(guān)斷開關(guān)管Q2的時(shí)鐘控制信號(hào)，CLKl為自舉開關(guān)M2的時(shí) 鐘控制信號(hào)，CLK2為關(guān)斷開關(guān)管Q2的時(shí)鐘控制信號(hào)，當(dāng)CLKl為高電平時(shí)，CLK2正好為低電 平，當(dāng)CLKl為低電平時(shí)，CLK2正好為高電平，即二者剛好相反。時(shí)鐘控制信號(hào)CLKl為高電 平時(shí)，是電路的采樣階段，CLKl為低電平時(shí)，為電路的保持階段。參見圖4，為電路采樣階段的等效電路圖，即采樣階段實(shí)際工作的部件組成的電路 結(jié)構(gòu)。CLKl高電平時(shí)，M2導(dǎo)通，輸入信號(hào)VIN經(jīng)由M2輸入到QO基極。CLK2處在低電平， Q2不工作。Sub ADC內(nèi)部包括采樣電路和鎖存電路，它的時(shí)鐘控制時(shí)序跟采樣保持電路的 時(shí)序同步，即采樣電容Cs在采樣階段時(shí)，Sub ADC也處于采樣階段，此時(shí)Sub ADC的輸出 為一組0，相當(dāng)于開關(guān)S懸空，這樣參考電壓VrefL和VrefH都不會(huì)通過開關(guān)S輸入到CS的 底極板。所以在采樣階段實(shí)際工作的部件包括自舉開關(guān)M2、輸入緩沖級(jí)Q0、采樣電容Cs和 電流源電路中的Ql和M3。它們之間以如下的連接方式進(jìn)行工作輸入自舉開關(guān)M2的漏極與輸入信號(hào)VIN相連接，M2的柵極與時(shí)鐘控制信號(hào)CLKl 連接，M2的源極和襯底與輸入緩沖級(jí)QO的基極連接，此時(shí)自舉開關(guān)M2導(dǎo)通，輸入信號(hào)經(jīng)過 緩沖級(jí)QO輸入到采樣電容Cs ；輸入緩沖級(jí)QO的基極與輸入自舉開關(guān)M2的源極相連，集電極與電源VDD相連，發(fā) 射極與采樣電容Cs底極板及電流源電路中Ql的集電極相連接，以源跟隨器連接形式實(shí)現(xiàn) 輸入到輸出的緩沖。采樣電容Cs的頂極板與余量放大器(圖中未畫出)相連。電流源電路 30中，共源級(jí)NMOS管M3的漏極與共源共柵器件Ql的發(fā)射極相連，柵極與偏置信號(hào)Vbias2 相連，M3的源極和襯底接地；共源共柵器件Ql的集電極與輸入緩沖級(jí)QO的發(fā)射極及采樣 電容的底極板相連，基極與偏置信號(hào)Vbiasl相連，發(fā)射極與M3的漏極相連。在采樣保持電 路的采樣階段，輸入緩沖器QO工作，偏置Vbiasl和Vbias2提供恒定的偏置信號(hào)讓共源共 柵電流源為QO提供恒定的偏置電流。參見圖5，為電路保持階段的等效電路圖，即保持階段實(shí)際工作部件組成的電路結(jié) 構(gòu)，CLKl為低電平時(shí)，M2不工作，CLK2為高電平，Q2導(dǎo)通，使M3的漏極電壓上升而關(guān)斷Q1，此時(shí)Ql對(duì)QO的發(fā)射極電平?jīng)]有影響。因?yàn)镼l不工作，整個(gè)電流源電路未為QO提供偏置 電流，所以此階段的QO不作常態(tài)工作。實(shí)際工作部件以如下連接方式進(jìn)行工作在采樣保持電路的保持階段(雖然QO在此階段不進(jìn)行放大工作，因涉及到反向擊 穿，圖中仍將其標(biāo)出)，Sub ADC中的鎖存電路鎖存其采樣的信號(hào)并轉(zhuǎn)換為數(shù)字信號(hào)，其輸出 的數(shù)字信號(hào)一方面控制數(shù)字輸出信號(hào)控制開關(guān)S’，從而控制QO的基極電壓，一方面控制開 關(guān)S，從而控制QO的發(fā)射極電壓。本實(shí)施例中，Sub ADC輸出的數(shù)字信號(hào)可使開關(guān)S和S’ 都連接到VerfH上，或者開關(guān)S和S’都搭接到VerfL上。這樣，輸入緩沖級(jí)QO的基極和發(fā) 射極電壓相同，發(fā)射結(jié)反偏電壓VEB被保持在一個(gè)相對(duì)很低的電平(零電平是理想狀態(tài))， 即與發(fā)射極與基極的反向擊穿電壓相比，處在一個(gè)相對(duì)較低的電平，避免由于過高的輸入 動(dòng)態(tài)電壓范圍導(dǎo)致緩沖級(jí)BJT發(fā)射結(jié)反偏電壓VEB過高而擊穿晶體管發(fā)射結(jié)，從而實(shí)現(xiàn)高 的輸入動(dòng)態(tài)范圍。上述實(shí)施例中的數(shù)字輸出信號(hào)控制開關(guān)可由兩個(gè)NMOS管實(shí)現(xiàn)，以開關(guān)S’由NMOS 管MO和Ml來實(shí)現(xiàn)為例，如圖6所示，兩個(gè)NMOS管MO和Ml組成動(dòng)態(tài)調(diào)整電路，兩個(gè)NMOS 管的源極皆與輸入緩沖級(jí)QO的基極相連，MO的漏極與參考電壓VerfH相連，Ml的漏極與參 考電壓VerfL相連，MO和Ml的源極與Sub ADC的輸出端相連。在這個(gè)實(shí)施例中，數(shù)字輸出 信號(hào)為兩位二進(jìn)制數(shù)字，MO和Ml的柵極分別與這兩位數(shù)字相連。在電路的采樣階段，Sub ADC也處在采樣階段，輸出數(shù)字信號(hào)為00，MO和Ml的柵極都因接入低電平所以關(guān)斷；電路 的保持階段時(shí)，Sub ADC的鎖存電路鎖存器采樣信號(hào)并轉(zhuǎn)換為數(shù)字信號(hào)01或10。數(shù)字信號(hào) 的低位和高位分別輸入到MO和Ml的柵極，用來控制MO和Ml的導(dǎo)通和關(guān)斷。若數(shù)字信號(hào) 為10，開關(guān)MO柵極為高電平⑴因而導(dǎo)通，Ml柵極為低電平(0)因而關(guān)斷，此時(shí)電壓VrefH 通過MO輸入到QO的基極；同時(shí)，開關(guān)S也接通了 VerfH與QO的發(fā)射極。若Ml導(dǎo)通，MO關(guān) 斷，此時(shí)電壓VrefL通過Ml輸入到QO的基極，同時(shí)開關(guān)S也接通了 VerfL與QO的發(fā)射極。 即使得輸入緩沖級(jí)BJT QO的基極-發(fā)射極反偏電壓維持在一個(gè)恒定的低電平。由上述結(jié)構(gòu)可知，在采樣保持電路的保持階段，由于MO和Ml的存在，使輸入緩沖 級(jí)QO的基極加上與發(fā)射極幾乎一致的參考電壓，即VrefH在MO導(dǎo)通時(shí)經(jīng)MO加在QO基極側(cè) 時(shí)，QO的發(fā)射極側(cè)同樣加上VrefH的電壓(M0正常工作時(shí)，漏極與源極的壓差很小)，VrefL 在Ml導(dǎo)通時(shí)經(jīng)Ml加在QO基極側(cè)時(shí)，QO的發(fā)射極側(cè)同樣加上VrefL的電壓，避免了由于QO 基極懸空引起的發(fā)射結(jié)反偏電壓過高而擊穿的可能，使采樣保持電路在更高的輸入動(dòng)態(tài)范 圍下QO的發(fā)射結(jié)反偏電壓保持在一個(gè)較反向擊穿電壓而言很低的電平，從而實(shí)現(xiàn)高輸入 動(dòng)態(tài)范圍的采樣。圖6中只展示了開關(guān)S’用MO和Ml的場(chǎng)效應(yīng)管的組成來替代，實(shí)際上， 開關(guān)S也可用類似的組成替代。并且用本領(lǐng)域技術(shù)人員可想到的其他元器件實(shí)現(xiàn)數(shù)字信號(hào) 控制開關(guān)的功能，也是可行的，比如用2個(gè)NMOS管和PMOS管的組合來代替圖6中的MO和 Ml。對(duì)于傳統(tǒng)的采樣保持電路，由于在輸入緩沖級(jí)QO的發(fā)射極加上過高的參考電壓 會(huì)導(dǎo)致輸入緩沖級(jí)QO的發(fā)射結(jié)反向擊穿，造成嚴(yán)重后果。本發(fā)明的實(shí)施例增加了動(dòng)態(tài)調(diào)整 電路，使輸入緩沖級(jí)QO的基極加上與發(fā)射極幾乎一致的參考電壓，避免了由于QO基極懸 空引起的發(fā)射結(jié)反偏電壓過高而擊穿的可能，使采樣保持電路在更高的輸入動(dòng)態(tài)范圍下QO 的發(fā)射結(jié)反偏電壓保持在較發(fā)射極-基極反向擊穿電壓而言很低的電平，有效提高兩采樣 信號(hào)的動(dòng)態(tài)輸入范圍，提升整個(gè)ADC的性能。
上述實(shí)施例是以流水線模數(shù)轉(zhuǎn)換器為例，在兩步式模數(shù)轉(zhuǎn)換器的第一級(jí)，同樣可 以采用上述實(shí)施例的技術(shù)方案，從而避免輸入緩沖級(jí)的反向壓差過大而擊穿導(dǎo)致模數(shù)轉(zhuǎn)換 器的毀壞。在其他包含輸入緩沖級(jí)的模數(shù)轉(zhuǎn)換器中同樣能夠適用。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種模數(shù)轉(zhuǎn)換器的采樣保持電路，包括自舉開關(guān)電路、輸入緩沖級(jí)(Q0)、采樣電路(20)、子模數(shù)轉(zhuǎn)換器Sub_ADC和電流源電路(30)；其中所述輸入緩沖級(jí)(Q0)為三極管，用于輸入信號(hào)的緩沖，并通過發(fā)射極驅(qū)動(dòng)采樣電路(20)；所述自舉開關(guān)電路包括輸入自舉開關(guān)(M2)，其一端與輸入信號(hào)連接，另一端與輸入緩沖級(jí)(Q0)的基極相連；所述采樣電路(20)包括采樣電容(Cs)和數(shù)字信號(hào)控制開關(guān)(S)，用于采樣余量信號(hào)，數(shù)字信號(hào)控制開關(guān)(S)的一端與采樣電容(Cs)的底板相連；子模數(shù)轉(zhuǎn)換器Sub ADC從輸入緩沖極(Q0)的發(fā)射極獲得輸入信號(hào)，并輸出數(shù)字信號(hào)來控制數(shù)字信號(hào)控制開關(guān)(S)的另一端與外接參考電壓的導(dǎo)通；電流源電路(30)包括N型MOS管(M3)和三極管(Q1)組成的共源共柵電流源及開關(guān)管(Q2)，用于向輸入緩沖級(jí)(Q0)提供工作電流；其中，由時(shí)鐘信號(hào)控制輸入自舉開關(guān)(M2)與電流源電路(30)中的開關(guān)管(Q2)交替工作，使所述采樣保持電路處于采樣階段或保持階段；其特征在于，所述采樣保持電路還包括動(dòng)態(tài)范圍調(diào)整電路(10)，用于調(diào)整輸入緩沖級(jí)(Q0)的基極電壓，使當(dāng)所述采樣保持電路處于保持階段時(shí)，所述輸入緩沖級(jí)(Q0)的發(fā)射極電壓和基極電壓差小于輸入緩沖級(jí)(Q0)的反向擊穿電壓。
2.根據(jù)權(quán)利要求1所述的采樣保持電路，其特征在于，所述動(dòng)態(tài)范圍調(diào)整電路(10)由 Sub ADC的輸出信號(hào)來控制輸入緩沖級(jí)(QO)的基極與外接參考電壓的導(dǎo)通。
3.根據(jù)權(quán)利要求2所述的采樣保持電路，其特征在于，所述動(dòng)態(tài)范圍調(diào)整電路(10)包 括數(shù)字信號(hào)控制開關(guān)(S’)，所述數(shù)字信號(hào)控制開關(guān)(S’)的一端與輸入緩沖級(jí)(QO)的基極 相連，另一端由所述Sub ADC的輸出信號(hào)來控制與外接參考電壓的導(dǎo)通。
4.根據(jù)權(quán)利要求2所述的采樣保持電路，其特征在于，所述動(dòng)態(tài)范圍調(diào)整電路(10)包 括兩個(gè)N型MOS管(M0和Ml)，所述兩個(gè)N型MOS管的源極皆與輸入緩沖級(jí)(QO)的基極相 連；漏極分別與所述外接參考電壓的兩個(gè)參考值相接；所述Sub ADC的輸出信號(hào)通過兩個(gè)N 型MOS管的柵極使得MOS管導(dǎo)通或關(guān)閉。
5.根據(jù)權(quán)利要求4所述的采樣保持電路，其特征在于，在所述采樣保持電路的保持階 段，所述Sub ADC的輸出信號(hào)為兩位二進(jìn)制數(shù)字01或10，其輸出信號(hào)的低位和高位分別與 所述兩個(gè)N型MOS管的柵極相連，柵極獲得的所述Sub ADC的輸出信號(hào)為1的N型MOS管 導(dǎo)通，柵極獲得的所述Sub ADC的輸出信號(hào)為0的N型MOS管關(guān)閉。
6.根據(jù)權(quán)利要求1 5中任一項(xiàng)的采樣保持電路，其特征在于，輸入緩沖級(jí)(QO)為源 跟隨器型三極管。
7.一種模數(shù)轉(zhuǎn)換器，包含采樣保持電路，其特征在于，所述采樣保持電路包括自舉開關(guān) 電路、輸入緩沖級(jí)(QO)、采樣電路(20)、子模數(shù)轉(zhuǎn)換器Sub_ADC和電流源電路(30)；其中所述輸入緩沖級(jí)為三極管，用于輸入信號(hào)的緩沖，并通過發(fā)射極驅(qū)動(dòng)采樣電路 (20)；所述自舉開關(guān)電路包括輸入自舉開關(guān)(M2)，其一端與輸入信號(hào)連接，另一端與輸入緩 沖級(jí)(QO)的基極相連；所述采樣電路(20)包括采樣電容(Cs)和數(shù)字信號(hào)控制開關(guān)(S)，用于采樣余量信號(hào)，數(shù)字信號(hào)控制開關(guān)(S)的一端與采樣電容(Cs)的底板相連；子模數(shù)轉(zhuǎn)換器Sub ADC從輸入緩沖極(QO)的發(fā)射極獲得輸入信號(hào)，并輸出數(shù)字信號(hào)來 控制數(shù)字信號(hào)控制開關(guān)(S)的另一端與外接參考電壓的導(dǎo)通；電流源電路(30)包括N型MOS管(M3)和三極管(Ql)組成的共源共柵電流源及開關(guān) 管(Q2)，用于向輸入緩沖級(jí)(QO)提供工作電流；其中，由時(shí)鐘信號(hào)控制輸入自舉開關(guān)(M2)與電流源電路(30)中的開關(guān)管(Q2)交替工 作，使所述采樣保持電路處于采樣階段或保持階段；其特征在于，所述采樣保持電路還包括動(dòng)態(tài)范圍調(diào)整電路(10)，用于調(diào)整輸入緩沖級(jí) (QO)中三極管的基極電壓，使所述采樣保持電路處于保持階段時(shí)，所述輸入緩沖級(jí)(QO)發(fā) 射極電壓和基極電壓差低于輸入緩沖級(jí)(QO)的反向擊穿電壓。
8.根據(jù)權(quán)利要求7所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述動(dòng)態(tài)范圍調(diào)整電路由SubADC 的輸出信號(hào)來控制輸入緩沖級(jí)的基極與外接參考電壓的導(dǎo)通。
9.根據(jù)權(quán)利要求8所述的模數(shù)轉(zhuǎn)換器，所述動(dòng)態(tài)范圍調(diào)整電路包括兩個(gè)N型MOS管(M0 和Ml)，所述兩個(gè)N型MOS管的源極皆與輸入緩沖級(jí)(QO)的基極相連；漏極分別與所述外 接參考電壓的兩個(gè)參考值相接；所述Sub ADC的輸出信號(hào)通過兩個(gè)N型MOS管的柵極使得 MOS管導(dǎo)通或關(guān)閉。
10.根據(jù)權(quán)利要求9所述的模數(shù)轉(zhuǎn)換器其特征在于，在所述模數(shù)轉(zhuǎn)換器的采樣保持電 路的保持階段，所述Sub ADC的輸出信號(hào)為兩位二進(jìn)制數(shù)字01或10，其輸出信號(hào)的低位和 高位分別與所述兩個(gè)N型MOS管的柵極相連，柵極獲得的所述Sub ADC的輸出信號(hào)為1的 N型MOS管導(dǎo)通，柵極獲得的所述Sub ADC的輸出信號(hào)為0的N型MOS管關(guān)閉。
11.根據(jù)權(quán)利要求8所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述動(dòng)態(tài)范圍調(diào)整電路包括數(shù)字 信號(hào)控制開關(guān)，所述數(shù)字信號(hào)控制開關(guān)的一端與輸入緩沖級(jí)的基極相連，另一端由所述Sub ADC的輸出信號(hào)來控制與外接參考電壓的導(dǎo)通。
全文摘要
本發(fā)明的實(shí)施例提供一種模數(shù)轉(zhuǎn)換器及其采樣保持電路，其采樣保持電路包括自舉開關(guān)電路、輸入緩沖級(jí)(Q0)、采樣電路(20)、子模數(shù)轉(zhuǎn)換器Sub_ADC、電流源電路(30)以及動(dòng)態(tài)范圍調(diào)整電路(10)，用于調(diào)整輸入緩沖級(jí)(Q0)的三極管基極電壓，使采樣保持電路處于保持階段時(shí)，所述輸入緩沖級(jí)(Q0)中三極管的發(fā)射極電壓和基極電壓差即發(fā)射結(jié)反偏電壓小于反向擊穿電壓，避免由于過高的輸入動(dòng)態(tài)電壓范圍導(dǎo)致緩沖級(jí)發(fā)射結(jié)反偏電壓過高而擊穿晶體管發(fā)射結(jié)，從而實(shí)現(xiàn)高的輸入動(dòng)態(tài)范圍。
文檔編號(hào)H03M1/12GK101986570SQ20101053378
公開日2011年3月16日 申請(qǐng)日期2010年11月2日 優(yōu)先權(quán)日2010年11月2日
發(fā)明者修利平, 劉簾曦, 朱樟明, 李婭妮, 楊銀堂 申請(qǐng)人:西安電子科技大學(xué)