專利名稱：一種基于cmos工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時(shí)鐘發(fā)生器，尤其涉及一種基于CMOS工藝的時(shí)鐘發(fā)生器。
背景技術(shù)：
在各種電子系統(tǒng)中，時(shí)鐘信號(hào)為一不可或缺的參考信號(hào)，從微處理器中的時(shí)鐘產(chǎn) 生到蜂窩電話中的載波合成，以及測(cè)量、遙控和自動(dòng)控制等領(lǐng)域都有著廣泛的應(yīng)用。通常， 電子系統(tǒng)中的時(shí)鐘信號(hào)通過設(shè)置于電子系統(tǒng)外部的石英晶體振蕩器產(chǎn)生一參考時(shí)鐘信號(hào)， 再由系統(tǒng)中的鎖相回路依據(jù)該參考時(shí)鐘信號(hào)，輸出一個(gè)較高頻的時(shí)鐘信號(hào)供內(nèi)部電路使 用。然而，通過石英晶體振蕩器產(chǎn)生時(shí)鐘信號(hào)的方法，雖然可以產(chǎn)生一較精準(zhǔn)的時(shí)鐘信號(hào)， 但該方法需要引腳來接收參考時(shí)鐘信號(hào)，這將花費(fèi)較高的引腳成本。隨著技術(shù)的發(fā)展，出現(xiàn)了一種利用CMOS工藝可片內(nèi)實(shí)現(xiàn)的時(shí)鐘電路，其在沒有外 加輸入信號(hào)的情況下，依靠電路自激振蕩而產(chǎn)生周期性輸出信號(hào)。上述能夠產(chǎn)生自激振蕩 的一般是RC振蕩器或者是環(huán)行振蕩器，RC振蕩器的結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)，但精度較差，其隨 溫度和電源電壓的變化很大，一般應(yīng)用在對(duì)時(shí)鐘精度要求不高的場(chǎng)合中；為了獲得較好的 精度，振蕩器采用環(huán)形結(jié)構(gòu)，其通常由若干個(gè)具有一定增益的延遲電路以閉環(huán)形式組成，但 該類振蕩器的缺點(diǎn)是電路較為復(fù)雜，而且溫度特性、工藝穩(wěn)定性和電源抑制能力也較差，本 申請(qǐng)正是針對(duì)環(huán)形振蕩器的時(shí)鐘電路而進(jìn)行的改進(jìn)。

發(fā)明內(nèi)容
本發(fā)明目的是提供一種具有溫度補(bǔ)償和工藝補(bǔ)償性能從而具有良好的溫度特性、 工藝穩(wěn)定性的基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器。為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案為一種基于CMOS工藝實(shí)現(xiàn)的全硅 時(shí)鐘發(fā)生器，其包括輸出端相依次連接的溫度補(bǔ)償電流源、工藝補(bǔ)償電路、V-I轉(zhuǎn)換電路、環(huán) 路振蕩電路和整形電路，所述溫度穩(wěn)定電流源用以提供進(jìn)行溫度補(bǔ)償后的電流；所述的工 藝補(bǔ)償電路用于提供減少CMOS工藝偏差的電壓；所述的V-I轉(zhuǎn)換電路用以將經(jīng)補(bǔ)償后的 電壓轉(zhuǎn)換為電流輸出；所述的環(huán)路振蕩電路根據(jù)接收的電流大小以產(chǎn)生相應(yīng)頻率的時(shí)鐘信 號(hào)；所述的整形電路用以對(duì)時(shí)鐘信號(hào)進(jìn)行整形及分頻后輸出。進(jìn)一步地，所述的溫度補(bǔ)償電流源由具有正溫度系數(shù)電流和具有負(fù)溫度系數(shù)電流 按比例疊加而成，所述的正負(fù)溫度系數(shù)電流可根據(jù)需求調(diào)節(jié)。所述的工藝補(bǔ)償電路兩二極管相串聯(lián)而成，所述的二極管用于感應(yīng)CMOS工藝的 變化以輸出經(jīng)補(bǔ)償?shù)碾妷褐罺-I轉(zhuǎn)換電路。所述的二極管分別與一 NMOS管和PMOS管組成，所述的NMOS管柵極與PMOS管柵 極相連接，所述的NMOS管漏極與PMOS管漏極相連接，且NMOS管的柵極與漏極相連接，PMOS 管柵極與漏極相連接，所述的NMOS管源極與電源相連接，所述的PMOS管源極接地。所述的V-I轉(zhuǎn)換電路包括第二運(yùn)放、與第二運(yùn)放同相和反相輸入端相鏡像連接的 第四MOS管和第五MOS管、第三運(yùn)放、與第三運(yùn)放同相和反相輸入端相鏡像連接的第七M(jìn)OS管和第八MOS管，通過控制第四MOS管和第五MOS管的源漏極之間電壓以及第七M(jìn)OS管和 第八MOS管的源漏極之間電壓，使得V-I轉(zhuǎn)換電路輸出精準(zhǔn)的鏡像電流。所述的環(huán)形振蕩器包括至少一個(gè)延時(shí)單元，每個(gè)延時(shí)單元主要由兩鏡像連接的 MOS管以及與MOS管相電連接的充電電容組成。所述的整形電路為施密特觸發(fā)器電路。由于采用上述技術(shù)方案，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明采用了溫度和工藝補(bǔ)償電 路，保證了 CMOS時(shí)鐘電路具有良好的溫度和工藝穩(wěn)定性，同時(shí)具有較強(qiáng)的電源抑制能力， 而且電路結(jié)構(gòu)簡(jiǎn)單，時(shí)鐘精度高，可作為石英晶體振蕩器、陶瓷諧振器等電路的替代品，作 為時(shí)鐘源使用。同時(shí)，由于電路采用的是CMOS工藝，無(wú)需外掛晶體或其他無(wú)源器件，如電容 等，從而降低了電路成本和功耗。


附圖1為本發(fā)明全硅時(shí)鐘發(fā)生器總體原理框體；附圖2為本發(fā)明溫度補(bǔ)充電流源原理框圖；附圖3為本發(fā)明工藝補(bǔ)充電路圖；附圖4為本發(fā)明V-I轉(zhuǎn)換電路圖；附圖5為本發(fā)明環(huán)形振蕩器的單元電路圖；附圖6為本發(fā)明整形輸出電路圖；其中11、溫度補(bǔ)償基準(zhǔn)源、12、工藝補(bǔ)償電路；13、V_I轉(zhuǎn)換電路；14、環(huán)形振蕩器； 15、整形電路。
具體實(shí)施例方式下面結(jié)合附圖，對(duì)本發(fā)明優(yōu)選的具體實(shí)施例進(jìn)行說明如圖1所示的全硅時(shí)鐘發(fā)生器，其依次由溫度補(bǔ)償基準(zhǔn)源11、工藝補(bǔ)償電路12、 V-I轉(zhuǎn)換電路13、環(huán)形振蕩器14以及整形電路15連接而成，溫度補(bǔ)償基準(zhǔn)源11用于接收 輸入的電源電壓，并對(duì)輸入的電壓根據(jù)外界溫度的變化進(jìn)行溫度補(bǔ)償以輸出穩(wěn)定的電壓或 電流信號(hào)供給工藝補(bǔ)償電路12，工藝補(bǔ)償電路12接收基準(zhǔn)源輸出的電壓或電流信號(hào)并根 據(jù)整個(gè)時(shí)鐘發(fā)生電路的工藝偏差進(jìn)行工藝補(bǔ)償，以輸出經(jīng)補(bǔ)償后的控制電壓Vctrl，該控制 電壓Vctrl輸出至V-I轉(zhuǎn)換電路13轉(zhuǎn)換為電流信號(hào)輸出。電流信號(hào)輸入至環(huán)形振蕩器14， 環(huán)形振蕩器14產(chǎn)生時(shí)鐘信號(hào)，經(jīng)過整形輸出電路15輸出穩(wěn)定的設(shè)定頻率的系統(tǒng)時(shí)鐘。上 述溫度補(bǔ)償基準(zhǔn)源11、工藝補(bǔ)償電路12、V-I轉(zhuǎn)換電路13、環(huán)形振蕩器14以及整形輸出電 路15采用CMOS工藝集成為一個(gè)芯片或與其它電路集成在一個(gè)片內(nèi)。下面將對(duì)結(jié)合具體實(shí) 施電路對(duì)各功能電路實(shí)現(xiàn)及其原理進(jìn)行說明圖2所示的為溫度補(bǔ)償基準(zhǔn)源11原理電路，其由具有正溫度系數(shù)電流和具有負(fù)溫 度系數(shù)電流按比例疊加而成，該疊加系數(shù)的確定由V-I轉(zhuǎn)換電路13、環(huán)形振蕩器14以及整 形電路15所累加的總的溫度系數(shù)決定。通過電流鏡像產(chǎn)生輸出電流Il給工藝補(bǔ)償電路 12。而且各正負(fù)溫度系數(shù)電流可根據(jù)需求調(diào)節(jié)。圖3為所示的為工藝補(bǔ)償電路12具體實(shí)施電路，該工藝補(bǔ)償電路12由NMOS 二極 管麗和PMOS 二極管MP串連構(gòu)成。當(dāng)MOS管工藝發(fā)生變化時(shí)，如MOS模型由tt變到ff時(shí)，MOS管的柵氧化層厚度變薄，閾值減小，NMOS 二極管麗和PMOS 二極管MP的等效電阻變小， 因此輸出電壓Vctrl變小，由于Vctrl變小，則通過V-I轉(zhuǎn)換電路13的電流減小，則振蕩器 延遲時(shí)間變大。對(duì)于環(huán)形振蕩器14，由于MOS管閾值變小，延遲時(shí)間變小，因此該工藝補(bǔ)償 電路12通過適當(dāng)調(diào)整NMOS 二極管麗和PMOS 二極管MP的寬長(zhǎng)比W/L即能補(bǔ)償振蕩器延 遲時(shí)間的變化。圖4所示的為V-I轉(zhuǎn)換電路13具體實(shí)施電路，該V-I轉(zhuǎn)換電路13為了保證精準(zhǔn)的 鏡像電流Bias，采用了運(yùn)放嵌位的方式強(qiáng)制PMOS管M4和M5的VDS及NMOS管M7和M8的 VDS相等，具體電路包括三級(jí)運(yùn)放，第一級(jí)運(yùn)放Al的同相輸入端與工藝補(bǔ)償電路輸出Vctrl 相電連接，其反相輸入端通過電阻RO接地。第一運(yùn)放Al輸出端與MOS管M3柵極相連接； 第二運(yùn)放的同相和反相輸入端分別與MOS管M4和M5的柵極相電連接，MOS管M4和M5之 間鏡像連接，且MOS管M3的源極與MOS管M4的漏極相連接。第二運(yùn)放的輸出端與MOS管 M6的柵極相連接，第三運(yùn)放A3的同相和方向輸入端同樣通過兩相鏡像連接的MOS管M7和 M8與前一級(jí)運(yùn)放相連接。在寬長(zhǎng)比一定的情況下，能夠保證很好的鏡像電流rtias。圖5所示的為環(huán)形振蕩器14具體實(shí)施電路，環(huán)形振蕩器14采用電流對(duì)電容充放 電的方法實(shí)現(xiàn)振蕩。通過V-I轉(zhuǎn)換電路輸出的鏡像電流Ibias輸入到環(huán)形振蕩器14中PMOS 管M2的漏端，通過環(huán)形振蕩器14中PMOS管Ml的鏡像對(duì)電容C進(jìn)行充放電，來實(shí)現(xiàn)一定的 延遲時(shí)間。環(huán)形振蕩器14 一般是由3 5級(jí)延遲單元構(gòu)成，前一級(jí)的輸出作為后一級(jí)的輸 入，多個(gè)延遲單元一起構(gòu)成一個(gè)環(huán)路。MOS管工藝參數(shù)的變化和溫度變化對(duì)環(huán)形振蕩器14 的振蕩頻率有影響。圖6為本發(fā)明采用的整形電路15，整形電路15采用施密特觸發(fā)器結(jié)構(gòu)，由MOS管 M41、M42、M43、M44、M45和M46構(gòu)成，該結(jié)構(gòu)對(duì)環(huán)形振蕩器14輸出信號(hào)vf進(jìn)行整形產(chǎn)生最 終的輸出信號(hào)Vout。上述實(shí)施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人 士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍，凡根據(jù)本發(fā)明 精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其包括輸出端相依次連接的溫度補(bǔ)償 電流源、工藝補(bǔ)償電路、V-I轉(zhuǎn)換電路、環(huán)路振蕩電路和整形電路，所述溫度穩(wěn)定電流源用以 提供進(jìn)行溫度補(bǔ)償后的電流；所述的工藝補(bǔ)償電路用于提供減少CMOS工藝偏差的電壓；所 述的V-I轉(zhuǎn)換電路用以將經(jīng)補(bǔ)償后的電壓轉(zhuǎn)換為電流輸出；所述的環(huán)路振蕩電路根據(jù)接收 的電流大小以產(chǎn)生相應(yīng)頻率的時(shí)鐘信號(hào)；所述的整形電路用以對(duì)時(shí)鐘信號(hào)進(jìn)行整形及分頻 后輸出。
2.根據(jù)權(quán)利要求1所述的一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其特征在于所 述的溫度補(bǔ)償電流源由具有正溫度系數(shù)電流和具有負(fù)溫度系數(shù)電流按比例疊加而成，所述 的正負(fù)溫度系數(shù)電流可根據(jù)需求調(diào)節(jié)。
3.根據(jù)權(quán)利要求1所述的一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其特征在于所 述的工藝補(bǔ)償電路兩二極管相串聯(lián)而成，所述的二極管用于感應(yīng)CMOS工藝的變化以輸出 經(jīng)補(bǔ)償?shù)碾妷褐罺-I轉(zhuǎn)換電路。
4.根據(jù)權(quán)利要求3所述的一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其特征在于所 述的二極管分別與一 NMOS管和PMOS管組成，所述的NMOS管柵極與PMOS管柵極相連接，所 述的NMOS管漏極與PMOS管漏極相連接，且NMOS管的柵極與漏極相連接，PMOS管柵極與漏 極相連接，所述的NMOS管源極與電源相連接，所述的PMOS管源極接地。
5.根據(jù)權(quán)利要求1所述的一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其特征在于所 述的V-I轉(zhuǎn)換電路包括第二運(yùn)放、與第二運(yùn)放同相和反相輸入端相鏡像連接的第四MOS管 和第五MOS管、第三運(yùn)放、與第三運(yùn)放同相和反相輸入端相鏡像連接的第七M(jìn)OS管和第八 MOS管，通過控制第四MOS管和第五MOS管的源漏極之間電壓以及第七M(jìn)OS管和第八MOS管 的源漏極之間電壓，使得V-I轉(zhuǎn)換電路輸出精準(zhǔn)的鏡像電流。
6.根據(jù)權(quán)利要求1所述的一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其特征在于所 述的環(huán)形振蕩器包括至少一個(gè)延時(shí)單元，每個(gè)延時(shí)單元主要由兩鏡像連接的MOS管以及與 MOS管相電連接的充電電容組成。
7.根據(jù)權(quán)利要求1所述的一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其特征在于所 述的整形電路為施密特觸發(fā)器電路。
全文摘要
本發(fā)明涉及一種基于CMOS工藝實(shí)現(xiàn)的全硅時(shí)鐘發(fā)生器，其包括輸出端相依次連接的溫度補(bǔ)償電流源、工藝補(bǔ)償電路、V-I轉(zhuǎn)換電路、環(huán)路振蕩電路和整形電路，溫度穩(wěn)定電流源用以提供進(jìn)行溫度補(bǔ)償后的電流；工藝補(bǔ)償電路用于提供減少CMOS工藝偏差的電壓；V-I轉(zhuǎn)換電路用以將經(jīng)補(bǔ)償后的電壓轉(zhuǎn)換為電流輸出；環(huán)路振蕩電路根據(jù)接收的電流大小以產(chǎn)生相應(yīng)頻率的時(shí)鐘信號(hào)；整形電路用以對(duì)時(shí)鐘信號(hào)進(jìn)行整形及分頻后輸出。本發(fā)明采用了溫度和工藝補(bǔ)償電路，保證了CMOS時(shí)鐘電路具有良好的溫度和工藝穩(wěn)定性，同時(shí)具有較強(qiáng)的電源抑制能力，而且電路結(jié)構(gòu)簡(jiǎn)單，時(shí)鐘精度高，可作為石英晶體振蕩器、陶瓷諧振器等電路的替代品，作為時(shí)鐘源使用。
文檔編號(hào)H03K3/011GK102064801SQ20101053426
公開日2011年5月18日 申請(qǐng)日期2010年11月8日 優(yōu)先權(quán)日2010年11月8日
發(fā)明者呂江平, 唐興剛, 張紫乾, 白濤, 賀克軍, 龍善麗 申請(qǐng)人:中國(guó)兵器工業(yè)集團(tuán)第二一四研究所蘇州研發(fā)中心