專利名稱：負(fù)載驅(qū)動裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及負(fù)載驅(qū)動裝置，并且更加具體地涉及包括控制到負(fù)載的電力供給的輸 出晶體管的負(fù)載驅(qū)動裝置。
背景技術(shù)：
已經(jīng)廣泛地采用用于電力供給的半導(dǎo)體作為將來自于電源的電力提供給負(fù)載的 負(fù)載驅(qū)動裝置。在一個(gè)應(yīng)用領(lǐng)域中，半導(dǎo)體被用于驅(qū)動車輛的燈或者致動器。在使用這樣的負(fù)載驅(qū)動裝置用于車輛等等的情況下，當(dāng)負(fù)載驅(qū)動裝置處于待機(jī)狀 態(tài)下時(shí)，存在防止出現(xiàn)微安數(shù)量級的待機(jī)電流的浪費(fèi)的消耗電流的需求。在錯(cuò)誤地反向連 接電源的情況下，存在防止負(fù)載驅(qū)動裝置被損壞的需求。如果電源被反向連接，那么期待的 是，使功率器件(例如，輸出晶體管)進(jìn)入導(dǎo)通狀態(tài)，從而抑制在功率器件中產(chǎn)生熱并且防 止負(fù)載驅(qū)動裝置的損壞。日本未經(jīng)審查的專利申請公開No. 2009-165114公布用于這些需求的解決方案。 圖14示出在日本未經(jīng)審查的專利申請公開No. 2009-165114中公開的負(fù)載驅(qū)動裝置。參考 圖14描述當(dāng)電源被正常地連接時(shí)的負(fù)載驅(qū)動裝置的操作和當(dāng)電源被反向連接時(shí)的負(fù)載驅(qū) 動裝置的操作。當(dāng)電源被正常地連接時(shí)，電源10的正極性側(cè)電壓VB被提供到電源端子PWR。此 外，電源10的負(fù)極性側(cè)電壓VSS被提供到接地端子GND。當(dāng)輸出晶體管Tl是導(dǎo)通的時(shí)，晶體管麗2是非導(dǎo)通的。具體地，驅(qū)動器電路12輸 出H電平的信號Sl和L電平的信號S2。這時(shí)，被提供在背柵控制電路16中的晶體管MN6 和麗7是導(dǎo)通的。這是因?yàn)楫?dāng)晶體管Tl變成導(dǎo)通時(shí)，輸出端子OUT的電勢顯示H電平，并 且晶體管MN6和麗7中的每一個(gè)的柵極電勢變?yōu)楦哂诮拥囟俗覩ND的電勢。此外，被提供 在背柵控制電路16中的晶體管MN4和麗5變成非導(dǎo)通。這是因?yàn)榫w管MN4和麗5中的 每一個(gè)的柵極電勢等于接地端子GND的電勢。因此，接地端子GND的電勢被施加到為了反向連接保護(hù)而提供的保護(hù)晶體管麗3 的背柵。然后，保護(hù)晶體管MN3變成非導(dǎo)通。結(jié)果，不存在用于放電晶體管Tl的柵極電荷 的路徑，并且因此通過信號Sl使晶體管Tl更加導(dǎo)通。當(dāng)輸出晶體管Tl非導(dǎo)通時(shí)，晶體管MN2導(dǎo)通。具體地，驅(qū)動器電路12輸出L電平 的信號Sl和H電平的信號S2。這時(shí)，晶體管麗2放電晶體管Tl的柵極電荷，從而使晶體管 Tl進(jìn)入非導(dǎo)通狀態(tài)。在這樣的情況下，被提供在背柵控制電路16中的晶體管MN6和MN7導(dǎo)通同時(shí)輸出 端子OUT的電勢為高。然而，當(dāng)輸出端子OUT的電勢朝著接地端子GND的電勢移動時(shí)，晶體管MN6和麗7變成非導(dǎo)通。同樣，被提供在背柵控制電路16中的晶體管MN4和麗5變成非 導(dǎo)通。簡言之，晶體管MN4至MN7中的每一個(gè)變成非導(dǎo)通。然而，由于輸出端子OUT和接地 端子GND中的每一個(gè)的電勢等于接地端子GND的電勢，所以保護(hù)晶體管麗3的背柵示出接 地端子GND的電勢。因此，保護(hù)晶體管麗3變成非導(dǎo)通。當(dāng)電源被反向連接時(shí)，電源10的正極性側(cè)電壓VB被提供到接地端子GND。此夕卜， 負(fù)極性側(cè)電壓VSS被提供到電源端子PWR。當(dāng)電源被反向連接時(shí)，驅(qū)動器電路12和晶體管 MN2不能正常地操作。這是因?yàn)橛捎陔娫?0的反向連接導(dǎo)致每個(gè)晶體管的漏極和背柵之間 的寄生二極管被正向偏置，這使得每個(gè)晶體管能夠正常地操作。輸出端子OUT的電勢首先示出輸出晶體管Tl的寄生二極管的正向電壓。當(dāng)被提供 在反向連接保護(hù)電路15中的保護(hù)晶體管MN3開始將電荷提供到輸出晶體管Tl的柵極時(shí)， 晶體管Tl變成導(dǎo)通。結(jié)果，輸出端子OUT的電勢接近電源端子PWR的電勢(S卩，由輸出晶 體管Tl的導(dǎo)通電阻和負(fù)載電流引起的壓降的值)。此外，二極管DlO的陽極電勢示出二極 管DlO的正向電壓。被提供在背柵控制電路16中的晶體管MN7的背柵沒有被耦合到GND端子。因此， 晶體管MN7作為反向偏置二極管(防止回流二極管)操作。二極管DlO的陽極電勢和輸出端子OUT的電勢首先示出二極管的正向電壓(例 如，大約0. 6V)。因此，低電勢被施加給保護(hù)晶體管MN3的背柵，并且保護(hù)晶體管MN3變成導(dǎo) 通。結(jié)果，電荷通過保護(hù)晶體管MN3從GND端子被提供到晶體管Tl的柵極。然后，晶體管 Tl的柵極電壓增加，并且晶體管Tl變成導(dǎo)通。當(dāng)晶體管Tl變成導(dǎo)通時(shí)，輸出端子OUT的電 勢從二極管的正向電壓下降到大約電源端子PWR的電勢(根據(jù)負(fù)極性側(cè)電壓VSS的電勢)。 同樣在這樣的情況下，保護(hù)晶體管MN3的背柵被保持在低電勢，并且因此保護(hù)晶體管MN3保 持導(dǎo)通狀態(tài)。因此，晶體管Tl保持導(dǎo)通狀態(tài)。這樣，根據(jù)現(xiàn)有技術(shù)的負(fù)載驅(qū)動裝置能夠抑 制在晶體管Tl中產(chǎn)生熱，從而防止負(fù)載驅(qū)動裝置的損壞。

發(fā)明內(nèi)容
本發(fā)明人已經(jīng)發(fā)現(xiàn)在現(xiàn)有技術(shù)中在特定條件下可能存在損耗。具體地，在圖14中 所示的現(xiàn)有技術(shù)的負(fù)載驅(qū)動裝置被集成在半導(dǎo)體襯底上的情況下，當(dāng)在操作條件內(nèi)的高壓 操作負(fù)載驅(qū)動裝置時(shí)，出現(xiàn)下述損耗，其中形成到晶體管麗3、麗5、以及麗7的垂直寄生雙 極晶體管Q4至Q7變成導(dǎo)通，從而產(chǎn)生消耗電流。下面描述消耗電流的產(chǎn)生。在現(xiàn)有技術(shù)的負(fù)載驅(qū)動裝置處于待機(jī)狀態(tài)的情況下，晶體管麗3、麗5、以及麗7中 的每一個(gè)的P阱(寄生雙極晶體管Q4至Q7中的每一個(gè)的基極)沒有被電氣地連接到晶體 管麗3、麗5、以及麗7中的每一個(gè)的漏極/源極(寄生雙極晶體管Q4至Q7中的每一個(gè)的 發(fā)射極)。結(jié)果，每個(gè)寄生雙極晶體管的基極變成斷開。在這里，能夠通過當(dāng)基極被斷開時(shí) 的發(fā)射極和集電極之間的擊穿電壓BVceo表示每個(gè)寄生雙極晶體管的擊穿電壓。圖13是示出雙極晶體管的擊穿電壓特性的圖。如通常已知的，當(dāng)基極被斷開時(shí)的 雙極晶體管的擊穿電壓BVceo和當(dāng)電勢被施加給基極時(shí)的雙極晶體管的擊穿電壓BVcbo與 電流放大系數(shù)hFE具有通過下面的表達(dá)式所表達(dá)的關(guān)系。B Vceo 二 B Vcbo/ViS^ (1)在器件的開發(fā)中，在器件尺寸和擊穿電壓之間存在折衷關(guān)系。在這樣的情況下，擊穿電壓BVcbo被設(shè)計(jì)為具有最優(yōu)值。例如，當(dāng)要求40V的擊穿電壓時(shí)，通常將器件設(shè)計(jì)為具 有大約60V的擊穿電壓BVcbo。例如，圖14中所示的寄生雙極晶體管Q4至Q7中的每一個(gè)的電流放大系數(shù)hFE是 大約100。S卩，如表達(dá)式(1)中所示，擊穿電壓BVceo是擊穿電壓BVcbo的大約三分之一。因此，在現(xiàn)有技術(shù)的負(fù)載驅(qū)動裝置處于待機(jī)狀態(tài)的情況下，當(dāng)高于擊穿電壓BVceo 的電壓被施加給寄生雙極晶體管Q4至Q7中的每一個(gè)時(shí)，寄生雙極晶體管Q4至Q7被擊穿， 結(jié)果電流流過寄生雙極晶體管。這導(dǎo)致現(xiàn)有技術(shù)的負(fù)載驅(qū)動裝置的消耗電流的增加。因此，在現(xiàn)有技術(shù)的負(fù)載驅(qū)動裝置中，當(dāng)負(fù)載驅(qū)動裝置處于待機(jī)狀態(tài)時(shí)，被提供在 背柵控制電路16中的每個(gè)晶體管的背柵和被提供在反向連接保護(hù)電路15中的每個(gè)晶體管 的背柵變成斷開(高阻抗)。這引起電流流過寄生雙極晶體管并且消耗電流增加的問題。本發(fā)明的第一示例性方面是負(fù)載驅(qū)動裝置，包括輸出晶體管，該輸出晶體管被耦 合在第一電源線和輸出端子之間，該輸出端子被構(gòu)造為與負(fù)載相耦合；保護(hù)晶體管，該保護(hù) 晶體管被提供在輸出晶體管的柵極和第二電源線之間，并且當(dāng)被耦合在第一電源線和第二 電源線之間的電源的極性被倒置時(shí)使輸出晶體管進(jìn)入導(dǎo)通狀態(tài)；以及背柵控制電路，當(dāng)電 源的極性正常時(shí)，在待機(jī)模式下，該背柵控制電路控制第二電源線和保護(hù)晶體管的背柵以 使其進(jìn)入導(dǎo)通狀態(tài)。如上所述的電路構(gòu)造使得能夠抑制當(dāng)電源被反向連接時(shí)在輸出晶體管中產(chǎn)生熱 并且防止負(fù)載驅(qū)動裝置的損壞。此外，在當(dāng)電源被正常地連接時(shí)的待機(jī)狀態(tài)下，能夠抑制消 耗電流的增加。根據(jù)本發(fā)明的示例性方面，能夠提供一種負(fù)載驅(qū)動裝置，其能夠抑制當(dāng)電源被反 向連接時(shí)在輸出晶體管中產(chǎn)生熱并且防止負(fù)載驅(qū)動裝置的損壞，并且還能夠在當(dāng)電源被正 常地連接時(shí)的待機(jī)狀態(tài)下抑制消耗電流的增加。


結(jié)合附圖，根據(jù)某些示例性實(shí)施例的以下描述，以上和其它示例性方面、優(yōu)點(diǎn)和特 征將更加明顯，其中圖1是根據(jù)本發(fā)明的第一示例性實(shí)施例的負(fù)載驅(qū)動裝置的電路圖；圖2是示出形成在根據(jù)本發(fā)明的第一示例性實(shí)施例的負(fù)載驅(qū)動裝置中的寄生元 件的半導(dǎo)體器件的截面圖；圖3是示出在根據(jù)本發(fā)明的第一示例性實(shí)施例的負(fù)載驅(qū)動裝置中電源被反向連 接的情況的電路圖；圖4是示出形成在根據(jù)本發(fā)明的第一示例性實(shí)施例的負(fù)載驅(qū)動裝置中的寄生元 件的半導(dǎo)體器件的截面圖；圖5是根據(jù)本發(fā)明的第二示例性實(shí)施例的負(fù)載驅(qū)動裝置的電路圖；圖6是示出形成在根據(jù)本發(fā)明的第二示例性實(shí)施例的負(fù)載驅(qū)動裝置中的寄生元 件的半導(dǎo)體器件的截面圖；圖7是示出在根據(jù)本發(fā)明的第二示例性實(shí)施例的負(fù)載驅(qū)動裝置中電源被反向連 接的情況的電路圖；圖8是示出形成在根據(jù)本發(fā)明的第二示例性實(shí)施例的負(fù)載驅(qū)動裝置中的寄生元件的半導(dǎo)體器件的截面圖；圖9是根據(jù)本發(fā)明的第三示例性實(shí)施例的負(fù)載驅(qū)動裝置的電路圖；圖10是示出形成在根據(jù)本發(fā)明的第三示例性實(shí)施例的負(fù)載驅(qū)動裝置中的寄生元 件的半導(dǎo)體器件的截面圖；圖11是示出在根據(jù)本發(fā)明的第三示例性實(shí)施例的負(fù)載驅(qū)動裝置中電源被反向連 接的情況的電路圖；圖12是示出形成在根據(jù)本發(fā)明的第三示例性實(shí)施例的負(fù)載驅(qū)動裝置中的寄生元 件的半導(dǎo)體器件的截面圖；圖13是示出雙極晶體管的擊穿電壓特性的圖；以及圖14是根據(jù)現(xiàn)有技術(shù)的負(fù)載驅(qū)動裝置的電路圖。
具體實(shí)施例方式下面將會參考附圖詳細(xì)地描述本發(fā)明的示例性實(shí)施例。適當(dāng)?shù)厥÷灾貜?fù)的描述以 闡明解釋。[第一示例性實(shí)施例]圖1示出根據(jù)本發(fā)明的第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2的電路圖。如圖1中 所示，負(fù)載驅(qū)動裝置2包括電源10、負(fù)載11、驅(qū)動器電路12、柵極放電電路14、反向連接保 護(hù)電路15、背柵控制電路17、輸出晶體管Tl、箝位二極管(保護(hù)二極管)D10、限流電阻器 R10、電源端子PWR、接地端子GND、以及輸出端子OUT。在第一示例性實(shí)施例中，通過電源端 子PWR耦合電源10和輸出晶體管Tl的電源線被稱為第一電源線；并且通過接地端子GND 耦合電源10的電源線被稱為第二電源線。電源10被耦合在電源端子PWR與接地端子GND之間。在正常連接時(shí)，電源10將 正極性側(cè)電壓VB提供給電源端子PWR，并且將負(fù)極性側(cè)電壓VSS提供給接地端子GND。負(fù) 載11被耦合在輸出端子OUT和接地端子GND之間。例如，負(fù)載11是制動器或者燈，并且是 負(fù)載驅(qū)動裝置2中的電力供給目的地。驅(qū)動器電路12是負(fù)載驅(qū)動裝置2的控制裝置。驅(qū)動器電路12將控制信號Sl提 供給輸出晶體管Tl的柵極，并且還將控制信號S2提供給柵極放電電路14。在第一示例性 實(shí)施例中，假定控制信號Sl和S2是具有相反相位的信號。驅(qū)動器電路12根據(jù)控制信號Sl 和S2控制輸出晶體管Tl的導(dǎo)通狀態(tài)。輸出晶體管Tl具有被耦合到電源端子PWR的漏極，和被耦合到輸出端子OUT的源 極?？刂菩盘朣l被提供到輸出晶體管Tl的柵極。當(dāng)控制信號Sl處于高電平時(shí)，輸出晶體 管Tl是導(dǎo)通的。當(dāng)控制信號Sl處于低電平時(shí)，輸出晶體管Tl是非導(dǎo)通的。當(dāng)控制信號S2 處于高電平時(shí)，柵極放電電路14引出來自于輸出晶體管Tl的柵極的電荷。同時(shí)，當(dāng)控制信 號S2處于低電平時(shí)，柵極放電電路14是非導(dǎo)通的，并且沒有引出來自于輸出晶體管Tl的 柵極的任何電荷。更加具體地，柵極放電電路14包括放電晶體管MN2和電阻器(第二電阻器，例如， 擴(kuò)散電阻器)R2。放電晶體管MN2是形成在N型半導(dǎo)體襯底上的N型MOS晶體管。放電晶 體管MN2具有被耦合到輸出晶體管Tl的柵極的漏極、被提供有控制信號S2的柵極、以及被 耦合到輸出端子OUT的源極。使用P型擴(kuò)散區(qū)域在N型半導(dǎo)體襯底上形成電阻器R2。例7如，在電阻器R2中，使用具有高雜質(zhì)濃度的P+擴(kuò)散區(qū)域在電阻器R2的兩端處形成電阻器 連接端子。此外，使用連接連接端子的具有低雜質(zhì)濃度的P—擴(kuò)散區(qū)域形成電阻器部分。電 阻器R2的一個(gè)端子被耦合到放電晶體管ΜΝ2的背柵，并且電阻器R2的另一個(gè)端子被耦合 到輸出端子OUT。反向連接保護(hù)電路15被耦合在輸出晶體管Tl的柵極和接地端子GND之間。反向 連接保護(hù)電路15包括保護(hù)晶體管MN3。保護(hù)晶體管MN3的源極/漏極中的一個(gè)被耦合到輸 出晶體管Tl的柵極，并且其柵極和源極/漏極中的另一個(gè)被共同地耦合到接地端子GND。 保護(hù)晶體管麗3的背柵被耦合到背柵控制電路17。當(dāng)電源10被反向連接時(shí)，保護(hù)晶體管 MN3的漏極被耦合到接地端子GND，并且其源極被耦合到輸出晶體管Tl的柵極。寄生雙極晶體管Q5和Q6作為寄生元件形成到反向連接保護(hù)電路15。更加具體 地，寄生雙極晶體管Q5具有被連接到保護(hù)晶體管MN8的背柵的基極、被連接到保護(hù)晶體管 麗3中形成在接地端子GND側(cè)上的源極/漏極擴(kuò)散區(qū)域的發(fā)射極、以及被耦合到電源端子 PWR的集電極。寄生雙極晶體管Q6具有被連接到保護(hù)晶體管MN3的背柵的基極、被連接到 保護(hù)晶體管MN3中形成在輸出晶體管Tl的柵極側(cè)上的源極/漏極擴(kuò)散區(qū)域的發(fā)射極、以及 被耦合到電源端子PWR的集電極。背柵控制電路17被耦合在保護(hù)晶體管麗3的背柵和接地端子GND之間。在電源 10被正常地連接的狀態(tài)下，背柵控制電路17將根據(jù)接地端子GND的電壓的電壓提供到保護(hù) 晶體管麗3的背柵。同時(shí)，在電源10被反向連接的狀態(tài)下，背柵控制電路17將根據(jù)電源端 子PWR的電壓的電壓提供到保護(hù)晶體管麗3的背柵。更加具體地，背柵控制電路17包括第一 N型MOS晶體管(第一晶體管)MN8。第 一 N型MOS晶體管MN8具有被耦合到保護(hù)晶體管麗3的背柵的源極、通過限流電阻器RlO 被耦合到接地端子GND的漏極、以及被耦合到電源端子PWR的柵極。在電源10被正常地連 接的狀態(tài)下，第一 N型MOS晶體管MN8是導(dǎo)通的。因此，電源10的負(fù)極性側(cè)電壓VSS被施 加給保護(hù)晶體管麗3的背柵。在第一示例性實(shí)施例中，第一 N型MOS晶體管MN8通過限流 電阻器RlO被耦合到接地端子GND。然而，當(dāng)電源10被正常地連接時(shí)，流過保護(hù)晶體管MN3 的背柵的電流的量是可忽略的。因此，從接地端子GND到保護(hù)晶體管MN3的背柵的路徑中 的電壓波動小到可忽略的程度。寄生雙極晶體管Q4作為寄生元件形成到背柵控制電路17。更加具體地，寄生雙極 晶體管Q4具有被連接到第一 N型MOS晶體管MN8的背柵的基極、被連接到第一 N型MOS晶 體管MN8中形成在接地端子GND側(cè)上的源極/漏極擴(kuò)散區(qū)域的發(fā)射極、以及被耦合到電源 端子PWR的集電極。限流電阻器RlO和箝位二極管DlO被串聯(lián)地連接在接地端子GND和電源端子PWR 之間。箝位二極管DlO具有被耦合到限流電阻器RlO的陽極，和被耦合到電源端子PWR的 陰極。接下來，將會描述當(dāng)電源10被正常地連接時(shí)的負(fù)載驅(qū)動裝置2的操作。當(dāng)控制信 號Sl處于高電平并且控制信號S2處于低電平時(shí)，放電晶體管MN2是非導(dǎo)通的并且輸出晶 體管Tl是導(dǎo)通的。因此，通過電源10輸出的正極性側(cè)電壓VB被提供給負(fù)載11作為電力。同時(shí)，當(dāng)控制信號Sl處于低電平并且控制信號S2處于高電平時(shí)，放電晶體管麗2 是導(dǎo)通的，從而將電荷從輸出晶體管Tl的柵極引出到輸出端子OUT。結(jié)果，通過放電晶體管MN2短路輸出晶體管Tl的柵極和源極。這使輸出晶體管Tl進(jìn)入非導(dǎo)通狀態(tài)。因此，沒 有電力從電源10提供到負(fù)載11，并且輸出端子OUT的電壓基本上為0V。在負(fù)載驅(qū)動裝置 2的正常操作期間，幾乎沒有電流流過放電晶體管MN2的背柵。為此，基本上等于輸出端子 OUT的電壓的電壓被施加給放電晶體管MN2的背柵。在電源10被正常地連接的狀態(tài)中，第一 N型MOS晶體管MN8是導(dǎo)通的，因此負(fù)極 性側(cè)電壓VSS通過限流電阻器RlO被施加給保護(hù)晶體管MN3的背柵。換言之，被耦合在接 地端子GND和輸出晶體管Tl的柵極之間的保護(hù)晶體管MN3沒有變成導(dǎo)通，結(jié)果保護(hù)晶體管 麗3被去激活。為了更加詳細(xì)地解釋寄生元件，圖2給出示出柵極放電電路14、反向連接保護(hù)電 路15、背柵控制電路17、以及輸出晶體管Tl的截面圖。圖2的截面圖示出柵極放電電路 14、反向連接保護(hù)電路15、背柵控制電路17、以及輸出晶體管Tl形成在單個(gè)N型半導(dǎo)體襯 底上的示例。如圖2中所示，使用P型擴(kuò)散區(qū)域在N型半導(dǎo)體襯底上形成電阻器R2。在圖2中 所示的示例中，使用具有高雜質(zhì)濃度的P+擴(kuò)散區(qū)域在電阻器R2的兩端處形成電阻器連接 端子。此外，使用連接連接端子的具有低雜質(zhì)濃度的P—擴(kuò)散區(qū)域形成電阻器部分。柵極放電電路14的放電晶體管ΜΝ2具有由P型半導(dǎo)體制成并且形成在N型半導(dǎo) 體襯底上的P阱(在下文中，如有必要，稱為“放電晶體管麗2的背柵”)。在P阱中，形成 P+擴(kuò)散區(qū)域和N+擴(kuò)散區(qū)域。P+擴(kuò)散區(qū)域用作用于將電勢作為放電晶體管麗2的背柵電壓 提供給P阱的電勢提供端子。N+擴(kuò)散區(qū)域形成放電晶體管ΜΝ2的源極和漏極區(qū)域。在形成 漏極的N+擴(kuò)散區(qū)域的外圍上，形成具有低雜質(zhì)濃度的N—擴(kuò)散區(qū)域。N—擴(kuò)散區(qū)域提供放電晶 體管ΜΝ2的漏極和背柵之間的高擊穿電壓。此外，在N型半導(dǎo)體襯底的上層上方，在兩個(gè)N+ 擴(kuò)散區(qū)域上延伸的區(qū)域中，經(jīng)由柵極氧化膜形成柵電極。反向連接保護(hù)電路15的保護(hù)晶體管ΜΝ3和背柵控制電路17的第一 N型MOS晶體 管ΜΝ8由具有與放電晶體管ΜΝ2基本上相同的構(gòu)造的元件組成。保護(hù)晶體管ΜΝ3具有N—擴(kuò) 散區(qū)域形成在形成源極和漏極的N+擴(kuò)散區(qū)域中的每一個(gè)的外圍上的構(gòu)造，并且具有漏極和 背柵之間以及源極和背柵之間的高擊穿電壓。輸出晶體管Tl具有由P型半導(dǎo)體制成并且形成在N型半導(dǎo)體襯底上的P體(body) 區(qū)域(在下文中，如有必要，稱為“輸出晶體管Tl的背柵”)。此外，輸出晶體管Tl具有形成 在每個(gè)P體區(qū)域中的N+擴(kuò)散區(qū)域和P+擴(kuò)散區(qū)域。N+擴(kuò)散區(qū)域用作輸出晶體管Tl的源極。 P體區(qū)域被劃分為兩個(gè)區(qū)域。在形成在P體區(qū)域中的兩個(gè)N+擴(kuò)散區(qū)域上延伸的區(qū)域中，經(jīng) 由柵極氧化膜形成柵電極。輸出晶體管Tl使用N型半導(dǎo)體襯底作為其漏極。形成在每個(gè) P體區(qū)域中的P+擴(kuò)散區(qū)域?qū)⒈硸烹妷禾峁┑絇體區(qū)域。寄生雙極晶體管Q4具有用作第一 N型MOS晶體管MN8的背柵的基極、用作第一 N 型MOS晶體管MN8中被耦合到電阻器RlO的N+擴(kuò)散區(qū)域的發(fā)射極、以及用作N型半導(dǎo)體襯 底的集電極。寄生雙極晶體管Q5具有用作保護(hù)晶體管MN3的背柵的基極、用作保護(hù)晶體管 MN3中被耦合到接地端子GND的N+擴(kuò)散區(qū)域的發(fā)射極、以及用作N型半導(dǎo)體襯底的集電極。 寄生雙極晶體管Q6具有用作保護(hù)晶體管MN3的背柵的基極、用作被耦合到輸出晶體管Tl 的柵極的N+擴(kuò)散區(qū)域的發(fā)射極、以及用作N型半導(dǎo)體襯底的集電極。在典型的NPN雙極晶體管中，當(dāng)NPN雙極晶體管的基極被提供有固定電勢時(shí)的NPN雙極晶體管的集電極和發(fā)射極之間的擊穿電壓高于當(dāng)基極斷開時(shí)的擊穿電壓。在現(xiàn)有技術(shù) 中，寄生雙極晶體管的基極可以被斷開。因此，在現(xiàn)有技術(shù)中，可能的是，寄生雙極晶體管的 發(fā)射極和集電極之間的擊穿電壓BVceo下降到電源10的最大施加電壓或者更低。在第一示例性實(shí)施例中，固定電勢被施加給寄生雙極晶體管Q4、Q5、以及Q6中的 每一個(gè)的基極。結(jié)果，寄生雙極晶體管Q4、Q5、以及Q6具有集電極和發(fā)射極之間的高擊穿 電壓。事先將器件設(shè)計(jì)為這時(shí)每個(gè)寄生雙極晶體管的集電極和發(fā)射極之間的擊穿電壓變?yōu)?高于電源10的最大施加電壓。因此，寄生雙極晶體管Q4、Q5、以及Q6保持非導(dǎo)通狀態(tài)直到 達(dá)到電源10的最大施加電壓。如圖1和圖2中所示，寄生雙極晶體管Q4、Q5、以及Q6的基極均被耦合到保護(hù)晶 體管MN3的背柵的布線。此外，當(dāng)負(fù)載驅(qū)動裝置2處于待機(jī)狀態(tài)(沒有電力從輸出晶體管 Tl提供到負(fù)載11的待機(jī)狀態(tài))時(shí)，第一 N型MOS晶體管MN8是導(dǎo)通的。這時(shí)，負(fù)極性側(cè)電 壓VSS通過接地端子GND被提供給寄生雙極晶體管Q4、Q5、以及Q6的基極。這允許寄生雙 極晶體管Q4、Q5、以及Q6保持非導(dǎo)通狀態(tài)直到達(dá)到最大施加電壓。即，由于沒有電流流過 寄生雙極晶體管，所以負(fù)載驅(qū)動裝置2能夠抑制消耗電流的增加。接下來，將會描述當(dāng)電源10被反向連接時(shí)的負(fù)載驅(qū)動裝置2的操作。當(dāng)電源10 被反向連接時(shí)，寄生元件形成到組成柵極放電電路14、反向連接保護(hù)電路15、以及背柵控 制電路17的元件。然而，根據(jù)第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2能夠使這些寄生元件進(jìn) 入非導(dǎo)通狀態(tài)。因此，根據(jù)第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2能夠?qū)⑤敵鼍w管Tl控制 為導(dǎo)通并且保護(hù)輸出晶體管Tl，而沒有受到寄生元件的影響。圖3示出當(dāng)電源10被反向連 接時(shí)的負(fù)載驅(qū)動裝置的電路圖。如圖3中所示，當(dāng)電源10被反向連接時(shí)，電源10的正極性側(cè)電壓VB被施加給接地 端子GND并且電源10的負(fù)極性側(cè)電壓VSS被施加給電源端子PWR。這時(shí)，寄生二極管D2、 D2a、以及D2b和寄生雙極晶體管Q2作為寄生元件形成到柵極放電電路14。此外，寄生雙極 晶體管Q3作為寄生元件形成到反向連接保護(hù)電路15。此外，寄生二極管D8和DSa作為寄 生元件形成到背柵控制電路17。寄生二極管D2具有用作放電晶體管MN2的背柵的陽極，和用作放電晶體管MN2中 被耦合到輸出晶體管Tl的柵極的N+擴(kuò)散區(qū)域的陰極。即，寄生二極管D2具有被連接到放 電晶體管MN2的背柵的陽極，和被耦合到輸出晶體管Tl的柵極的陰極。寄生二極管Dh具有被耦合到電阻器R2的輸出端子OUT側(cè)上的端子的陽極，和被 耦合到電源端子PWR的陰極。寄生二極管D2b具有被耦合到放電晶體管MN2的背柵側(cè)上的 電阻器R2的端子的陽極，和被耦合到電源端子PWR的陰極。寄生雙極晶體管Q2具有被連 接到放電晶體管麗2的漏極的集電極、被連接到放電晶體管麗2的背柵的基極、以及被耦合 到電源端子PWR的發(fā)射極。寄生雙極晶體管Q3具有被耦合到輸出晶體管Tl的柵極的集電極、被連接到保護(hù) 晶體管MN3的背柵的基極、以及被耦合到電源端子PWR的發(fā)射極。寄生二極管D8具有被連接到第一 N型MOS晶體管MN8的背柵的陽極，和被連接到 第一 N型MOS晶體管MN8的漏極的陰極。寄生二極管DSa具有被連接到第一 N型MOS晶體 管MN8的背柵的陽極，和被耦合到電源端子PWR的陰極。為了更加詳細(xì)地解釋寄生元件，圖4給出示出柵極放電電路14、反向連接保護(hù)電路15、背柵控制電路17、以及輸出晶體管Tl的截面圖。圖4的截面圖示出柵極放電電路 14、反向連接保護(hù)電路15、背柵控制電路17、以及輸出晶體管Tl形成在單個(gè)N型半導(dǎo)體襯 底上的示例。如圖4中所示，電阻器R2、放電晶體管麗2、保護(hù)晶體管麗3、第一 N型MOS晶體管 MN8、以及輸出晶體管Tl具有與圖2中所示的負(fù)載驅(qū)動裝置2基本上相同的構(gòu)造。寄生雙極晶體管Q2具有用作放電晶體管MN2的背柵的基極、用作N型半導(dǎo)體襯底 的發(fā)射極、以及用作放電晶體管MN2中被耦合到輸出晶體管Tl的柵極的N+擴(kuò)散區(qū)域的集 電極。寄生雙極晶體管Q3具有用作保護(hù)晶體管MN3的背柵的基極、用作N型半導(dǎo)體襯底 的發(fā)射極、以及用作保護(hù)晶體管麗3中被耦合到輸出晶體管Tl的柵極的N+擴(kuò)散區(qū)域的集 電極。寄生二極管D2具有用作放電晶體管MN2的背柵的陽極，和用作放電晶體管MN2中 被耦合到輸出晶體管Tl的柵極的N+擴(kuò)散區(qū)域的陰極。寄生二極管Dh具有用作電阻器R2 中被耦合到輸出端子OUT的P+擴(kuò)散區(qū)域的陽極，和用作N型半導(dǎo)體襯底的陰極。寄生二極 管D2b具有用作電阻器R2中被耦合到放電晶體管麗2的背柵的P+擴(kuò)散區(qū)域的陽極，和用 作N型半導(dǎo)體襯底的陰極。寄生二極管D8具有用作第一 N型MOS晶體管MN8的背柵的陽極，和用作第一 N型 MOS晶體管MN8中被耦合到電阻器RlO的N+擴(kuò)散區(qū)域的陰極。寄生二極管DSa具有用作第 一 N型MOS晶體管MN8的背柵的陽極，和用作N型半導(dǎo)體襯底的陰極。在這里，描述當(dāng)電源10被反向連接時(shí)的負(fù)載驅(qū)動裝置2的操作。當(dāng)電源10被反 向連接時(shí)，正極性側(cè)電壓VB被施加給保護(hù)晶體管MN3的柵極。這使保護(hù)晶體管MN3進(jìn)入導(dǎo) 通狀態(tài)。然而，在輸出晶體管Tl變成導(dǎo)通之前存在過渡時(shí)段。在此過渡時(shí)段期間，輸出端 子OUT處的電壓等于形成在輸出晶體管Tl中的寄生二極管的正向電壓(大約0. 7V)。這是 因?yàn)檩敵鼍w管Tl的寄生二極管被暫時(shí)地正向偏置。然后，輸出晶體管Tl變成導(dǎo)通，并且 輸出端子OUT處的電壓變成大約OV((輸出晶體管Tl的導(dǎo)通電阻)X (電池的反向連接時(shí) 的負(fù)載電流))。當(dāng)電源10被反向連接時(shí)，輸出晶體管Tl的源極側(cè)上的電荷通過電阻器R2和寄生 二極管D2暫時(shí)地流過輸出晶體管Tl的柵極直到保護(hù)晶體管MN3變成導(dǎo)通。下面更加詳細(xì) 地描述這時(shí)的操作。參考圖3，Nc表示寄生二極管Db的陽極側(cè)上的節(jié)點(diǎn)，并且Nd表示寄生二極管D2b 的陽極側(cè)上的節(jié)點(diǎn)。寄生雙極晶體管Q2的基極被連接到節(jié)點(diǎn)Nd。寄生二極管的陰極均被連接到與寄生雙極晶體管Q2的發(fā)射極共同的區(qū)域。因此，在寄生二極管D2b的 陽極和陰極之間產(chǎn)生的電壓等于在寄生雙極晶體管Q2的基極和發(fā)射極之間的電壓。如圖3中所示，當(dāng)電源10被反向地連接時(shí)，電流通過寄生二極管Dh從輸出端子 OUT流到電源端子PWR。另外，電流通過電阻器R2和寄生二極管D2b從輸出端子OUT流到 電源端子PWR。結(jié)果，節(jié)點(diǎn)Nd的電壓低于通過電阻器R2的電阻值和流過電阻器R2的電流 確定的節(jié)點(diǎn)NC的電壓。具體地，節(jié)點(diǎn)Nc的電壓變成大約0. 7V，同時(shí)由于電阻器R2的壓降 使得節(jié)點(diǎn)Nd的電壓變成大約0. 5V。在這樣的情況下，寄生雙極晶體管Q2的閾值電壓高于 0. 5V。這表示，當(dāng)節(jié)點(diǎn)Nd的電壓是大約0. 5V時(shí)，寄生雙極晶體管Q2的基極和發(fā)射極之間的電壓沒有超過閾值電壓。為此，在第一示例性實(shí)施例中，沒有形成通過寄生雙極晶體管Q2 耦合輸出晶體管Tl的柵極和電源端子PWR的電流路徑。因此，寄生雙極晶體管Q2沒有引出通過保護(hù)晶體管麗3流到輸出晶體管Tl的柵 極的電荷。因此，根據(jù)第一示例性實(shí)施例的負(fù)載驅(qū)動裝置能夠通過保護(hù)晶體管MN3將電荷 提供到輸出晶體管Tl的柵極而沒有受到寄生雙極晶體管Q2的影響。這使輸出晶體管Tl 變成導(dǎo)通。同時(shí)，在第一示例性實(shí)施例中，由于箝位二極管DlO被正向偏置，所以電流通過限 流電阻器RlO和箝位二極管DlO從接地端子GND流到電源端子PWR。具體地，在限流電阻器 RlO和箝位二極管DlO之間的節(jié)點(diǎn)處產(chǎn)生箝位二極管DlO的正向電壓(例如，大約0. 7V)。負(fù)極性側(cè)電壓VSS被提供給第一 N型MOS晶體管MN8的柵極。此外，保護(hù)晶體管 MN3的背柵被耦合到第一 N型MOS晶體管MN8的背柵。由于在這樣的情況下寄生二極管D8 被反向偏置，所以沒有電流通過寄生二極管D8從電阻器RlO流到保護(hù)晶體管麗3的背柵。 相反地，負(fù)極性側(cè)電壓VSS通過寄生二極管DSa被提供到保護(hù)晶體管麗3的背柵。結(jié)果，第 一 N型MOS晶體管MN8保持非導(dǎo)通狀態(tài)，并且保護(hù)晶體管麗3變成導(dǎo)通。這樣，當(dāng)電源10被反向連接時(shí)，第一 N型MOS晶體管MN8沒有變成導(dǎo)通直到輸出 晶體管Tl變成導(dǎo)通。這防止寄生雙極晶體管Q3引出通過保護(hù)晶體管MN3流到輸出晶體管 Tl的柵極的電荷。當(dāng)電源10被反向地連接時(shí)，高于輸出晶體管Tl的柵極電壓的電壓被施加到接地 端子GND，從而使保護(hù)晶體管MN3進(jìn)入正常導(dǎo)通狀態(tài)。因此，通過從電源10的正極性側(cè)電壓 VB減去保護(hù)晶體管MN3的導(dǎo)通電壓獲得的電壓被施加給輸出晶體管Tl的柵極。這使輸出 晶體管Tl進(jìn)入導(dǎo)通狀態(tài)。然后，輸出晶體管Tl保持導(dǎo)通狀態(tài)。當(dāng)輸出晶體管Tl是導(dǎo)通的時(shí)，基本上等于OV的電壓被提供到輸出端子OUT。因 此，節(jié)點(diǎn)Nd處的電壓基本上等于0V。因此，寄生雙極晶體管Q2保持非導(dǎo)通狀態(tài)。這防止在 寄生雙極晶體管Q2的影響下輸出晶體管Tl變成非導(dǎo)通。耦合保護(hù)晶體管MN3的背柵和晶 體管MN8的背柵和源極的信號線上的電壓基本上等于0V，因此寄生雙極晶體管Q3保持非導(dǎo) 通狀態(tài)。這防止在寄生雙極晶體管Q3的影響下輸出晶體管Tl變成非導(dǎo)通。如上所述，根據(jù)第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2使第一 N型MOS晶體管MN8 在當(dāng)電源10被正常地連接時(shí)的待機(jī)狀態(tài)下變成導(dǎo)通。因此，根據(jù)第一示例性實(shí)施例的負(fù)載 驅(qū)動裝置2將來自于接地端子GND的固定電勢提供到保護(hù)晶體管MN3的背柵。因此，寄生 雙極晶體管Q4至Q6中的每一個(gè)的集電極和發(fā)射極之間的擊穿電壓被保持在電源10的最 大施加電壓或者更高。換言之，即使當(dāng)電源10施加高壓時(shí)，根據(jù)第一示例性實(shí)施例的負(fù)載 驅(qū)動裝置2也將寄生雙極晶體管Q4至Q6保持在非導(dǎo)通狀態(tài)。因此，負(fù)載驅(qū)動裝置2能夠 抑制消耗電流的增加。此外，根據(jù)第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2包括輸出晶體管Tl的柵極和輸出 端子OUT之間的柵極放電電路14。這使得即使在負(fù)載11的接地電壓和負(fù)載驅(qū)動裝置2的 接地端子處的電壓之間存在電勢差，負(fù)載驅(qū)動裝置2也能夠在正常操作期間可靠地控制輸 出晶體管Tl的非導(dǎo)通狀態(tài)。簡言之，不管負(fù)載11的連接狀態(tài)如何，負(fù)載驅(qū)動裝置2都能夠 在正常操作期間可靠地控制輸出晶體管Tl的非導(dǎo)通狀態(tài)。此外，根據(jù)第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2包括放電晶體管MN2和電阻器R2。這使得當(dāng)電源10被反向連接時(shí)，負(fù)載驅(qū)動裝置2能夠保持寄生雙極晶體管Q2的非導(dǎo)通狀 態(tài)。因此，負(fù)載驅(qū)動裝置2允許保護(hù)晶體管MN3當(dāng)電源10被反向連接時(shí)可靠地進(jìn)行操作。 具體地，當(dāng)電源10被反向連接時(shí)，負(fù)載驅(qū)動裝置2通過使用保護(hù)晶體管MN3高度精確地使 輸出晶體管Tl進(jìn)入導(dǎo)通狀態(tài)。因此，負(fù)載驅(qū)動裝置2能夠抑制在晶體管Tl中產(chǎn)生熱，從而 防止負(fù)載驅(qū)動裝置2的損壞。[第二示例性實(shí)施例]將會參考附圖描述根據(jù)本發(fā)明的第二示例性實(shí)施例的負(fù)載驅(qū)動裝置3。負(fù)載驅(qū)動 裝置3包括是根據(jù)第一示例性實(shí)施例的背柵控制電路17的修改示例的背柵控制電路17b。 負(fù)載驅(qū)動裝置3還包括是根據(jù)第一示例性實(shí)施例的反向連接保護(hù)電路15的修改示例的反 向連接保護(hù)電路15b。通過相同的附圖標(biāo)記來表示與負(fù)載驅(qū)動裝置2的組件相類似的負(fù)載 驅(qū)動裝置3的組件，并且省略其描述。與負(fù)載驅(qū)動裝置2的背柵控制單元17相比較，當(dāng)電源10被反向連接時(shí)，負(fù)載驅(qū)動 裝置3的背柵控制電路17b使保護(hù)晶體管MN3的背柵以低阻抗被短路到輸出端子OUT的電 勢，從而獲得更加穩(wěn)定的操作。圖5示出當(dāng)電源被正常地連接時(shí)的負(fù)載驅(qū)動裝置3的電路圖。反向連接保護(hù)電路 1 被耦合在輸出晶體管Tl的柵極和接地端子GND之間。反向連接保護(hù)電路1 包括保護(hù) 晶體管MN3和電阻器(第一電阻器，例如，擴(kuò)散電阻器)R3。保護(hù)晶體管MN3的源極/漏極 中的一個(gè)被耦合到輸出晶體管Tl的柵極，并且其源極/漏極中的另一個(gè)和柵極被共同地耦 合到接地端子GND。保護(hù)晶體管MN3的背柵通過電阻器R3被耦合到背柵控制電路17b。當(dāng) 電源10反向連接時(shí)，保護(hù)晶體管MN3的漏極被耦合到接地端子GND，并且其源極被耦合到輸 出晶體管Tl的柵極。電阻器R3具有與上述電阻器R2相同的構(gòu)造。電阻器R3具有被耦合 到保護(hù)晶體管MN3的背柵的一個(gè)端子，和被耦合到背柵控制電路17b的另一端子。背柵控制電路17b被提供在電阻器R3的另一端子、輸出端子OUT、以及接地端子 GND之間。在電源10被正常地連接的狀態(tài)下，背柵控制電路17b將根據(jù)接地端子GND的電 壓的電壓提供到保護(hù)晶體管MN3的背柵。同時(shí)，在電源10被反向連接的狀態(tài)下，背柵控制 電路17b將根據(jù)輸出端子OUT的電壓的電壓提供到保護(hù)晶體管麗3的背柵。背柵控制電路17b包括第一 N型MOS晶體管MN8和第二 N型MOS晶體管(第二晶 體管)MN9。在電源10被正常地連接的狀態(tài)下，第一 N型MOS晶體管MN8是導(dǎo)通的。因此， 第一 N型MOS晶體管MN8將電源10的負(fù)極性側(cè)電壓VSS提供到保護(hù)晶體管麗3的背柵。 這時(shí)，第二 N型MOS晶體管MN9變成非導(dǎo)通。在第二示例性實(shí)施例中，第一 N型MOS晶體管 MN8通過限流電阻器RlO被耦合到接地端子GND。然而，當(dāng)電源10被正常地連接時(shí)，流過保 護(hù)電阻器麗3的電流的量是可忽略的。因此，從接地端子GND到保護(hù)晶體管麗3的背柵的 路徑中的電壓波動小到可以忽略的程度。更加具體地，第一N型MOS晶體管MN8具有被耦合到電阻器R3的另一端子的源極、 通過限流電阻器RlO被耦合到接地端子GND的漏極、以及被耦合到電源端子PWR的柵極。第 二 N型MOS晶體管MN9具有被耦合到輸出端子OUT的漏極、被耦合到電阻器R3的另一端子 的源極、以及被耦合到限流電阻器RlO和接地端子GND之間的節(jié)點(diǎn)的柵極。為了更加詳細(xì)地解釋寄生元件，圖6給出示出柵極放電電路14、反向連接保護(hù)電 路15b、背柵控制電路17b、以及輸出晶體管Tl的截面圖。通過與負(fù)載驅(qū)動裝置2的附圖標(biāo)13記相同的附圖標(biāo)記來表示與在圖2的截面圖中示出的負(fù)載驅(qū)動裝置2的組件相類似的組 件，并且省略其描述。如圖6中所示，使用P型擴(kuò)散區(qū)域在N型半導(dǎo)體襯底上形成電阻器R3。在圖6中 所示的示例中，在電阻器R3的兩端處，使用具有高雜質(zhì)濃度的P+擴(kuò)散區(qū)域形成電阻器連接 端子。此外，使用連接連接端子的具有低雜質(zhì)濃度的P—擴(kuò)散區(qū)域形成電阻器部分。背柵控制電路17b的第二 N型MOS晶體管MN9由具有與第一 N型MOS晶體管MN8 基本上相同的構(gòu)造的元件組成。此外，形成寄生雙極晶體管Q7。寄生雙極晶體管Q7具有用作第二 N型MOS晶體管 MN9的背柵的基極、用作第二 N型MOS晶體管MN9中被耦合到電阻器R3的另一端子的N+擴(kuò) 散區(qū)域的發(fā)射極、以及用作N型半導(dǎo)體襯底的集電極。接下來，將會描述當(dāng)電源10被正常地連接時(shí)的負(fù)載驅(qū)動裝置3的操作。在電源10 被正常地連接的狀態(tài)中，第一 N型MOS晶體管MN8是導(dǎo)通的，并且第二 N型MOS晶體管MN9 是非導(dǎo)通的。結(jié)果，負(fù)極性側(cè)電壓VSS通過電阻器R3和限流電阻器RlO被施加給保護(hù)晶體 管MN3的背柵。在這樣的情況下，被耦合在接地端子GND和輸出晶體管Tl的柵極之間的保 護(hù)晶體管麗3沒有變成導(dǎo)通。換言之，保護(hù)晶體管麗3被去激活。這樣，在負(fù)載驅(qū)動裝置3中，負(fù)極性側(cè)電壓VSS被從接地端子GND提供到保護(hù)晶體 管MN3的背柵，與利用第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2的情況一樣。這允許寄生雙極 晶體管Q4至Q7保持非導(dǎo)通狀態(tài)直到達(dá)到最大施加電壓。簡言之，由于沒有電流流過寄生 雙極晶體管Q4至Q7，所以負(fù)載驅(qū)動裝置3能夠抑制消耗電流的增加。接下來，將會描述當(dāng)電源10被反向連接時(shí)的負(fù)載驅(qū)動裝置3的操作。當(dāng)電源10 被反向連接時(shí)，寄生元件形成到組成柵極放電電路14、反向連接保護(hù)電路15b、以及背柵控 制電路17b的元件。負(fù)載驅(qū)動裝置3使這些寄生元件進(jìn)入非導(dǎo)通狀態(tài)，從而允許電流通過 反向連接保護(hù)電路1 流到輸出晶體管Tl的柵極。圖7示出當(dāng)電源10被反向連接時(shí)的負(fù) 載驅(qū)動裝置的電路圖。如圖7中所示，當(dāng)電源10被反向連接時(shí)，電源10的正極性側(cè)電壓VB被施加給接地 端子GND，并且電源10的負(fù)極性側(cè)電壓VSS被施加給電源端子PWR。這時(shí)，寄生二極管D3、 D3a、以及D!3b和寄生雙極晶體管Q3作為寄生元件形成到反向連接保護(hù)電路15b。除了寄生 二極管D8和DSa之外，寄生雙極晶體管D9和D9a形成到背柵控制電路17b。形成到柵極放 電電路14的寄生元件與圖3中所示的電路的寄生元件相類似，因此省略其描述。為了更加詳細(xì)地解釋這些寄生元件，圖8給出示出柵極放電電路14、反向連接保 護(hù)電路15b、背柵控制電路17b、以及輸出晶體管Tl的截面圖。圖8的截面圖示出柵極放電 電路14、反向連接保護(hù)電路15b、背柵控制電路17b、以及輸出晶體管Tl形成在單個(gè)N型半 導(dǎo)體襯底上的示例。如圖8中所示，電阻器R2、電阻器R3、放電晶體管麗2、保護(hù)晶體管麗3、第一 N型 MOS晶體管MN8、第二 N型MOS晶體管MN9、以及輸出晶體管Tl具有與圖6中所示的負(fù)載驅(qū) 動裝置3的元件基本上相同的構(gòu)造。寄生二極管D3具有用作保護(hù)晶體管MN3的背柵的陽極，和用作保護(hù)晶體管MN3中 耦合到輸出晶體管Tl的柵極的N+擴(kuò)散區(qū)域的陰極。即，寄生二極管D3具有被連接到保護(hù) 晶體管MN3的背柵的陽極，和被耦接到輸出晶體管Tl的柵極的陰極。
寄生二極管D3a具有被連接到背柵控制電路17b側(cè)上的電阻器R3的端子的陽極， 和被耦合到電源端子PWR的陰極。寄生二極管D!3b具有被連接到保護(hù)晶體管MN3的背柵側(cè) 上的電阻器R3的端子的陽極，和被耦合到電源端子PWR的陰極。寄生雙極晶體管Q3具有 被連接到保護(hù)晶體管麗3中的輸出晶體管Tl的柵極側(cè)上的N+擴(kuò)散區(qū)域的集電極、被連接 到保護(hù)晶體管MN3的背柵的基極、以及被耦合到電源端子PWR的發(fā)射極。寄生二極管D9具有被連接到第二 N型MOS晶體管MN9的背柵的陽極，和被連接到 第二 N型MOS晶體管MN9中被耦合到輸出端子OUT的N+擴(kuò)散區(qū)域的陰極。寄生二極管D9a 具有被連接到第二 N型MOS晶體管MN9的背柵的陽極，和被連接到N型半導(dǎo)體襯底的陰極。 寄生二極管D8、D8a、D2、D2a、以及D2b和寄生雙極晶體管Q2與圖4中所示的相類似，因此 省略其描述。在這樣的情況下，與利用第一示例性實(shí)施例的負(fù)載驅(qū)動裝置2的情況一樣，第一 N 型MOS晶體管MN8保持非導(dǎo)通狀態(tài)。另一方面，第二 N型MOS晶體管MN9保持導(dǎo)通狀態(tài)。下 面描述其理由。正極性側(cè)電壓VB被提供到第二 N型MOS晶體管MN9的柵極。此外，第二 N 型MOS晶體管MN9的背柵通過電阻器R3被耦合到保護(hù)晶體管MN3的背柵。由于在這樣的 情況下寄生二極管D9被反向偏置，所以沒有電流通過寄生二極管D9從輸出端子OUT流到 保護(hù)晶體管麗3的背柵。相反地，通過寄生二極管D9a提供負(fù)極性側(cè)電壓VSS。這使第二 N 型MOS晶體管MN9和保護(hù)晶體管麗3進(jìn)入導(dǎo)通狀態(tài)。當(dāng)電源10被反向連接時(shí)，第一 N型MOS晶體管MN8沒有變成導(dǎo)通直到輸出晶體管 Tl變成導(dǎo)通。這防止寄生雙極晶體管Q3引出通過保護(hù)晶體管MN3流到輸出晶體管Tl的柵 極的電荷。然而，當(dāng)電源10被反向連接時(shí)，在輸出晶體管Tl導(dǎo)通之前，存在第二 N型MOS晶 體管MN9示出導(dǎo)通狀態(tài)的時(shí)段。這時(shí)，形成從輸出端子OUT到保護(hù)晶體管麗3的背柵的電 流路徑。在這樣的情況下，寄生二極管D3a的正向電壓被保持在高電平(例如，大約0.7V)。 然而，由于通過電阻器R3限制流過寄生二極管D3b的電流，所以正向電壓被保持在低電平 (例如，大約0. 5V或者更低)。這防止寄生雙極晶體管Q3在寄生二極管D3a和D3b的影響 下變成導(dǎo)通。因此，防止寄生雙極晶體管Q3引出通過保護(hù)晶體管MN3流到輸出晶體管Tl 的柵極的電荷。當(dāng)電源10被反向連接時(shí)，高于輸出晶體管Tl的柵極電壓的電壓被施加給接地端 子GND，從而使保護(hù)晶體管麗3進(jìn)入正常導(dǎo)通狀態(tài)。因此，通過從電源10的正極性側(cè)電壓 VB減去保護(hù)晶體管MN3的導(dǎo)通電壓獲得的電壓被施加給輸出晶體管Tl的柵極。這使輸出 晶體管Tl進(jìn)入導(dǎo)通狀態(tài)。然后，輸出晶體管Tl保持導(dǎo)通狀態(tài)。這樣，在第二示例性實(shí)施例 的負(fù)載驅(qū)動裝置3中也能夠獲得與第一示例性實(shí)施例相同的效果。[第三示例性實(shí)施例]圖9示出根據(jù)本發(fā)明的第三示例性實(shí)施例的負(fù)載驅(qū)動裝置4的電路圖。圖10示 出組成根據(jù)第三示例性實(shí)施例的負(fù)載驅(qū)動裝置4的器件的截面圖。圖11示出在電源的反 向連接時(shí)的負(fù)載驅(qū)動裝置4的電路圖。圖12示出在電源的反向連接時(shí)的組成負(fù)載驅(qū)動裝 置4的器件的截面圖。負(fù)載驅(qū)動裝置4是負(fù)載驅(qū)動裝置2的修改示例，其中第一 N型MOS晶體管MN8被替換為擴(kuò)散電阻器(第一電阻器)R4。能夠使用比負(fù)載驅(qū)動裝置2更少數(shù)量的組件來實(shí)施 負(fù)載驅(qū)動裝置4的功能。負(fù)載驅(qū)動裝置4的背柵控制電路17c包括電阻器R4。更加具體地，電阻器R4具有 被耦合到二極管DlO的陽極的一個(gè)端子，和被耦合到保護(hù)晶體管MN3的背柵的另一個(gè)端子。 寄生二極管IMa和D4b作為寄生元件形成到電阻器R4。其它的寄生元件與圖1中所示的相 類似，因此省略其描述。更加具體地，寄生二極管Ma具有被連接到二極管DlO的陽極側(cè)上的電阻器R4的 端子的陽極，和被連接到電源端子PWR的陰極。寄生二極管D4b具有被連接到保護(hù)晶體管 MN3的背柵側(cè)上的電阻器R4的端子的陽極，和被耦合到電源端子PWR的陰極。接下來，將會描述負(fù)載驅(qū)動裝置4的操作。在這樣的情況下，保護(hù)晶體管麗3的背 柵通過電阻器R4和電阻器RlO被耦合到接地端子GND。因此，當(dāng)電源10被正常地連接時(shí)， 保護(hù)晶體管MN3示出非導(dǎo)通狀態(tài)。此外，接地端子GND的電壓(電源10的負(fù)極性側(cè)電壓) 通過電阻器R4和電阻器RlO被提供到寄生雙極晶體管Q5和Q6的基極。因此，同樣在電源 10處于高壓的狀態(tài)下，寄生雙極晶體管Q5和Q6示出非導(dǎo)通狀態(tài)。此外，由于寄生二極管 D4a和D4b被反向地偏置，所以寄生二極管Ma和D4b展示非導(dǎo)通狀態(tài)。簡言之，在當(dāng)電源 10被正常地連接時(shí)的待機(jī)狀態(tài)下，沒有電流流過寄生雙極晶體管Q3。因此，負(fù)載驅(qū)動裝置 4能夠抑制消耗電流的增加。當(dāng)電源10被反向地連接時(shí)，形成通過電阻器RlO從接地端子GND到二極管DlO的 電流路徑。同樣，形成通過電阻器RlO從接地端子GND到寄生二極管IMa的電流路徑。在這 樣的情況下，二極管DlO的陽極處的電壓是正向電壓(例如，0. 7V)。類似地，還形成通過電 阻器RlO和電阻器R4從接地端子GND到寄生二極管D4b的電流路徑。然而，在這樣的情況 下，通過電阻器R4來限制流過寄生二極管D4b的電流。因此，流過寄生二極管D4a的電流 量小于流過寄生二極管D4b的電流量。具體地，寄生二極管D4b的正向電壓(例如，0. 5V) 小于0.7V。因此，低電勢被施加給保護(hù)晶體管麗3的背柵。結(jié)果，保護(hù)晶體管麗3變成導(dǎo) 通。換言之，由于來自于接地端子GND的電荷通過保護(hù)晶體管麗3被提供到輸出晶體管Tl 的柵極，所以輸出晶體管Tl變成導(dǎo)通。同時(shí)，寄生二極管D4b的正向電壓是大約0. 5V，因此 寄生雙極晶體管Q3變成非導(dǎo)通。這防止寄生雙極晶體管Q3引出來自于輸出晶體管Tl的 柵極的電荷，從而保持輸出晶體管Tl的導(dǎo)通狀態(tài)。這樣，在根據(jù)第三示例性實(shí)施例的負(fù)載 驅(qū)動裝置4中也能夠獲得與第一示例性實(shí)施例相同的效果。如上所述，當(dāng)電源10被反向連接時(shí)，根據(jù)本發(fā)明的示例性實(shí)施例的負(fù)載驅(qū)動裝置 使輸出晶體管Tl進(jìn)入導(dǎo)通狀態(tài)，從而抑制在輸出晶體管中產(chǎn)生熱并且防止負(fù)載驅(qū)動裝置 的損壞。此外，在當(dāng)電源10被正常地連接時(shí)的待機(jī)狀態(tài)下，即使當(dāng)動力驅(qū)動裝置以最大容 許電源電壓進(jìn)行操作時(shí)，根據(jù)本發(fā)明的示例性實(shí)施例的負(fù)載驅(qū)動裝置也能夠保持寄生雙極 晶體管的非導(dǎo)通狀態(tài)并且抑制消耗電流的增加。本發(fā)明不限于上述示例性實(shí)施例，而是能夠在不脫離本發(fā)明的范圍的情況下以各 種方式進(jìn)行修改。雖然上述示例性實(shí)施例示出柵極放電電路、反向連接保護(hù)電路、背柵控制 電路、以及輸出晶體管被形成在單個(gè)半導(dǎo)體襯底上的示例，但是本發(fā)明不限于此。換言之， 本發(fā)明不限于柵極放電電路、反向連接保護(hù)電路、背柵控制電路、以及輸出晶體管被形成在 單個(gè)半導(dǎo)體襯底上的構(gòu)造。
本領(lǐng)域的技術(shù)人員能夠根據(jù)需要組合第一、第二以及第三示例性實(shí)施例。雖然已經(jīng)按照若干示例性實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將理解本 發(fā)明可以在權(quán)利要求的精神和范圍內(nèi)以各種修改來實(shí)踐，并且本發(fā)明并不限于上述示例。此外，權(quán)利要求的范圍不受到上述示例性實(shí)施例的限制。此外，應(yīng)當(dāng)注意的是，申請人意在涵蓋所有權(quán)利要求要素的等同形式，即使在后期 的審查過程中進(jìn)行了修改亦是如此。
權(quán)利要求
1.一種負(fù)載驅(qū)動裝置，包括輸出晶體管，所述輸出晶體管被耦合在第一電源線和輸出端子之間，所述輸出端子被 構(gòu)造為與負(fù)載相耦合；保護(hù)晶體管，所述保護(hù)晶體管被提供在所述輸出晶體管的柵極和第二電源線之間，并 且當(dāng)被耦合在所述第一電源線和所述第二電源線之間的電源的極性被倒置時(shí)使所述輸出 晶體管進(jìn)入導(dǎo)通狀態(tài)；以及背柵控制電路，當(dāng)所述電源的極性正常時(shí)，在待機(jī)模式下，所述背柵控制電路控制所述 第二電源線和所述保護(hù)晶體管的背柵進(jìn)入導(dǎo)通狀態(tài)。
2.根據(jù)權(quán)利要求1所述的負(fù)載驅(qū)動裝置，其中當(dāng)所述電源的極性被倒置時(shí)，所述背柵 控制電路將根據(jù)所述第一電源線的電壓的電壓提供到所述保護(hù)晶體管的背柵。
3.根據(jù)權(quán)利要求1或者2所述的負(fù)載驅(qū)動裝置，其中所述背柵控制電路包括第一晶體 管，所述第一晶體管根據(jù)所述第一電源線的電壓控制所述第二電源線和所述保護(hù)晶體管的 背柵之間的導(dǎo)通/非導(dǎo)通。
4.根據(jù)權(quán)利要求3所述的負(fù)載驅(qū)動裝置，其中所述第一晶體管包括每一個(gè)均被耦合到 所述保護(hù)晶體管的背柵的第一端子和背柵、被耦合到所述第一電源線的柵極、以及被耦合 到所述第二電源線的第二端子。
5.根據(jù)權(quán)利要求1或者2所述的負(fù)載驅(qū)動裝置，其中所述輸出晶體管、所述保護(hù)晶體 管、以及所述背柵控制電路形成在N型半導(dǎo)體襯底上。
6.根據(jù)權(quán)利要求3所述的負(fù)載驅(qū)動裝置，其中所述背柵控制電路進(jìn)一步包括第二晶體 管，所述第二晶體管根據(jù)所述第二電源線的電壓控制所述輸出端子和所述保護(hù)晶體管的背 柵之間的導(dǎo)通/非導(dǎo)通。
7.根據(jù)權(quán)利要求4所述的負(fù)載驅(qū)動裝置，其中所述背柵控制電路進(jìn)一步包括第二晶體 管，所述第二晶體管包括被耦合到所述輸出端子的第一端子、被耦合到所述第一晶體管的 背柵和第一端子的第二端子和背柵、以及被耦合到所述第二電源線的柵極。
8.根據(jù)權(quán)利要求1或者2所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括第一電阻器，所述第一電阻 器被提供在所述背柵控制電路和所述保護(hù)晶體管的背柵之間。
9.根據(jù)權(quán)利要求8所述的負(fù)載驅(qū)動裝置，其中所述第一電阻器用作擴(kuò)散電阻器。
10.根據(jù)權(quán)利要求8所述的負(fù)載驅(qū)動裝置，其中所述輸出晶體管、所述保護(hù)晶體管、所 述第一電阻器、以及所述背柵控制電路形成在N型半導(dǎo)體襯底上。
11.根據(jù)權(quán)利要求1或者2所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括限流電阻器，所述限流電阻器被提供在所述背柵控制電路和所述第二電源線之間；和保護(hù)二極管，所述保護(hù)二極管具有被耦合到所述背柵控制電路和所述限流電阻器之間 的連接節(jié)點(diǎn)的陽極，和被耦合到所述第一電源線的陰極。
12.根據(jù)權(quán)利要求4所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括限流電阻器，所述限流電阻器被提供在所述背柵控制電路和所述第二電源線之間；和保護(hù)二極管，所述保護(hù)二極管具有被耦合到所述背柵控制電路和所述限流電阻器之間 的連接節(jié)點(diǎn)的陽極，和被耦合到所述第一電源線的陰極，其中所述背柵控制電路的第一晶體管的第二端子被耦合到所述保護(hù)二極管和所述限 流電阻器之間的連接節(jié)點(diǎn)。
13.根據(jù)權(quán)利要求1或者2所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括放電晶體管，所述放電晶體管被耦合在所述輸出晶體管的柵極和源極之間，并且當(dāng)所 述輸出晶體管進(jìn)入非導(dǎo)通狀態(tài)時(shí)使所述輸出晶體管的柵極和源極進(jìn)入導(dǎo)通狀態(tài)。
14.根據(jù)權(quán)利要求13所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括第二電阻器，所述第二電阻器被耦合在所述放電晶體管的背柵和所述輸出晶體管的源 極之間。
15.根據(jù)權(quán)利要求1或者2所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括第一電阻器，所述第一電阻器被提供在所述第二電源線和所述保護(hù)晶體管的背柵之間。
16.根據(jù)權(quán)利要求15所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括保護(hù)二極管，所述保護(hù)二極管具有陽極和被耦合到所述第一電源線的陰極；和 限流電阻器，所述限流電阻器被提供在所述保護(hù)二極管的陽極和所述第二電源線之間，其中所述第一電阻器被提供在所述保護(hù)二極管和所述限流電阻器之間的連接節(jié)點(diǎn)與 所述保護(hù)晶體管的背柵之間。
17.根據(jù)權(quán)利要求15所述的負(fù)載驅(qū)動裝置，其中所述第一電阻器用作擴(kuò)散電阻器。
18.根據(jù)權(quán)利要求15所述的負(fù)載驅(qū)動裝置，其中所述輸出晶體管、所述保護(hù)晶體管、以 及所述背柵控制電路形成在N型半導(dǎo)體襯底上。
19.根據(jù)權(quán)利要求15所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括放電晶體管，所述放電晶體管被耦合在所述輸出晶體管的柵極和源極之間，并且當(dāng)所 述輸出晶體管進(jìn)入非導(dǎo)通狀態(tài)時(shí)使所述輸出晶體管的柵極和源極進(jìn)入導(dǎo)通狀態(tài)。
20.根據(jù)權(quán)利要求19所述的負(fù)載驅(qū)動裝置，進(jìn)一步包括第二電阻器，所述第二電阻器被耦合在所述放電晶體管的背柵和所述輸出晶體管的源 極之間。
全文摘要
本發(fā)明提供一種負(fù)載驅(qū)動裝置。根據(jù)本發(fā)明的示例性方面的負(fù)載驅(qū)動裝置包括輸出晶體管，該輸出晶體管被耦合在第一電源線和輸出端子之間，該輸出端子被構(gòu)造為與負(fù)載相耦合；保護(hù)晶體管，該保護(hù)晶體管被提供在輸出晶體管的柵極和第二電源線之間，并且當(dāng)被耦合在第一電源線和第二電源線之間的電源的極性被倒置時(shí)使輸出晶體管進(jìn)入導(dǎo)通狀態(tài)；以及背柵控制電路，當(dāng)電源的極性正常時(shí)，在待機(jī)模式下，該背柵控制電路控制第二電源線和保護(hù)晶體管的背柵進(jìn)入導(dǎo)通狀態(tài)。
文檔編號H03K17/08GK102055447SQ20101053713
公開日2011年5月11日 申請日期2010年11月5日 優(yōu)先權(quán)日2009年11月5日
發(fā)明者中原明宏 申請人:瑞薩電子株式會社