專利名稱：具有有效去耦合的射頻放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及射頻電路，更具體地涉及射頻放大器的去耦合
背景技術(shù)：
電信包括在用于通信的距離內(nèi)發(fā)送信號。為了滿足數(shù)據(jù)帶寬的逐漸增長的需求， 一些電信協(xié)議涉及基帶頻率與更高頻率/射頻(RF)之間的轉(zhuǎn)換。例如，高頻載波信號由基 帶信號進(jìn)行調(diào)制以用于發(fā)送。對于接收，將調(diào)制后的載波信號解調(diào)回到基帶信號。因此，在 發(fā)送期間，將基帶信號移位至高得多的(RF)頻率。RF發(fā)送中使用的基站包括工作在RF信號速度處的功率放大器。這些放大器工作 在高RF頻率處，并優(yōu)選地在放大期間維持信號的保真度?；诳捎妙l譜的固有限制來對電 信進(jìn)行限制。相應(yīng)地，新興的無線通信協(xié)議實現(xiàn)用于增大通信吞吐量的新技術(shù)。不幸的是， 這些新技術(shù)可能推到了當(dāng)前技術(shù)的極限?；鶐?視頻)帶寬已增大至滿足不斷增長的吞吐 量需求。此外，無線通信協(xié)議使用承載數(shù)據(jù)的多載波頻率。因此，基站將同時工作在多載波 頻率上。發(fā)生了 RF發(fā)送的方面可導(dǎo)致不利的基帶級干擾的問題。

發(fā)明內(nèi)容
本發(fā)明在多個實現(xiàn)方式和應(yīng)用中例證，以下概括該多個實現(xiàn)方式和應(yīng)用中的一些。根據(jù)本發(fā)明的示例實施例，利用具有柵極端子和漏極端子的射頻晶體管，實現(xiàn)被 限于小封裝大小的射頻放大器電路。具有寄生輸出電容的電路輸出通過接合線連接至源 極-漏極端子。內(nèi)部分路(shunt)電感電路提供對寄生輸出電容的補償。內(nèi)部分路電感電 路還在低于大約80MHz的所有頻率處提供了小于大約0.50hm的有效電阻。該內(nèi)部分路電 感電路是使用將第一端子連接至電路地的高密度電容器以及連接在所述高密度電容器的 源極-漏極端子和第二端子之間的內(nèi)部分路電感來實現(xiàn)的。根據(jù)本發(fā)明的另一實施例，實現(xiàn)了一種用于創(chuàng)建具有高密度電容器和射頻晶體管 的射頻放大器電路的方法。所述高密度電容器是通過以下操作來形成的通過對高摻雜度 (如η++或ρ++)的Si或GaN襯底形成圖樣和進(jìn)行蝕刻，形成直徑大約0. 8 μ m至1. 5 μ m、 深大約20 μ m至25 μ m、具有大約2 μ m至3 μ m的孔距的孔的集合，來形成電容器的第一板。 通過氧化蝕刻后的Si襯底、使氮化硅沉積在氧化后的Si襯底上、并在沉積后的氮化硅上生 成氧化硅薄膜，形成Si襯底的前側(cè)的氧化物、氮化物、氧化物層；通過使多晶硅沉積在氧化 硅薄膜上并使電極沉積在沉積后的多晶硅上，形成電容器的第二板。使用具有電感的電連 接將電極連接至射頻晶體管，所述電連接和高密度電容器具有足以提供對射頻晶體管的寄 生輸出電容的補償?shù)碾姼泻碗娙荨８鶕?jù)本發(fā)明的一個實施例，在表面貼裝器件(SMD)封裝中實現(xiàn)射頻放大器電路。 電路對具有基帶部分的射頻信號以及頻率間隔大于基帶帶寬的多個載波信號進(jìn)行放大。電 路包括射頻晶體管與具有寄生輸出電容的電路輸出相連接。源極-漏極端子電連接至電路輸出。內(nèi)部分路電感器提供對寄生輸出電容的補償。高密度電容器連接在內(nèi)部分路電感器 和電路地之間。高密度電容器所具有的端子的表面區(qū)域具有至少是對應(yīng)平面表面的表面積 的十倍的(三維)表面積。以上發(fā)明內(nèi)容并不意在描述本公開的每個實施例或每個實現(xiàn)方式。以下


和具體實施方式
更具體地示出了各個實施例。

結(jié)合附圖，考慮到本發(fā)明各個實施例的以下具體實施方式
，可以更完整地理解本 發(fā)明，在附圖中圖IA示出了根據(jù)本發(fā)明實施例的包括低頻濾波器電路在內(nèi)的RF功率晶體管；圖1B示出了根據(jù)本發(fā)明實施例的包括提供低頻濾波的輸出補償電路在內(nèi)的RF 功率晶體管；圖2示出了根據(jù)本發(fā)明實施例的開放RF晶體管封裝的自頂向下視圖；圖3A示出了根據(jù)本發(fā)明實施例的具有三維(3D)孔的襯底；圖3B示出了根據(jù)本發(fā)明實施例在襯底上對介電層的至少一部分的形成；圖3C示出了根據(jù)本發(fā)明實施例在襯底上對介電層的至少一部分的形成；圖3D示出了根據(jù)本發(fā)明實施例在襯底上對介電層的至少一部分的形成；圖3E示出了根據(jù)本發(fā)明實施例對導(dǎo)電層的形成；圖3F示出了根據(jù)本發(fā)明實施例對導(dǎo)電層或頂部電極層的形成；圖3G示出了根據(jù)本發(fā)明實施例對兩個導(dǎo)電層的形成圖樣；圖;3H示出了根據(jù)本發(fā)明實施例對器件一部分的封裝；圖31示出了根據(jù)本發(fā)明實施例對保護(hù)層的至少一部分的移除；圖3J示出了根據(jù)本發(fā)明實施例對器件的薄化；圖3K示出了根據(jù)本發(fā)明實施例對背側(cè)接觸層的形成；圖3L示出了根據(jù)本發(fā)明實施例對多個電容性器件的晶片的切塊；圖4A示出了根據(jù)本發(fā)明實施例的、RF放大器電路的實驗建模結(jié)果相對于1OOpF inshin電容器的漏極上的阻抗的變化；圖4B示出了根據(jù)本發(fā)明實施例的、RF放大器電路的實驗建模結(jié)果相對于大 (15nF) inshin電容器的漏極的阻抗的變化；圖5A示出了根據(jù)本發(fā)明實施例的、在晶體管的內(nèi)部漏極上看到的建模阻抗；圖5B示出了根據(jù)本發(fā)明實施例的在電路優(yōu)化(例如，通過將導(dǎo)線添加至封裝來減 小阻抗)之后的建模結(jié)果；圖6A示出了根據(jù)本發(fā)明實施例的非線性放大器的2個音調(diào)譜(tone spectrum)； 以及圖6B示出了根據(jù)本發(fā)明實施例的、線性/失真作為音調(diào)間隔(tonespacing)的函 數(shù)以及相對于inshin電容器的電容的變化。本發(fā)明服從各種修改和備選形式，而其細(xì)節(jié)已作為示例在附圖中示出并將被詳細(xì) 描述。然而，應(yīng)當(dāng)理解，并不意在將本發(fā)明限于所描述的具體實施例。相反，意欲涵蓋落入包 括由所附權(quán)利要求限定的方面在內(nèi)的本發(fā)明范圍之內(nèi)的所有修改、等同替換和備選方案。
具體實施例方式相信本發(fā)明適用于針對射頻(RF)放大器使用的多種不同類型的過程、器件和配 置。盡管本發(fā)明不必限于此，但是可以通過對使用該上下文的示例進(jìn)行討論來理解本發(fā)明 的各個方面。本發(fā)明的實施例涉及一種具有導(dǎo)致不期望信號特性的寄生電容的RF放大器。例 如，寄生輸出電容可以使放大器的有效增益根據(jù)所放大的信號的頻率而變化。本發(fā)明的方 面涉及對寄生電容進(jìn)行補償?shù)难a償電路。在特定的實現(xiàn)方式中，補償電路還對其他不期望 信號分量進(jìn)行補償。RF放大器對由數(shù)字信號進(jìn)行調(diào)制的高頻載波(如多至若干GHz)進(jìn)行放大。特定 實現(xiàn)方式涉及使用多載波頻率(例如具有正交頻分復(fù)用(OFDM))來發(fā)送數(shù)據(jù)。相應(yīng)地，放 大器可以用于對包含多載波頻率在內(nèi)的信號進(jìn)行放大。如果對具有不同頻率的兩個(或更多個)信號進(jìn)行放大，則可能存在不期望的結(jié) 果。例如，當(dāng)對兩個信號進(jìn)行放大時，信號之間的差異可以使所放大的信號的峰值幅度根據(jù) 等于第一頻率減去第二頻率的頻率而變化。由于由功率消耗的顯著差異(例如高的峰均比 (PAR))引起的熱差異，峰值幅度的顯著改變可以導(dǎo)致放大器的非線性響應(yīng)性。這有時被稱 作“記憶效應(yīng)”。本發(fā)明的方面尤其有益于減輕這種不利的效應(yīng)。具體地，實現(xiàn)了 RF功率放 大器器件，提供低頻功率牽引變化的去耦合電路。具體實現(xiàn)方式允許在單個表面貼裝器件 (SMD)封裝內(nèi)實現(xiàn)這種器件。射頻(RF)晶體管(如高頻功率晶體管)廣泛地用于提供放大。這些器件典型地 受到寄生輸出電容C。ut的影響，這限制了其工作帶寬、其功率效率以及其功率增益。本發(fā)明 的方面涉及使用補償元件、補償電感或內(nèi)部分路電感，有時稱作inshin。在一個實現(xiàn)方式 中，補償元件典型地通過去耦合電容器而附著在RF器件的輸出和地之間。這樣，在工作頻 率處向并聯(lián)諧振提供了寄生輸出電容C。ut。這提供了器件的具有較低虛部的增大的輸出阻 抗，這有助于在所需頻帶處更好地將器件輸出與負(fù)載相匹配。對于使用輸出補償電路來優(yōu)化RF功率器件的另外的細(xì)節(jié)，可以參照PCT公 開 No. WO 02/058149, Power Transistor With InternallyCombined Low-Pass And Band-Pass Matching Stages，其全部內(nèi)容并入于此并描述了包括獲得對晶體管的雙內(nèi)部 后匹配的兩個電容器在內(nèi)的輸出補償級。這種補償電路可以獲益于輸出補償級之間的互感 耦合，以及獲益于晶體管的輸出電極和輸出導(dǎo)線之間的減小的接合線，從而提供改進(jìn)的輸 出補償。接合線的長度得到等效的寄生電感值。該值受物理約束的限制，這是由于接合線 必須具有足以將晶體管管芯的輸出與輸出導(dǎo)線相連的長度。該寄生電感對器件的若干工作 方面(如工作帶寬、功率效率、可靠性、可獲得的增益以及最大功率等)有負(fù)面影響。相應(yīng) 地，可以實現(xiàn)輸出補償電路以改進(jìn)RF性能，例如在RF頻率處改進(jìn)功率增益和功率效率。補 償電路特別被配置為控制/減小接合線的長度，從而得到更好匹配的電路，產(chǎn)生更好的功 率效率。對于這種電路的另外的細(xì)節(jié)，可以參照PCT公開No. W0/2006/097893,Method And System ForOutput Matching Of Rf Transistors，其全部內(nèi)容以參考的形式并入于此。在對多于一個載波進(jìn)行放大的基站功率放大器中，載波可以相距相對較遠(yuǎn)(如50MHz或更多)。本發(fā)明的方面涉及對漏極電源電壓上產(chǎn)生的低頻調(diào)制的補償。隨著基帶 (視頻)帶寬增大，視頻去耦合應(yīng)當(dāng)保持同步，以滿足不斷增長的吞吐量需求。具體地，高密 度電容器用于使低頻(低頻去耦合)短路。然而，這受到大晶體管和小封裝尺寸的競爭期 望的阻撓。一般來說，隨著晶體管的功率升高，對更高電容的需要也增加。這是由于提供視 頻去耦合的有效低阻抗的期望所致。例如，一些應(yīng)用需要Zlf = 0. 40hm/100ff Pout的有效 低頻阻抗。本發(fā)明的方面尤其有益于提供這種有效低頻阻抗，甚至對于200+W的晶體管也 是如此。此外，各個實現(xiàn)方式向該電容去耦合提供小(如SMD)封裝器件。這尤其可以有益 于控制電感，例如由于連接至外部電容器的長接合線引起的電感。具體實施例涉及SMD封裝內(nèi)的橫向擴散金屬氧化物半導(dǎo)體晶體管(LDMOST)。本 發(fā)明的方面認(rèn)識到平行板電容器不提供這種器件的足夠電容密度。例如，封裝約束可以將 電容限于大約IOOpF ；然而，IOOpF電容可以稱作在低頻區(qū)中具有不期望阻抗峰值的并聯(lián)諧 振。相應(yīng)地，在LDMOS晶體管電路中提供了高密度電容器。在特定實現(xiàn)方式中，LDMOS功率晶體管包括封裝在一起的一個或多個活動管芯 (die)、電容器和接合線。接合線和電容器提供匹配電路，以改進(jìn)晶體管的阻抗電平。提供 了至少20nF的電容器以用于低頻濾波。該電容器具有小于200 μ m的物理厚度和大約5mm2 的電容器面積，以便適合LDMOS(SMD)封裝。本發(fā)明的特定實現(xiàn)方式涉及具有限于大約5mm2和/或小于大約200 μ m物理厚度 的高密度電容器的RF晶體管(如橫向擴散金屬氧化物半導(dǎo)體晶體管(LDMOST))器件。在 一個實現(xiàn)方式中，高密度電容器提供15nF(3nF/mm2)的電容。在另一實現(xiàn)方式中，高密度電 容器提供20nF(如大約如？/讓2)的電容。在另一實現(xiàn)方式中，高密度電容器提供25nF(如 大約5nF/mm2)的電容。然而，本發(fā)明不必限于此。本發(fā)明的實施例涉及具有與RF放大器應(yīng)用相關(guān)聯(lián)的工作特性(如電壓和溫度) 的可靠性和壽命需求的RF晶體管。例如，一個特性是工作DC電源電壓。對于特定LDMOS 晶體管，工作DC電源電壓可以是在漏極大約30V。另一工作特性是去耦合電容器的工作溫 度，部分地基于可達(dá)到150°C的晶體管操作溫度而被估計為大于100-125°C。另一特性是典 型壽命內(nèi)的故障率。例如，給定了壽命期望為10年，那么小于0. 1%的器件應(yīng)當(dāng)以50%的 置信區(qū)間發(fā)生故障。這可以在所期望的工作特性(如125°C，30V)處計算得到。本發(fā)明的實施例的特定方面涉及使用三維(3D)表面區(qū)域電極。電極的(3D)表面 積分量尤其有益于在對橫向面積的約束內(nèi)增大電極的表面積，從而增大電容性密度。特定 實現(xiàn)方式包括蝕刻進(jìn)形成電極的襯底的孔。其他實現(xiàn)方式也是可能的并在這里更詳細(xì)地討 論。本發(fā)明的實施例涉及3D表面積的特定設(shè)計。這些設(shè)計包括用于實現(xiàn)大(如 15nF-25nF)電容的孔距大小、孔大小和不同焊盤臺(padlanding)。例如，0. 8 μ m的孔大小、 1. 8 μ m的孔距和22 μ m的孔深度用于實現(xiàn)大于5nF/mm2的電容密度。本發(fā)明的方面認(rèn)識到平板電容器提供足以滿足30V/125°C /10年規(guī)范的200nm 氧化物薄膜厚度；然而，已經(jīng)認(rèn)識到，在使用200nm厚的熱氧化物時，在3D結(jié)構(gòu)中不滿足電 容密度需求。為了實現(xiàn)足夠大的電容密度，可以減小薄膜厚度或者應(yīng)當(dāng)擴大介電常數(shù)。然 而，如果介電薄膜厚度被選擇為太薄，則所期望的擊穿電壓將太低。相應(yīng)地，本發(fā)明的方面 利用并入了比氧化硅具有更高k值的介電材料(即SiN)的電介質(zhì)堆疊。例如，215nm厚的氧氮氧(ONO)堆疊示出了大約120V-130V的擊穿電壓。對于30V的恒定工作電壓，120V-130V 的擊穿電壓可以提供各個壽命需求的足夠安全余量。此外，補償電路的物理位置可能例如對于獲得低電感值來說尤其重要。例如，接合 長度的減小(從而電感的減小)可以導(dǎo)致RF器件的有效帶寬更寬。更小的接合線長度還 可以導(dǎo)致功率耗散更小，因此效率更高。由此，本發(fā)明的實施例涉及獲得連接至inshin電 容器的接合線的較短長度，從而在低頻處提供低感應(yīng)。物理距離，例如額外導(dǎo)線橫向的物理距離或者在測試電路上inshin電容器與去 耦合電容器的距離，起到大得多的作用?，F(xiàn)在轉(zhuǎn)至附圖，圖IA示出了根據(jù)本發(fā)明實施例的包括低頻濾波器電路在內(nèi)的RF 功率晶體管。接合線102將外部封裝輸入與內(nèi)部組件/管芯相連接。圖IA示出了接合線 102連接至RF晶體管104的基極的實現(xiàn)方式。接合線110將晶體管104的漏極與外部封裝 輸出120相連接。接合線106將晶體管104的漏極與高密度補償電容器108相連接。接合 線具有由圖IA的等效電路示出的電感性組件。器件特性包括可例如由于多載波放大而引起的對低頻分量的不期望易感性。例 如，器件和電路特性可以創(chuàng)建不期望的頻率分量。提供了 inshin補償組件106，以對這些 頻率分量進(jìn)行補償。盡管如此，晶體管的漏極上的寄生電容可能對于特定應(yīng)用來說是尤其 有問題的，由于在給電路供電的電壓源上可以看到低頻變化。相應(yīng)地，LC電路106-108被 設(shè)計為通過提供足夠大小的電容器108來對這種低頻變化進(jìn)行補償。在一些實現(xiàn)方式中， 電容器108被設(shè)計為在大約5mm2的面積和200 μ m的厚度內(nèi)提供大于15nF的電容。尺寸 (如大小和厚度)不必限于此。在特定實現(xiàn)方式中，電容器108具有15nF與25nF之間的電 容，但電容值不必限于此。圖IB示出了根據(jù)本發(fā)明實施例的包括提供低頻濾波的輸出補償電路在內(nèi)的RF功 率晶體管。與圖IA—致，RF功率晶體管包括接合線102，接合線102將外部封裝輸入與內(nèi) 部組件/管芯相連接。在這種情況下，接合線102連接至輸出補償電容器116。接合線112 連接至另一補償電容器118，并從那里，接合線114連接至RF晶體管104的基極。接合線 110將晶體管104的漏極與外部封裝輸出120相連接。接合線106將晶體管104的漏極與 高密度補償電容器108相連接。另一實現(xiàn)方式將各個管芯中的一個或多個并入單個管芯中。在這種情況下，在沒 有接合線的情況下，可以在管芯上實現(xiàn)組件之間的連接。例如，可以在與RF功率晶體管相 同的管芯上實現(xiàn)高密度電容器。這尤其可以有益于增大電容器的可用面積，從而允許更高 的電容值。圖2示出了根據(jù)本發(fā)明實施例的開放RF晶體管封裝的自頂向下的視圖。在特定 實現(xiàn)方式中，將RF晶體管封裝實現(xiàn)為SMD封裝。合適的SMD封裝包括但不必限于小輪廓的 晶體管(SOT)封裝，如S0T502和S0T539。管芯204、206、208通過接合線10而連接。每個單獨的管芯提供RF功率晶體管、 高密度電容器、補償電路或可能期望的其他電路方面的功能。如圖2所示，封裝大小對可用 于高密度電容器的面積加以限制。在所示的特定示例中，可用面積被限制于大約5mmXl. 4mm 或 7mm2。圖3A-3L示出了根據(jù)本發(fā)明實施例的與用于生成高密度電容器的各個處理步驟相對應(yīng)的器件。圖3A示出了具有3D孔304的襯底302。盡管未對形成的具體方式進(jìn)行限 制，但是襯底302的示例實現(xiàn)方式是高摻雜度(η++或ρ++)的Si或GaN晶片。3D孔大大 增加了襯底302的表面積。例如，結(jié)合以下非限制性參數(shù)，可以實現(xiàn)平表面的表面積的大約 10-25倍的表面積。可以利用孔膜(pore mask)(例如，40分鐘蝕刻時間， 20 μ m_40 μ m 深蝕刻速率是0. 922 μ m/分鐘，假定無蝕刻加載效應(yīng))。特定示例產(chǎn)生直徑在0. 8-1. 5 μ m 之間且具有2 μ m與3 μ m之間的孔距的孔。另一示例產(chǎn)生直徑在0. 5 μ m至1. 5 μ m之間、 大約10 μ m至35 μ m深且具有大約1 μ m至3 μ m的孔距的孔。其他實施例涉及重復(fù)具有類 似尺寸的3D結(jié)構(gòu)。例如，可以實現(xiàn)直徑在0. 5μπι至1. 5 μ m之間、大約10 μ m至35 μ m深 /高且具有大約1 μ m至3 μ m的孔距的柱序列。其他實施例提供了用于提供增大的表面積的附加方法。例如，不是對孔進(jìn)行蝕刻 并將襯底的大部分保持完整無缺，而是可以通過對襯底的大部分進(jìn)行蝕刻并將柱保持，來 構(gòu)造柱。其他示例結(jié)構(gòu)包括蝕刻在硅表面中的溝槽或蜂窩結(jié)構(gòu)。還可以實現(xiàn)不同結(jié)構(gòu)的組 合。在每種情況下，表面積可以增大十倍或更多倍，從而顯著增大電極的電容性電勢。圖;3B示出了根據(jù)本發(fā)明實施例在襯底上對介電層的至少一部分的形成。生成了 絕緣層306，以提供末端電容器的介電層的至少一部分。在特定實現(xiàn)方式中，使用熱氧化來 產(chǎn)生絕緣層306?？梢愿鶕?jù)所期望的設(shè)計約束來設(shè)置氧化層的厚度。在特定的非限制性示 例中，氧化層的目標(biāo)深度大約是lOOnm。該氧化層也可以在溝槽內(nèi)(或作為其他三維結(jié)構(gòu)的 一部分)產(chǎn)生。圖3C示出了根據(jù)本發(fā)明實施例在襯底上對介電層的至少一部分的形成。在特定 的實現(xiàn)方式中，產(chǎn)生層308，以形成ONO堆疊的一部分。例如，使用LPCVD SiN沉積物來生成 層308。可以根據(jù)所期望的設(shè)計約束來設(shè)置氮化物層的厚度。在特定的非限制性示例中， 氮化物層的目標(biāo)厚度大約是lOOnm。氮化物層也可以沉積在孔內(nèi)(或沉積在其他三維結(jié)構(gòu) 上)。盡管圖3未具體示出，但是與0N0堆疊不同的電介質(zhì)也是可能的。例如，氧化物、 氮化物(ON)或氧氮化物(NO)堆疊是可能的?？梢曰谄骷墓ぷ鲄?shù)(如擊穿電壓和溫 度以及所期望的電容)來確定電介質(zhì)的特性。這些因素一起確定了適于特定應(yīng)用的介電 材料和設(shè)計。圖3D示出了根據(jù)本發(fā)明實施例在襯底上對介電層的至少一部分的形成。在特定 實現(xiàn)方式中，產(chǎn)生層310，以形成0N0堆疊的一部分。例如，使用LPCVD TEOS沉積物來生成 層310?？梢愿鶕?jù)所期望的設(shè)計約束來設(shè)置層310的厚度。在特定的非限制性示例中，目標(biāo) 厚度大約是15nm。圖3E示出了根據(jù)本發(fā)明實施例對導(dǎo)電層的形成。在特定實現(xiàn)方式中，層312是可 通過沉積物產(chǎn)生多晶硅層。所期望的電阻率、厚度和其他參數(shù)是可調(diào)整的。在一個示例實 現(xiàn)方式中，將層312實現(xiàn)為η型磷摻雜多晶硅層。這允許大約1050μ Qcm的電阻率。在特 定的非限制性示例中，厚度大約是735nm。在特定實現(xiàn)方式中，該厚度被選擇為足以完全填 滿孔(或其他三維結(jié)構(gòu))。圖3F示出了根據(jù)本發(fā)明實施例對導(dǎo)電層或頂部電極層的形成。電極層314可 以用作例如使用接合線或其他電連接而連接至外部電路的接觸層?？梢允褂酶鞣N導(dǎo)電 材料，包括諸如鋁、銅、銀、金及其組合之類的金屬。在特定實現(xiàn)方式中，電極層314由AlCuSi (0. 04%)沉積物形成。在特定的非限制性示例中，電極層的厚度大約是1.5 μ m。圖3G示出了根據(jù)本發(fā)明實施例對兩個導(dǎo)電層的形成圖樣。區(qū)域316示出了對電極 層314的形成圖樣，而沒有對導(dǎo)電層312的形成圖樣。區(qū)域318示出了對兩個導(dǎo)電層312、 314的形成圖樣?？梢詫崿F(xiàn)這種形成圖樣，以如所期望那樣形成多種不同圖案和結(jié)構(gòu)。圖3H示出了根據(jù)本發(fā)明實施例對器件一部分的封裝。在期望時，可以在器件上形 成保護(hù)層320?？梢岳缡褂肔PCVD TEOS或PECVDSiN沉積物來實現(xiàn)該封裝。圖31示出了根據(jù)本發(fā)明實施例對保護(hù)層的至少一部分的移除?？梢赃x擇性地移 除保護(hù)層320的部分322。這些開口可以用于提供對電容性器件的接觸。圖3J示出了根據(jù)本發(fā)明實施例對器件的薄化。可以從襯底302移除器件的一部 分324，達(dá)到器件的所期望的總體厚度。例如，可以將器件薄化至200μπι?？梢詫崿F(xiàn)器件 的這種晶片薄化以滿足設(shè)計約束，并且這種晶片薄化可以提供所增加的提供減小的串聯(lián)電 阻的優(yōu)點。圖I示出了根據(jù)本發(fā)明實施例對背側(cè)接觸層的形成。接觸層3 可以被形成為 用作例如使用接合線或其他電連接而連接至外部電路的接觸層。例如，接觸層236是可以 通過(例如使用共晶金)對襯底302進(jìn)行金屬化來形成的。在特定實現(xiàn)方式中，可以有利 地在電容器膜中限定小的線或多個點，而沒有任何孔。然后，可以在這些無孔區(qū)域上放置臺 焊盤(landing pad)。這尤其可以有益于向臺焊盤區(qū)域提供機械強度。圖3L示出了根據(jù)本發(fā)明實施例對多個電容性器件的晶片的切塊。切塊可以被設(shè) 置為所期望的最終大小，其可以被選擇為與所期望的RF功率晶體管和封裝兼容。例如，對 于SMD封裝，尺寸可以大約是5. 6mmxl. 4mm。然后，可以在諸如LDMOS功率放大器器件之類 的RF功率晶體管中使用所產(chǎn)生的高密度電容器。圖4A和4B示出了根據(jù)本發(fā)明實施例的、RF放大器電路的實驗建模結(jié)果。所建模 的RF放大器電路包括LDMOS功率晶體管，該LDMOS功率晶體管具有包括高密度電容器在內(nèi) 的inshin補償電路。所建模的器件包括三個LDMOS活動管芯。每個管芯的有效阻抗被建 模為Z1、Z2和Z3，并在所有管芯上相對一致。然而，中央管芯(Z2)上的阻抗高于兩個靠外 的管芯(Z123)。這是由于導(dǎo)致中央管芯上的阻抗略微更高的分布效應(yīng)。器件的總阻抗是 通過在封裝內(nèi)使用附加導(dǎo)線來減小的。圖4A示出了低值IOOpF inshin電容器的漏極上的阻抗。圖4B示出了具有大 (15nF) inshin電容器的漏極的阻抗。使用了相對簡單的集總元件模型來對電子電路進(jìn)行仿 真，并相信該集總元件模型準(zhǔn)確地描述了電路的行為/一般趨勢。這兩幅曲線圖示出了并 聯(lián)諧振在低頻區(qū)中導(dǎo)致了不利的阻抗峰值。使用IOOpF電容的電路的有效阻抗在15MHz處 升至0. 40hm有效阻抗以上。圖4A和4B示出了更大電容器的添加減小了阻抗峰值，但還可 以導(dǎo)致頻譜上的總體阻抗更高。相應(yīng)地，本發(fā)明的方面認(rèn)識到更大的電容(如+15nF)不一定在適中的頻率處產(chǎn) 生所期望的阻抗減小。特定實施例以對在器件內(nèi)使用的接合線的數(shù)目和/或長度進(jìn)行控制 的形式使用阻抗匹配。圖5A示出了根據(jù)本發(fā)明實施例的、在晶體管的內(nèi)部漏極上看到的建模阻抗。圖5A 示出了對明顯更大的inshin電容器的使用將諧振移位至更低頻率，以及電容器在移位后 的諧振處提供明顯較低的阻抗。例如，與值大于15nF的inshin電容器相結(jié)合的合適電路配置可以提供超過200MHz的視頻/基帶帶寬。對IOOpF電容器的建模在大約150MHz阻抗處產(chǎn)生了高峰值。該阻抗超過大約 15MHz處的0. 80hm界限，并在大于15MHz的值處迅速增大。相信，這是由于inshin電容器 與偏置線路的電感的并聯(lián)諧振，偏置線路使電容器對低頻進(jìn)行短路。建模示出了對稍微更 大的電容器QOOpF或300pF)的使用使并聯(lián)諧振下移，從而導(dǎo)致更差的視頻帶寬性能。示 出了導(dǎo)致較差RF性能的更小inshin電容器。圖5B示出了根據(jù)本發(fā)明實施例的在電路優(yōu)化(例如，通過將導(dǎo)線添加至封裝來減 小阻抗)之后的建模結(jié)果。圖5B示出了在晶體管的內(nèi)部漏極上看到的建模阻抗。該優(yōu)化 是可以通過例如將導(dǎo)線/接合線添加至封裝以減小阻抗來實現(xiàn)的。額外的接合線還允許小 的去耦合電容器的上界從15MHz移動至30MHz。此外，可以通過將“inshin”電容器的電容 增大至15nF或更大，將去耦合從30MHz改進(jìn)至300MHz。圖5A和5B的仿真是使用2. 5D仿真器(Agilent的momentum)來實現(xiàn)的。接合線 和高密度電容器是利用2. 5D仿真器來實現(xiàn)的，以考慮分布效應(yīng)。所產(chǎn)生的圖示出了 LDMOS 晶體管的內(nèi)部漏極上的阻抗，并且，仿真包括電容器以及RF的其他部分(如供電線)的所 測量的S-參數(shù)。圖6A示出了非線性放大器的2音調(diào)譜。差頻(F2-F1)表示在未被電容器有效短 路的情況下可在LDMOS晶體管的漏極上出現(xiàn)的頻率。特定音調(diào)間隔的3階互調(diào)分量(IMD3) 的電平對確定視頻帶寬性能來說是重要的。圖6B示出了根據(jù)本發(fā)明實施例的、線性/失真作為音調(diào)間隔的函數(shù)以及相對于 inshin電容器的電容的變化。相對于載波電平以dB表示3階互調(diào)失真(IMD3)的線性。圖 6B示出了從1至250MHz掃描2個載波的間隔的結(jié)果。功率被保持在75W平均值，并且， 繪出了 IMD3上部和下部信道。線602描述了具有低電容inshin電容器的放大器的IMD行 為。線604描述了具有高密度inshin電容器的相同放大器的行為。如果IMD升至特定電平以上，則可能嚴(yán)重阻礙放大器的有用性。例如，數(shù)字預(yù)糾錯 例程可能對于抵償所產(chǎn)生的非線性來說不再有效。線602示出了在變化的音調(diào)間隔上的譜 非對稱性。線604示出了低音和高音之間的相對較小的差異，這示出了良好的譜對稱性。一 般來說，對于與線602相對應(yīng)的器件，標(biāo)準(zhǔn)去耦合將在60-70MHZ處停止。在圖6B中，完全移除了柵極去耦合，這與0.50hm阻尼電阻器同漏極去耦合電容器 的串聯(lián)相結(jié)合產(chǎn)生非常平的譜。對不同氧化物/氮化物電介質(zhì)堆疊的電容密度和擊穿電壓進(jìn)行了建模，以達(dá)到 IOOnm熱氧化物、IOOnm LPCVD氮化硅和15nm LPCVD氧化物的堆疊。其他實施例涉及與使 用柱作為三維結(jié)構(gòu)以提供3nF/mm2的電容密度相結(jié)合，將ONO層薄化為70/70/15并將蝕刻 深度減小為10 μ m。盡管以上以及在所附權(quán)利要求中描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解， 在不脫離本發(fā)明的精神和范圍的前提下，可以對本發(fā)明進(jìn)行許多改變。
權(quán)利要求
1.一種射頻放大器電路，被限制于表面貼裝器件封裝大小，并被設(shè)計為對包括基帶部 分在內(nèi)的射頻信號以及多個載波信號進(jìn)行放大，所述載波信號所具有的頻率間隔大于射頻 信號的基帶部分的帶寬，所述射頻放大器電路包括射頻晶體管，具有柵極端子和漏極端子； 電路輸出，具有寄生輸出電容； 電連接，在源極-漏極端子和電路輸出之間； 內(nèi)部分路電感器，提供對寄生輸出電容的補償；以及高密度電容器，提供足以在頻率間隔附近的頻率處提供低有效阻抗的電容，并連接在 內(nèi)部分路電感器和電路地之間，所述高密度電容器包括輪廓包含三維結(jié)構(gòu)的端子，所述端 子的表面區(qū)域是該相同輪廓的平面表面的大約至少十倍。
2.根據(jù)權(quán)利要求1所述的電路，其中，所述射頻晶體管和所述高密度電容器位于公共 襯底上。
3.一種射頻放大器電路，被限制于封裝大小，所述射頻放大器電路包括 射頻晶體管，具有柵極端子和漏極端子；電路輸出，具有寄生輸出電容；接合線，連接在源極-漏極端子和電路輸出之間；以及內(nèi)部分路電感電路，提供對寄生輸出電容的補償并在低于大約80MHz的所有頻率處提 供小于大約0. 50hm的有效阻抗，所述內(nèi)部分路電感電路包括 高密度電容器，具有與電路地相連接的第一端子；以及 內(nèi)部分路電感，連接在源極_漏極端子和所述高密度電容器的第二端子之間。
4.根據(jù)權(quán)利要求3所述的射頻放大器電路，其中，所述高密度電容器具有至少15nF的 電容和至少3nF/mm2的電容密度中的至少一個。
5.根據(jù)權(quán)利要求3所述的射頻放大器電路，其中，所述高密度電容器包括三維表面區(qū) 域電極。
6.根據(jù)權(quán)利要求5所述的射頻放大器電路，其中，所述三維表面區(qū)域電極包括以下結(jié) 構(gòu)所述結(jié)構(gòu)包括蝕刻在表面中的孔、從硅表面延伸的柱、溝槽以及蜂窩結(jié)構(gòu)中的一個或多 個。
7.根據(jù)權(quán)利要求3所述的射頻放大器電路，其中，所述高密度電容器包括電介質(zhì)堆疊， 所述電介質(zhì)堆疊是氧化物/氮化物/氧化物(ONO)堆疊、氧化物/氮化物堆疊(ON)以及氧 氮化物(NO)堆疊中的一個。
8.根據(jù)權(quán)利要求3所述的射頻放大器電路，其中，晶體管是橫向擴散金屬氧化物半導(dǎo) 體晶體管。
9.一種用于創(chuàng)建具有高密度電容器和射頻晶體管的射頻放大器電路的方法，所述方法 包括通過以下操作來形成所述高密度電容器通過對高摻雜度的Si襯底形成圖樣和進(jìn)行蝕刻，形成直徑大約0. 5 μ m至1. 5 μ m、深大 約10 μ m、具有大約2 μ m至3 μ m的間距的集合重復(fù)結(jié)構(gòu)，來形成電容器的第一板；通過氧化蝕刻后的Si襯底、使氮化硅沉積在氧化后的Si襯底上、以及在沉積后的氮化 硅上生成氧化硅薄膜，形成Si襯底的前側(cè)的氧化物、氮化物、氧化物層；通過使多晶硅沉積在氧化硅薄膜上，形成電容器的第二板； 以及使電極沉積在沉積后的多晶硅上；以及使用具有電感的電連接將電極連接至射頻晶體管，所述電連接和高密度電容器具有足 以提供對射頻晶體管的寄生輸出電容的補償?shù)碾姼泻碗娙荨?br> 10.根據(jù)權(quán)利要求9所述的方法，還包括以下步驟將Si襯底薄化至達(dá)到所期望的厚 度，所期望的厚度是高密度電容器的所期望的厚度以及Si襯底的所期望的電阻中的至少 一個的因素。
11.根據(jù)權(quán)利要求10所述的方法，其中，所期望的厚度小于大約200μ m。
12.根據(jù)權(quán)利要求9所述的方法，其中，所述電連接是接合線。
13.根據(jù)權(quán)利要求9所述的方法，還包括以下步驟執(zhí)行對Si襯底的背側(cè)的金屬化。
14.根據(jù)權(quán)利要求9所述的方法，還包括以下步驟將Si襯底切塊為具有小于IOmm2的 橫截面積的電容器。
15.根據(jù)權(quán)利要求9所述的方法，其中，形成高密度電容器的步驟是在對射頻晶體管來 說公共的襯底上實現(xiàn)的。
全文摘要
本發(fā)明涉及一種具有有效去耦合的射頻放大器。實現(xiàn)了用于射頻放大器的多種電路、方法和器件。根據(jù)一個這樣的實現(xiàn)方式，在SMD封裝中實現(xiàn)了射頻放大器電路。電路對具有基帶部分的射頻信號以及頻率間隔大于基帶帶寬的多個載波信號進(jìn)行放大。電路包括射頻晶體管，與具有寄生輸出電容的電路輸出相連接。源極-漏極端子電連接至電路輸出。內(nèi)部分路電感器提供對寄生輸出電容的補償。高密度電容器連接在內(nèi)部分路電感器和電路地之間。高密度電容器所具有的端子的表面區(qū)域可以至少是對應(yīng)平面表面的表面積的十倍。
文檔編號H03F1/30GK102148605SQ201010600458
公開日2011年8月10日 申請日期2010年12月17日 優(yōu)先權(quán)日2009年12月18日
發(fā)明者吉尼斯·巴拉克什納·皮拉伊·科丘普拉卡爾, 威廉·弗雷德里克·亞德里亞內(nèi)斯·貝什林, 弗萊迪·羅茲博, 特奧多魯斯·威廉默斯·巴克, 讓·皮埃爾·羅格·拉米 申請人:Nxp股份有限公司