專利名稱：檢測電路延時和時序的方法及采用該方法校準(zhǔn)延時的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種檢測電路延時的方法。
背景技術(shù)：
現(xiàn)有的延時電路主要使用在時序電路的設(shè)計中，通過一個主信號，加上不同的延時和邏輯運(yùn)算實(shí)現(xiàn)所需的各種時序。由于延時的準(zhǔn)確性往往會影響到時序的正確性，從而對延時的考量就顯得尤為重要。現(xiàn)有的測試延時的方法主要有(1)通過一個測試信號的上升沿或下降沿去采樣延時輸出的信號，通過采樣輸出和一些運(yùn)算，得出具體的延時。該方法中需要額外的采樣信號，采樣電路，且每次測試只能完成一次采樣，因此具有較大的誤差。(2)通過奇數(shù)個反相器串聯(lián)的電路(見圖1(1))來測試延時。在這種結(jié)構(gòu)中使用相同的反向器組成環(huán)形振蕩器，測試環(huán)形振蕩器的頻率后經(jīng)過運(yùn)算得到實(shí)際的反相器延時。該方法無法僅測試上升沿或下降沿延時，還受到實(shí)際頻率可測性帶來的影響，可能是對環(huán)形振蕩器比較龐大。(3)通過RC電路來測試延時。具體為通過測試電路中電阻R和電容C的值來換算具體的延時。由于電阻R和電容C受布局的影響較大，導(dǎo)致實(shí)際的延時電路仍然有偏差。(4)通過電流控制反相器電路來測試。該方法通過測試電流，然后換算延時。該方法無法涵蓋具體反向器的工藝偏差所帶來的影響。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種檢測電路延時和時序的方法，其能為解決上述技術(shù)問題，本發(fā)明的檢測電路延時和時序的方法，包含如下步驟1)將主時序信號和待檢測的延時時序信號進(jìn)行邏輯與操作，產(chǎn)生測試時序信號；2)利用第二計數(shù)器對所述測試時序信號的延時邊沿進(jìn)行計數(shù)，同時根據(jù)主時序信號的下降沿和第一個計數(shù)器產(chǎn)生使能信號，所述使能信號用于驅(qū)動邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值并進(jìn)行判斷，所述計數(shù)使能信號的高電平時長為所述主時序信號的固定周期；3)采用以下標(biāo)準(zhǔn)對計數(shù)結(jié)果進(jìn)行判斷，當(dāng)計數(shù)值大于或等于所述固定周期時，判斷時序正確；當(dāng)計數(shù)值小于所述固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期；4)變換主時序信號的周期，重復(fù)操作步驟1)至3)，通過多次逼近找到時序正確和時序錯誤的臨界點(diǎn)，該臨界點(diǎn)所對應(yīng)的周期即為所述待檢測的延時時序信號的實(shí)際延時。本發(fā)明還公開一種校準(zhǔn)延時的方法，為采用上述方法來檢測出電路的延時，之后根據(jù)與標(biāo)準(zhǔn)延時的偏差進(jìn)行校準(zhǔn)調(diào)整，至調(diào)整后的電路延時達(dá)到設(shè)計目標(biāo)為止。本發(fā)明還公開了一種延時檢測電路，其包括
包括測試時序信號產(chǎn)生電路，用于根據(jù)外部信號將主時序信號和待檢測的延時時序信號進(jìn)行邏輯與操作產(chǎn)生測試時序信號；使能信號產(chǎn)生電路，用于根據(jù)所述主時序信號的下降沿和第一計數(shù)器產(chǎn)生使能信號，所述使能信號用于驅(qū)動邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值并進(jìn)行判斷，所述計數(shù)使能信號的高電平時長為所述主時序信號的固定周期；第二計數(shù)器，用于根據(jù)所述使能信號對所述測試時序信號的延時邊沿進(jìn)行計數(shù)；計數(shù)結(jié)果判斷模塊，用于在所述使能信號的作用下，通過所述邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值以及通過判斷給出標(biāo)志位，所述判斷標(biāo)準(zhǔn)為當(dāng)計數(shù)值大于等于所述固定周期時，判斷時序正確；當(dāng)計數(shù)值小于所述固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期。本發(fā)明的檢測電路延時和時序的方法中，通過時序的主信號本身的周期來檢查延時電路的具體延時，減少了信號源的使用。通過產(chǎn)生新的測試時序信號，實(shí)現(xiàn)檢測信號只與主信號的上升沿有關(guān)，避免主信號的占空比對檢測的干擾。更進(jìn)一步的，本發(fā)明的方法設(shè)置輸出標(biāo)志為，通過判斷輸出標(biāo)志位的狀態(tài)，找出臨界狀態(tài)，臨界狀態(tài)下的主信號的周期直接就是延時電路的實(shí)際延時，無須換算?？梢酝ㄟ^該測試延時的辦法，校準(zhǔn)延時，使延時達(dá)到設(shè)計的要求。另外，本發(fā)明的延時檢測電路，可有數(shù)字電路來實(shí)現(xiàn)計數(shù)比較等，可以較快的完成延時計算，且精確度高。


下面結(jié)合附圖與具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明圖1為現(xiàn)有的延時檢測電路結(jié)構(gòu)示意圖；圖2為主時序信號、延時時序信號以及測試時序信號的示意圖；圖3為計數(shù)使能信號的示意圖；圖4為測試流程示意圖；圖5為檢測時序信號的示意圖；圖6為一具體的延時檢測電路應(yīng)用示意圖。
具體實(shí)施例方式在存儲器電路尤其是非易揮發(fā)性存儲器(NVM)設(shè)計中經(jīng)常需要一定的時序?qū)崿F(xiàn)一次讀操作，該時序由多個信號組成，這些信號都是通過一個主信號加上一定的延時產(chǎn)生。 可設(shè)計NVM讀電路利用電流來產(chǎn)生延時，通過不同的延時來產(chǎn)生多個延時信號，然后利用多個延時信號組成的時序來實(shí)現(xiàn)一次讀操作。現(xiàn)有的做法是通過測試電流來檢測時序，從而保證讀速度達(dá)到要求。但這樣的做法沒有辦法避免延時電路使用的器件工藝偏差帶來的影響，從而使得實(shí)際的時序偏差依然很大。本發(fā)明的方法，為一種直接測試時序的方法，用于替代測試電流的方法，可以避免工藝偏差所帶來的測試準(zhǔn)確性的影響。本發(fā)明的檢測電路延時和時序的方法，原理為圖2所示的Aclk信號為主時序信號，saeq和SAEN信號為Aclk信號的延時時序信號。saeq信號的上升沿跟隨Aclk信號的上升沿，但經(jīng)過tdl延時，然后延時td2后， saeq信號下降到低電平，SAEN信號的上升沿跟隨saeq信號的下降沿，但經(jīng)過td3的延時， 在下一個saeq信號的上升沿到來時，SAEN信號下降到低電平。利用Aclk信號和SAEN信號進(jìn)行邏輯與操作，產(chǎn)生SAEm信號，作為測試時序信號。因?yàn)镾AEm信號與Aclk信號的下降沿沒有關(guān)系，即可避免主信號的占空比對檢測的干擾。實(shí)際電路要求SAEm信號必須有高電平，從而保證能完成正確的電路。假設(shè)Aclk信號的周期為Tcy，那么Tcy = tdl+td2+td3+t4。當(dāng)t4小于零時，SAENl信號即為沒有高電平的信號，從而視為該時序是錯誤的。當(dāng)tdl+td2+td3彡Tcy時，產(chǎn)生的時序正確?，F(xiàn)在定義= tdl+td2+td3為實(shí)際所需的延時；當(dāng)iTcy彡Tcy_s時，SAENl信號存在脈沖；而當(dāng)Tcy < Tcy_s時，SAENl為沒有脈沖信號。因此可以通過多次變換主信號的周期，作逼近判斷尋找時序正確和時序錯誤臨界點(diǎn)iTcy = Tcy_s = tdl+td2+td3，來獲得實(shí)際電路的延時。本發(fā)明的檢測電路延時和時序的方法，包括1)將主時序信號和待檢測的延時時序信號進(jìn)行邏輯與操作，產(chǎn)生測試時序信號；2)利用第二計數(shù)器對測試時序信號的延時邊沿(該實(shí)例中為上升沿)進(jìn)行計數(shù)， 同時根據(jù)主時序信號的下降沿和第一個計數(shù)器產(chǎn)生計數(shù)使能信號，所述計數(shù)使能信號用于驅(qū)動邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值并通過判斷，所述計數(shù)使能信號的高電平時長為所述主時序信號的固定周期；3)采用以下標(biāo)準(zhǔn)對計數(shù)結(jié)果進(jìn)行判斷，當(dāng)計數(shù)值大于等于固定周期時，判斷時序正確；當(dāng)計數(shù)值小于固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期；4)變換主時序信號的周期，重復(fù)操作步驟1)至3)，進(jìn)行多次逼近判斷找到時序正確和時序錯誤的臨界點(diǎn)，該臨界點(diǎn)所對應(yīng)的周期即為所述待檢測的延時時序信號的實(shí)際延時。以Aclk信號為主時序信號，SAEN信號為待檢測信號為例，SAENl信號即為測試時序信號。使用第二計數(shù)器和Aclk信號的下降沿產(chǎn)生計數(shù)使能信號Clk_latchl信號、Clk_ latch2信號和Clk_latch3信號(這里可分別采用三個計數(shù)器)這三個信號用于驅(qū)動邏輯電路分時處理采樣計數(shù)值，分析計數(shù)值并通過判斷等工作，其波形參見圖3，圖3中Clk_ cntl、Clk_latch2和Clk_latch3信號為第一計數(shù)器產(chǎn)生的三個使能信號，Saen2cnt為第二計數(shù)器的計數(shù)信號。并作如下設(shè)置在Clk_latchl信號為高時，第二計數(shù)器利用SAEm信號的上升沿進(jìn)行計數(shù)，由于Clk_latchl的高電平時長為固定的Aclk周期(暫定16個)，如果 Tcy彡Tcy_s，計數(shù)器的輸出都應(yīng)該是16，如果發(fā)現(xiàn)計數(shù)器輸出小于16，則說明Tcy < Tcy_ s ；在Clk_latchl為低，Clk_latch2(高電平設(shè)為MfAclk周期)為高時，對計數(shù)器結(jié)果進(jìn)行收集；在Clk_latch2為低，Clk_latch3 (高電平設(shè)為31個Aclk周期)為高時，對計數(shù)器清零，對收集的結(jié)果進(jìn)行分析，給出判斷。考慮到當(dāng)t4等于零時，SAENl的脈沖可能不能實(shí)現(xiàn)計數(shù)，具體實(shí)施中可在固定的 Aclk周期上加上一偏差值(即誤差)作為判斷標(biāo)準(zhǔn)。上述的實(shí)例中，在考慮誤差之后，認(rèn)為對于> 14的計數(shù)器結(jié)果判斷產(chǎn)生時序正確，輸出標(biāo)志位置高，反之，認(rèn)為時序錯誤，輸出標(biāo)志位置低。三個使能信號的設(shè)置為實(shí)現(xiàn)了在不同的時間完成不同的操作，保證檢測過程的
可靠性。
變換主信號的周期進(jìn)行多次測試判斷，即可找到臨界點(diǎn)，該臨界點(diǎn)的電流即為待檢測延時時序信號實(shí)際的延時。實(shí)際測試過程中，變換Tcy從大到小，會發(fā)現(xiàn)計數(shù)器的結(jié)果從等于16逐漸減小，當(dāng)計數(shù)器減小到13時，輸出標(biāo)志位置低，從而將計數(shù)器結(jié)果為14時所對應(yīng)的主信號的周期Tcy確定為待檢測時序信號的實(shí)際延時。本發(fā)明中還包括一個第三計數(shù)器，和主時序信號的下降沿產(chǎn)生的檢測時序信號 Tclk_cnt，為測試過程的計數(shù)器，用于控制測試狀態(tài)和測試次數(shù)。該檢測時序信號設(shè)置為每另一固定主時序信號周期增加一位，該另一固定主時序信號周期設(shè)置為大于第三使能信號的高電平時間，而檢測時序信號的周期與第三使能信號的周期相同。在檢測時序信號中至少一個周期用于穩(wěn)定時序電路(具體的周期數(shù)可參照具體情況設(shè)定)；接下來的一個周期用于通過運(yùn)算產(chǎn)生測試和計數(shù)使能信號，該計數(shù)使能信號用于和第一使能信號一起來驅(qū)動第二計數(shù)器采樣計數(shù)值；再接下來的至少兩個周期的檢測時序信號對所述第二計數(shù)器的計數(shù)結(jié)果進(jìn)行判斷，其中任意一次計數(shù)結(jié)果大于等于固定周期加允許的偏差值時，輸出標(biāo)志位置高，并停止計數(shù)和判斷。這樣通過輸出標(biāo)志位置的變化，可以很簡單的判斷出臨界點(diǎn)， 該臨界點(diǎn)對應(yīng)的周期即為實(shí)際延時。上述檢測時序信號中具體周期數(shù)的調(diào)整，可通過實(shí)際過程中進(jìn)行具體設(shè)置。一個具體實(shí)例中(見圖5)，Tclk_cnt信號設(shè)置為每32個Aclk周期增加一位，比 Clk_latch3的高電平多一個周期，這樣可以和Clk_latchl信號、Clk_latch2信號以及Clk_ latch3信號的周期對應(yīng)上。復(fù)位時Tclk_cnt = 0，前五個周期的(0 4)l~clk_cnt用于穩(wěn)定時序電路；Tclk_cnt = 5，設(shè)置為通過內(nèi)部運(yùn)算產(chǎn)生計數(shù)使能信號Tenable = 1，用于和第一使能信號一起驅(qū)動第二計數(shù)器(即圖4中的SAEN計數(shù)器)進(jìn)行計數(shù)，即當(dāng)Clk_latchl 信號和Tenable信號同時為高時，第二計數(shù)器開始計數(shù)；Tclk_cnt = 6和7時完成兩次測試和判斷，其中任意一次發(fā)現(xiàn)第二計數(shù)器的計數(shù)結(jié)果大于等于14就將標(biāo)志位ITO至高，并停止計數(shù)和判斷。該具體的檢測流程為(見圖4)在復(fù)位信號Reset = 1，使能信號Enable = 0 時，處于復(fù)位狀態(tài)，Clk_latchl、Clk_latch2 和 Clk_latch3 均為 0，Tclk_cnt 信號也為 0 ； 當(dāng)使能信號Enable = 1，第一計數(shù)器和第三計數(shù)器開始工作，分別產(chǎn)生計數(shù)使能信號Clk_ latchl、Clk_latch2和Clk_latch3，以及檢測時序信號！"cll^cnt，第三計數(shù)器每32個Aclk 周期增加一位，前0-4為用于穩(wěn)定時序；當(dāng)?shù)谌嫈?shù)器到第5位時，即Tclk_cnt = 5，通過運(yùn)算產(chǎn)生Tenable = 1的信號，和Clk_latchl信號一起驅(qū)動第二計數(shù)器開始工作；在Clk_ latchl = 0，Clk_latch2 = 1和Clk_latch3 = 1的時候，采樣第二計數(shù)器的計數(shù)值，并判斷第二計數(shù)器的計數(shù)值是否大于等于14，如是將標(biāo)志位置高后整個系統(tǒng)復(fù)位，如不是，在 Clk_latchl = 0，Clk_latch2 = 0和Clk_latch3 = 1的時候，復(fù)位第二計數(shù)器、第三計數(shù)
ο本發(fā)明的檢測電路延時和時序的方法，通過一次檢測，可判斷出時序正確與否；之后逐漸調(diào)整主信號的周期，多次判斷逼近，找到臨界點(diǎn)。具體舉例如下當(dāng)主信號的周期為 40ns時，判斷出時序正確，表示延時在40ns之內(nèi)；之后將主信號的周期調(diào)整為30ns時，判斷出時序錯誤，表示延時大于30ns，即延時在30ns 40ns之間，通過類似的幾次調(diào)整和判斷，逐漸逼近直至找到臨界點(diǎn)，即為實(shí)際的延時。本發(fā)明的方法，可用于延時的校準(zhǔn)，即采用上述方法來檢測出電路的延時，之后根據(jù)與標(biāo)準(zhǔn)延時的偏差進(jìn)行校準(zhǔn)調(diào)整，至調(diào)整后的電路延時達(dá)到設(shè)計目標(biāo)為止。本發(fā)明的延時檢測電路，包括測試時序信號產(chǎn)生電路，用于根據(jù)外部信號將主時序信號和待檢測的延時時序信號進(jìn)行邏輯與操作產(chǎn)生測試時序信號；計數(shù)器，用于根據(jù)使能信號對測試時序信號的上升沿(當(dāng)延時邊沿為上升沿時) 進(jìn)行計數(shù)；使能信號產(chǎn)生電路，用于根據(jù)主時序信號的下降沿和計數(shù)器產(chǎn)生使能信號，驅(qū)動所述計數(shù)器進(jìn)行計數(shù)，所述使能信號的高電平時長為所述主時序信號的固定周期；計數(shù)結(jié)果判斷模塊，用于在使能信號的作用下，通過邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值以及通過判斷給出標(biāo)志位。判斷標(biāo)準(zhǔn)為當(dāng)計數(shù)值大于等于所述固定周期時，判斷時序正確；當(dāng)計數(shù)值小于所述固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期。上述的延時檢測電路可通過數(shù)字電路實(shí)現(xiàn)。將延時檢測電路內(nèi)嵌實(shí)際待測電路中，就可以檢測待測電路的時序或者延時。圖6為將延時檢測電路內(nèi)嵌實(shí)際待測電路中的示意圖，這樣就可以檢測待測電路的時序或在延時。圖6中Enable信號為延時檢測電路工作與否的使能信號；Reset信號是延時檢測電路的復(fù)位信號；ITO信號就是輸出標(biāo)志位。該延時檢測電路有四個輸入信號，一個輸出信號，其中Enable信號和Reset信號分別為延時檢測電路的使能信號和復(fù)位信號，另兩個一個接時序輸入信號(Aclk信號)，一個接時序輸出信號(SAEN信號)；輸出信號ITO為標(biāo)志位，當(dāng)延時大于Aclk信號的周期，ITO = O,反之ITO= 1。在正常工作時liable = 0，即延時檢測電路不工作。延時檢測電路工作時，先 Reset = 1進(jìn)行電路復(fù)位，然后將Enable = 1，開始按圖4所示的流程進(jìn)行延時檢測。一個具體實(shí)例中，固定Aclk的周期為40ns作為標(biāo)準(zhǔn)，調(diào)整Aclk周期(反應(yīng)為電流)從大到小，使實(shí)際電路的延時達(dá)到該標(biāo)準(zhǔn)；首先ITO會置高，等過了臨界點(diǎn)之后，ITO會置低，從而找到臨界點(diǎn)和對應(yīng)的電流，使得該樣品的時序達(dá)到標(biāo)準(zhǔn)，以此類推可以完成所有樣品的測試和收緊，使得所有樣品都能滿足40ns的標(biāo)準(zhǔn)。仿真分析發(fā)現(xiàn)該電路檢測的誤差在+/-Ins之內(nèi)。本發(fā)明的延時檢測電路，可由數(shù)字電路實(shí)現(xiàn)。只需要在原始待測電路內(nèi)嵌一個簡單的延時數(shù)字電路就可實(shí)現(xiàn)延時測試；無需額外的測試時鐘，通過判斷標(biāo)志位和主信號的周期，就可以獲得延時，測試簡單，可以推廣到所有需要測試延時的電路；通過數(shù)字電路進(jìn)行計數(shù)、比較，可以較快的完成延時計算，并且精確度高；由于數(shù)字電路本身工作頻率可以達(dá)到IOOMHz甚至更高，該發(fā)明可以用于檢測幾十ns級，甚至到幾ns級的延時；本發(fā)明使用的方法可以準(zhǔn)確測試出40ns的延時，誤差小于Ins。本發(fā)明現(xiàn)在應(yīng)用的是測試40納秒(ns) 的延時，數(shù)字電路工作在60MHz。隨著數(shù)字電路工作頻率的提高，可測試的延時可以達(dá)到ns 級別。試驗(yàn)證明本發(fā)明的方法可以準(zhǔn)確測試40ns的延時。本發(fā)明的方法，還可擴(kuò)展為可以用于延時的校準(zhǔn)，提高產(chǎn)品的成品率。在實(shí)際使用中，原先使用檢測延時產(chǎn)生電路的電流來控制讀電路的時序，但是由于延時電路本身由于工藝的影響，導(dǎo)致不同樣品之間的時序差別依然很大，最快和最慢有 15ns只差，而總共的延時才60ns左右，為此通過檢測電流不能很好地收緊各個樣品的時序差別。而利用本發(fā)明的延時檢測方法，直接檢測延時，通過調(diào)整電流，收緊各個樣品之間的時序差別，避免了工藝的影響。本發(fā)明的方法，由于使用主信號的下降沿產(chǎn)生測試時序信號，避免了測試中的競爭，也就是說使用主信號下降沿產(chǎn)生的測試時序，與主信號上升沿加延時產(chǎn)生的延時信號不會出現(xiàn)交疊的情況；本發(fā)明的檢測電路延時和時序的方法，也可用于下降沿延時以及同時包含上升沿和下降沿延時的測試。變換的特征在于對第二計數(shù)器的計數(shù)的延時邊沿。當(dāng)計算上升沿延時時，第二計數(shù)器對測試時序信號的上升沿進(jìn)行計數(shù)。當(dāng)計算下降沿延時時，第二計數(shù)器對測試時序信號的下降沿進(jìn)行計數(shù)。
權(quán)利要求
1.一種檢測電路延時和時序的方法，其特征在于，包含如下步驟1)將主時序信號和待檢測的延時時序信號進(jìn)行邏輯與操作，產(chǎn)生測試時序信號；2)利用第二計數(shù)器對所述測試時序信號的延時邊沿進(jìn)行計數(shù)，同時根據(jù)主時序信號的下降沿和第一個計數(shù)器產(chǎn)生使能信號，所述使能信號用于驅(qū)動邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值并進(jìn)行判斷，所述計數(shù)使能信號的高電平時長為所述主時序信號的固定周期；3)采用以下標(biāo)準(zhǔn)對計數(shù)結(jié)果進(jìn)行判斷，當(dāng)計數(shù)值大于或等于所述固定周期時，判斷時序正確；當(dāng)計數(shù)值小于所述固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期；4)變換主時序信號的周期，重復(fù)操作步驟1)至3)，通過多次逼近找到時序正確和時序錯誤的臨界點(diǎn)，該臨界點(diǎn)所對應(yīng)的周期即為所述待檢測的延時時序信號的實(shí)際延時。
2.按照權(quán)利要求1所述的方法，其特征在于所述步驟幻中由第一計數(shù)器產(chǎn)生的使能信號有三個，從時序上分別為當(dāng)?shù)谝粋€使能信號為高電平時，觸發(fā)所述第二個計數(shù)器采樣測試時序信號的延時邊沿；當(dāng)?shù)谝皇鼓苄盘栕優(yōu)榈碗娖?，第二使能信號為高電平時，通過邏輯電路分析計數(shù)值的大??；當(dāng)?shù)诙鼓苄盘栕優(yōu)榈碗娖剑谌鼓苄盘枮楦唠娖綍r，根據(jù)計數(shù)值的大小判斷時序是否正確，給出標(biāo)志位，同時清零計數(shù)值。
3.按照權(quán)利要求2所述的方法，其特征在于在所述步驟二中還包括采用檢測時序信號來控制測試狀態(tài)和測試次數(shù)，所述檢測時序信號由第三計數(shù)器和所述主時序信號的下降沿產(chǎn)生；該檢測時序信號設(shè)置為每另一固定主時序信號周期增加一位，該另一固定主時序信號周期設(shè)置為大于第三使能信號的高電平時長，且所述檢測時序信號的周期與所述第三使能信號的周期相同；在所述檢測時序信號中，至少一個周期用于穩(wěn)定時序，接下來的一個周期用于通過運(yùn)算產(chǎn)生測試和計數(shù)使能信號，所述計數(shù)使能信號用于和所述第一使能信號一起驅(qū)動所述第二計數(shù)器采樣所述待測時序信號，再接下來至少有兩個周期對所述第二計數(shù)器的計數(shù)結(jié)果進(jìn)行判斷，其中任意一次計數(shù)結(jié)果大于等于固定周期加允許的偏差值時， 輸出標(biāo)志位置高，并停止計數(shù)和判斷。
4.按照權(quán)利要求1至3中任一項(xiàng)所述的方法，其特征在于當(dāng)所述待檢測的延時時序信號為所述主時序信號的上升沿延時時，所述延時邊沿為上升沿，即所述第二計數(shù)器對所述測試時序信號的上升沿進(jìn)行計數(shù)；當(dāng)所述待檢測的延時時序信號為所述主時序信號的下降沿延時時，所述延時邊沿為下降沿，即所述第二計數(shù)器對所述測試時序信號的下降沿進(jìn)行計數(shù)。
5.一種采用權(quán)利要求1至3中任一項(xiàng)權(quán)利要求所述的檢測電路延時和時序的方法來校準(zhǔn)延時的方法，其特征在于采用上述方法來檢測出電路的延時，之后根據(jù)與標(biāo)準(zhǔn)延時的偏差進(jìn)行校準(zhǔn)調(diào)整，至調(diào)整后的電路延時達(dá)到設(shè)計目標(biāo)為止。
6.一種延時檢測電路，其特征在于包括測試時序信號產(chǎn)生電路，用于根據(jù)外部信號將主時序信號和待檢測的延時時序信號進(jìn)行邏輯與操作產(chǎn)生測試時序信號；使能信號產(chǎn)生電路，用于根據(jù)所述主時序信號的下降沿和第一計數(shù)器產(chǎn)生使能信號， 所述使能信號用于驅(qū)動邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值并進(jìn)行判斷，所述計數(shù)使能信號的高電平時長為所述主時序信號的固定周期；第二計數(shù)器，用于根據(jù)所述使能信號對所述測試時序信號的延時邊沿進(jìn)行計數(shù)；計數(shù)結(jié)果判斷模塊，用于在所述使能信號的作用下，通過所述邏輯電路分時進(jìn)行采樣計數(shù)值，分析計數(shù)值以及通過判斷給出標(biāo)志位，所述判斷標(biāo)準(zhǔn)為當(dāng)計數(shù)值大于等于所述固定周期時，判斷時序正確；當(dāng)計數(shù)值小于所述固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期。
7.按照權(quán)利要求6所述的方法，其特征在于所述由第一計數(shù)器產(chǎn)生的使能信號有三個，從時序上分別為當(dāng)?shù)谝粋€使能信號為高電平時，觸發(fā)所述第二個計數(shù)器采樣測試時序信號的延時邊沿；當(dāng)?shù)谝皇鼓苄盘栕優(yōu)榈碗娖?，第二使能信號為高電平時，通過邏輯電路分析計數(shù)值的大??；當(dāng)?shù)诙鼓苄盘栕優(yōu)榈碗娖?，第三使能信號為高電平時，根據(jù)計數(shù)值的大小判斷時序是否正確，給出標(biāo)志位，同時清零計數(shù)值。
8.按照權(quán)利要求7所述的延時檢測電路，其特征在于還包括第三計數(shù)器，所述第三計數(shù)器和主時序信號的下降沿一起產(chǎn)生檢測時序信號，所述檢測時序信號用于控制測試狀態(tài)和測試次數(shù)；該檢測時序信號設(shè)置為每另一固定主時序信號周期增加一位，該另一固定主時序信號周期設(shè)置為大于第三使能信號的高電平時長，且所述檢測時序信號的周期與所述第三使能信號的周期相同；在所述檢測時序信號中，至少一個周期用于穩(wěn)定時序，接下來一個周期用于通過運(yùn)算產(chǎn)生測試和計數(shù)使能信號，所述計數(shù)使能信號用于所述第一使能信號一起和驅(qū)動所述第二計數(shù)器采樣所述待測時序信號，再接下來至少有兩個周期對所述第二計數(shù)器的計數(shù)結(jié)果進(jìn)行判斷，其中任意一次計數(shù)結(jié)果大于等于固定周期加允許的偏差值時，輸出標(biāo)志位置高，并停止計數(shù)和判斷。
9.按照權(quán)利要求6至8中任一項(xiàng)所述的延時檢測電路，其特征在于當(dāng)所述待檢測的延時時序信號為所述主時序信號的上升沿延時時，所述延時邊沿為上升沿，即所述第二計數(shù)器對所述測試時序信號的上升沿進(jìn)行計數(shù)；當(dāng)所述待檢測的延時時序信號為所述主時序信號的下降沿延時時，所述延時邊沿為下降沿，即所述第二計數(shù)器對所述測試時序信號的下降沿進(jìn)行計數(shù)。
全文摘要
本發(fā)明公開了一種檢測電路延時和時序的方法，其包含如下步驟1)將主時序信號和待檢測的延時時序信號進(jìn)行邏輯與操作，產(chǎn)生測試時序信號；2)對所述測試時序信號的延時邊沿進(jìn)行計數(shù)，并根據(jù)主時序信號的下降沿和第一個計數(shù)器產(chǎn)生計數(shù)使能信號，所述計數(shù)使能信號用于驅(qū)動邏輯電路分時進(jìn)行采用計數(shù)值，分析計數(shù)值并判斷；3)采用以下標(biāo)準(zhǔn)進(jìn)行判斷，當(dāng)計數(shù)值大于等于固定周期時，判斷時序正確；小于固定周期時，時序錯誤；4)變換主時序信號的周期，重復(fù)操作步驟1)至3)，進(jìn)行多次逼近找到時序正確和時序錯誤的臨界點(diǎn)，該臨界點(diǎn)所對應(yīng)的周期即為所述待檢測的延時時序信號的實(shí)際延時。本發(fā)明還公開了一種校準(zhǔn)延時的方法以及延時檢測電路。
文檔編號H03K5/13GK102571041SQ20101060054
公開日2012年7月11日 申請日期2010年12月22日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者董喬華 申請人:上海華虹Nec電子有限公司