專利名稱：一種亞閾值區(qū)域低靜態(tài)功耗的電容型邏輯電平轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯電平轉(zhuǎn)換電路，尤其是一種可以工作在亞閾值區(qū)域的邏輯電平轉(zhuǎn) 換器，它可以有效的將低電壓域VddL = 200mV輸入信號轉(zhuǎn)換成高電壓域VddH = 400mV的輸出 信號，為一種亞閾值區(qū)域低靜態(tài)功耗的電容型邏輯電平轉(zhuǎn)換器。
背景技術(shù)：
隨著集成電路設(shè)計技術(shù)的發(fā)展，在新一代的集成電路設(shè)計中，為了達(dá)到設(shè)計目標(biāo)， 設(shè)計者常常使用多路電壓(MSV)方法允許使用不同Vdd的設(shè)計分實體或塊，而隨之引入的低 電壓邏輯，使得系統(tǒng)內(nèi)部常常出現(xiàn)輸入/輸出邏輯不協(xié)調(diào)的問題，因此應(yīng)插入一個電平轉(zhuǎn) 換器(logic level translator)將信號從低電壓域V‘轉(zhuǎn)換到高電壓域VddH，以確保正確 的信號轉(zhuǎn)移。例如，當(dāng)1. 8V的數(shù)字電路與工作在3. 3V的模擬電路進(jìn)行通信時，需要首先解 決兩種電平的轉(zhuǎn)換問題，這時就需要電平轉(zhuǎn)換器。當(dāng)電源電壓下降到亞閾值區(qū)域后，這種需 求更加迫切，本發(fā)明針對亞閾值的邏輯電平轉(zhuǎn)換設(shè)計了一種低靜態(tài)功耗電容型邏輯電平轉(zhuǎn) 換電路，對亞閾值電路的設(shè)計具有重要意義。發(fā)明內(nèi)容
本發(fā)明要解決的問題是現(xiàn)有集成電路的多路電壓方法，引入了低電壓邏輯，使得 系統(tǒng)內(nèi)部常常出現(xiàn)輸入/輸出邏輯不協(xié)調(diào)的問題，需要提供一種可以工作在亞閾值區(qū)域的 低靜態(tài)功耗邏輯電平轉(zhuǎn)換器。
本發(fā)明的技術(shù)方案為一種亞閾值區(qū)域低靜態(tài)功耗的電容型邏輯電平轉(zhuǎn)換器，將 低電壓域電平Vi轉(zhuǎn)換到高電壓域電平VddH，設(shè)有一個NMOS管麗1，一個電容CL，兩個PMOS 管MPl和MP2以及一個反相器，其中PMOS管MPl的源極與低電壓域電平V‘連接，柵極、漏 極和體端連接在一起后，與PMOS管MP2的柵極相連；電容CL設(shè)置在PMOS管MPl柵極、漏 極和體端的連接點與轉(zhuǎn)換器的輸入端Vin之間；PMOS管MP2的源極和體端與高電壓域電平 VddH相連，漏極和NMOS管麗1的漏極連接后作為反相器的輸入與反相器相連，NMOS管麗1 的柵極與輸入端Vin相連，源極和體端接GND ；反相器的電源電壓接高電壓域電平VddH，地線 接GND，反相器的輸出端為轉(zhuǎn)換器的輸出端Vout。
進(jìn)一步的，用NMOS管麗2等效電容CL，PMOS管MPl的柵極、漏極和體端連接在一 起后，連接NMOS管MN2的柵極，NMOS管MN2的源極與漏極連接在一起后與轉(zhuǎn)換器的輸入端 Vin相連，即NMOS管麗2做電容型連接，且連接后的等效電容為CL，NMOS管麗2的體端接 GND。
本發(fā)明克服現(xiàn)有技術(shù)的缺陷，針對亞閾值電路的實際特點，提供一種可以工作在 亞閾值區(qū)域的低靜態(tài)功耗邏輯電平轉(zhuǎn)換器，該邏輯電平轉(zhuǎn)換器可以有效的工作在亞閾值區(qū) 域，達(dá)到性能最優(yōu)，使得亞閾值設(shè)計中各個設(shè)計分實體或塊使用不同的Vdd成為可能。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點及顯著效果
(1)本發(fā)明可以有效的工作在亞閾值區(qū)域，經(jīng)過驗證本發(fā)明的電容型電平轉(zhuǎn)換器可以有效的將VddL = 200mV輸入信號轉(zhuǎn)換成Vdda = 400mV的輸出信號，即表明本發(fā)明的電路 可以有效的實現(xiàn)亞閾值邏輯電平的轉(zhuǎn)換。
( 本發(fā)明的電容型邏輯電平轉(zhuǎn)換器具有較低的靜態(tài)功耗。在2007年， HwangMyeong-Eun，A. Raychowdhury, Kim Keejong 等人已經(jīng)在 VLSI Circuits 的一篇文 獻(xiàn)中提出一種模擬方法，該方法使用了差分放大器轉(zhuǎn)換(GND，VdJ幅度成(GND，VddH)幅 度，遺憾的是，該方法需要一個靜態(tài)偏置電流，需要引進(jìn)大量的靜態(tài)能耗開銷。本發(fā)明由 于采用電容型邏輯電平轉(zhuǎn)換，有效的避免了這些靜態(tài)功耗，所以相對HwangMyeong-Eim， A. Raychowdhury, Kim Keejong等人的設(shè)計本發(fā)明的電路具有更低的靜態(tài)功耗。


圖1是本發(fā)明的電容型邏輯電平轉(zhuǎn)換電路的結(jié)構(gòu)圖。
圖2是本發(fā)明的電容型邏輯電平轉(zhuǎn)換器工作在亞閾值區(qū)域的波形圖V- = 200mV 且 Vdda = 400mV。
具體實施方式
參看圖1，本發(fā)明的低靜態(tài)功耗電容型邏輯電平轉(zhuǎn)換器，可以工作在亞閾值區(qū)域， 將低電壓域電平Vi轉(zhuǎn)換到高電壓域電平VddH，設(shè)有一個NMOS管麗1，一個電容CL，兩個 PMOS管MPl和MP2以及一個反相器，其中PMOS管MPl的源極與低電壓域電平V-連接，柵 極、漏極和體端連接在一起后，與PMOS管MP2的柵極相連；電容CL設(shè)置在PMOS管MPl柵極、 漏極和體端的連接點與轉(zhuǎn)換器的輸入端Vin之間；PMOS管MP2的源極和體端與高電壓域電 平Vdda相連，漏極和NMOS管MNl的漏極連接后作為反相器的輸入與反相器相連，NMOS管MNl 的柵極與輸入端Vin相連，源極和體端接GND ；反相器的電源電壓接高電壓域電平VddH，地線 接GND，反相器的輸出端為轉(zhuǎn)換器的輸出端Vout。
也可以用NMOS管麗2等效電容CL，PMOS管MPl的柵極、漏極和體端連接在一起后， 連接NMOS管MN2的柵極，NMOS管MN2的源極與漏極連接在一起后與轉(zhuǎn)換器的輸入端Vin相 連，即NMOS管麗2做電容型連接，且連接后的等效電容為CL，NMOS管麗2的體端接GND。
在本發(fā)明實際的操作過程中，先對升壓電容CL進(jìn)行充電，將CL的電位抬升，當(dāng)輸 入電壓發(fā)生變化時，例如從低邏輯電壓模塊的邏輯低電平跳變?yōu)檫壿嫺唠娖?，此時由于CL 的電壓不能突變，因此輸出電位將遠(yuǎn)高于低邏輯電壓模塊的邏輯高電平，從而達(dá)到邏輯電 平轉(zhuǎn)換的目的。
本發(fā)明的邏輯電平轉(zhuǎn)換電路的工作原理如下
假定輸入端Vin = " 0〃，二極管連接晶體管MPl開啟，升壓電容器CL電位被充電 至Vi ；此時MPl、MP2和CL相連接的節(jié)點X是連接到MPl的體端，形成正向偏置的體源PN 結(jié)，MPl的閾值電壓值降低以減小CL的充電電位。當(dāng)Vin上升至V-，MPl關(guān)閉，使節(jié)點X隨 著遠(yuǎn)高于V‘(近2VdJ的上升電位而浮動，該高電位關(guān)閉MP2，因此最終輸出達(dá)到預(yù)期的 VddH。在本發(fā)明中CL作為升壓電容使用，其電容值僅為1 2fF，可以采用兩種不同的具體 實現(xiàn)方式，一種是使用金屬層之間的電容來實現(xiàn)，另外一種是使用NMOS管MN2晶體管寄生 的柵源電容Ces和柵漏電容CeD來實現(xiàn)，見圖1。
為了進(jìn)一步驗證本發(fā)明的電容型邏輯電平轉(zhuǎn)換器在亞閾值區(qū)域的有效性，下面對本發(fā)明的電路進(jìn)行仿真驗證。圖2是電容型電平轉(zhuǎn)換器在νω = 200mV且VddH = 400mV時的 波形，圖中所示的波形可以充分證明本發(fā)明電容型電平轉(zhuǎn)換器可以有效的將Vdta = 200mV 輸入信號轉(zhuǎn)換成Vdda 二 400mV的輸出信號，即本發(fā)明的電容型邏輯電平轉(zhuǎn)換器可以有效的 工作在亞閾值區(qū)域。
權(quán)利要求
1.一種亞閾值區(qū)域低靜態(tài)功耗的電容型邏輯電平轉(zhuǎn)換器，將低電壓域電平V‘轉(zhuǎn)換到 高電壓域電平VddH，其特征在于設(shè)有一個NMOS管MNl，一個電容CL，兩個PMOS管MPl和MP2 以及一個反相器，其中PMOS管MPl的源極與低電壓域電平V-連接，柵極、漏極和體端連接 在一起后，與PMOS管MP2的柵極相連；電容CL設(shè)置在PMOS管MPl柵極、漏極和體端的連接 點與轉(zhuǎn)換器的輸入端Vin之間；PMOS管MP2的源極和體端與高電壓域電平VddH相連，漏極 和NMOS管MNl的漏極連接后作為反相器的輸入與反相器相連，NMOS管MNl的柵極與輸入 端Vin相連，源極和體端接GND ；反相器的電源電壓接高電壓域電平Vdda,地線接GND，反相器 的輸出端為轉(zhuǎn)換器的輸出端Vout。
2.根據(jù)權(quán)利要求1所述的一種亞閾值區(qū)域低靜態(tài)功耗的電容型邏輯電平轉(zhuǎn)換器，其特 征在于用NMOS管麗2等效電容CL，PMOS管MPl的柵極、漏極和體端連接在一起后，連接 NMOS管MN2的柵極，NMOS管MN2的源極與漏極連接在一起后與轉(zhuǎn)換器的輸入端Vin相連， 即NMOS管麗2做電容型連接，且連接后的等效電容為CL，NMOS管麗2的體端接GND。
全文摘要
一種亞閾值區(qū)域低靜態(tài)功耗的電容型邏輯電平轉(zhuǎn)換器，將低電壓域電平VddL轉(zhuǎn)換到高電壓域電平VddH，采用電容型邏輯電平轉(zhuǎn)換。本發(fā)明可以有效的工作在亞閾值區(qū)域，電容型邏輯電平轉(zhuǎn)換器具有較低的靜態(tài)功耗。
文檔編號H03K19/0175GK102035534SQ201010622690
公開日2011年4月27日 申請日期2010年12月31日 優(yōu)先權(quán)日2010年12月31日
發(fā)明者余群齡, 時龍興, 柏娜, 蔡志匡, 黃凱 申請人:東南大學(xué)