專利名稱：數(shù)字下變頻系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及移動通信領(lǐng)域，尤其涉及一種數(shù)字下變頻系統(tǒng)。
背景技術(shù)：
20世紀70年代以來，天氣雷達的性能日益提高而應(yīng)用范圍也持續(xù)拓寬，為軍隊、 民航和氣象事業(yè)提供了有力保障。隨著電子技術(shù)的飛速發(fā)展，對天氣雷達的性能指標和數(shù) 據(jù)處理能力提出了更高的要求。中頻處理器作為天氣雷達的關(guān)鍵部件，直接影響著雷達系 統(tǒng)的性能。國內(nèi)大面積布網(wǎng)的天氣雷達系統(tǒng)多采用模擬中頻處理器，IQ正交性差、穩(wěn)定性 不高、靈敏度和動態(tài)范圍指標偏低，已很難滿足雷達系統(tǒng)要求。模擬中頻處理器采用的是全模擬器件實現(xiàn)下變頻處理，其工作原理如圖1所示， 直接數(shù)字式頻率合成器以系統(tǒng)相參時鐘CLK為時鐘源，產(chǎn)生正交的兩路模擬本振正弦波和 余弦波，分別與中頻回波信號進行混頻得到零中頻信號，經(jīng)過低通濾波器去除高頻成分，由 抽取器抽取后得到基帶模擬IQ信號。由于信號處理器只能處理數(shù)字信號，故還需對模擬IQ 信號進行模數(shù)轉(zhuǎn)換，最終得到數(shù)字IQ。由于直接數(shù)字式頻率合成器輸出的兩路本振信號為模擬信號，不能保證完全正 交，這就直接導(dǎo)致了混頻后的IQ信號不正交。模擬IQ的模數(shù)轉(zhuǎn)換通常采用12位模數(shù)轉(zhuǎn)換 器，即便結(jié)合自動增益控制單元也只能使IQ數(shù)據(jù)精度在18位以內(nèi)，大大降低系統(tǒng)性能。模 擬低通濾波器要實現(xiàn)較高的帶外抑制能力和較窄的過渡帶，具有很大難度，一定程度上影 響了信號質(zhì)量。綜上可知，現(xiàn)有數(shù)字下變頻系統(tǒng)在實際使用上顯然存在不便與缺陷，所以有必要 加以改進。

實用新型內(nèi)容針對上述的缺陷，本實用新型的目的在于提供一種數(shù)字下變頻系統(tǒng)，提高了 IQ精 度，解決了 IQ不正交的問題，改善了下變頻系統(tǒng)的性能，且支持參數(shù)化配置。為了實現(xiàn)上述目的，本實用新型提供一種數(shù)字下變頻系統(tǒng)，包括模數(shù)轉(zhuǎn)換器、鎖存 器、用于產(chǎn)生IQ信號的下變頻器GC4016芯片以及用于判決所述IQ信號是否飽和的FPGA， 所述模數(shù)轉(zhuǎn)換器與信號輸入端以及系統(tǒng)時鐘輸入端連接，所述模數(shù)轉(zhuǎn)換器、鎖存器、下變頻 器GC4016芯片以及FPGA依次連接，所述FPGA與IQ信號輸出端連接，所述FPGA與所述下 變頻器GC4016芯片之間連接有用于配置下變頻器GC4016芯片的微控制器。根據(jù)本實用新型的數(shù)字下變頻系統(tǒng)，所述數(shù)字下變頻系統(tǒng)為雷達數(shù)字下變頻系 統(tǒng)。本實用新型通過模數(shù)轉(zhuǎn)換器對信號進行采樣，在同步時鐘下由鎖存器鎖存，下變 頻器GC4016芯片將鎖存的高速AD數(shù)據(jù)與內(nèi)部數(shù)字振蕩信號混頻得到正交的兩路信號，并 對其進行CIC濾波和FIR低通濾波，經(jīng)抽取后輸出24位精度的IQ信號，F(xiàn)PGA負責(zé)判決信 號是否出現(xiàn)飽和，并根據(jù)特定的飽和補償算法對IQ信號進行補償，最終設(shè)定的數(shù)據(jù)格式輸出IQ數(shù)據(jù)，微控制器用于配置下變頻器GC4016芯片，每次配置在上電或者FPGA控制時進 行，工作期間不操作。借此，本實用新型提高了 IQ精度，解決IQ不正交的問題，改善了下變 頻系統(tǒng)的性能，且支持參數(shù)化配置。

圖1是現(xiàn)有技術(shù)的模擬下變頻器工作原理圖；圖2是本實用新型的系統(tǒng)結(jié)構(gòu)圖；圖3是本實用新型的下變頻器GC4016芯片的工作原理圖。
具體實施方式
為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施 例，對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋 本實用新型，并不用于限定本實用新型。如圖2所示，本實用新型一種數(shù)字下變頻系統(tǒng)100，該數(shù)字下變頻系統(tǒng)100為雷達 數(shù)字下變頻系統(tǒng)。包括模數(shù)轉(zhuǎn)換器10、鎖存器20、用于產(chǎn)生IQ信號的下變頻器GC4016芯 片30以及用于判決所述IQ信號是否飽和的FPGA (Field-Programmable Gate Array，現(xiàn)場 可編程門陣列)40，模數(shù)轉(zhuǎn)換器10與中頻回波信號輸入端以及系統(tǒng)時鐘輸入端連接，模數(shù) 轉(zhuǎn)換器10、鎖存器20、下變頻器GC4016芯片30以及FPGA 40依次連接，F(xiàn)PGA 40與IQ信號 輸出端連接，F(xiàn)PGA40與下變頻器GC4016芯片30之間連接有用于配置下變頻器GC4016芯 片30的微控制器50。下變頻器GC4016芯片30是一款高集成度、配置靈活的信號處理芯片，具有4個處 理通道，內(nèi)部集成了數(shù)字控制振蕩器，CIC濾波器、抽取器、CFIR濾波器和PFIR濾波器，NCO 輸出頻率、CIC濾波器增益、濾波器系數(shù)及抽取倍數(shù)等均可以由外部配置，每個處理通道的 工作原理如圖3所示。下變頻器GC4016芯片30包括輸入格式和補零單元、數(shù)控振蕩器、CIC 濾波器、增益粗調(diào)單元、補償抽頭、可編程抽頭、重采樣器、格式轉(zhuǎn)換單元以及串行配置寄存
ο模數(shù)轉(zhuǎn)換器10對中頻回波信號進行采樣，在同步時鐘下由鎖存器20鎖存，下變頻 器GC4016芯片30將鎖存的高速AD數(shù)據(jù)與內(nèi)部數(shù)字振蕩信號混頻得到正交的兩路信號，并 對其進行CIC濾波和FIR低通濾波，經(jīng)抽取后輸出24位精度的IQ信號。FPGA 40負責(zé)判決 信號是否出現(xiàn)飽和，并根據(jù)特定的飽和補償算法對IQ信號進行補償，最終設(shè)定的數(shù)據(jù)格式 輸出IQ數(shù)據(jù)。微控制50用于配置下變頻器GC4016芯片30，配置方式為并行方式，數(shù)據(jù)位寬8 位、地址位寬5位，分別寫入Global和CHANNEL A的相關(guān)參數(shù)，即可完成配置，每次配置在 上電或者FPGA 40控制時進行，工作期間不操作。借此，本實用新型提高了 IQ精度，解決IQ不正交的問題，改善了下變頻系統(tǒng)的性 能，且支持參數(shù)化配置。優(yōu)選的是，模數(shù)轉(zhuǎn)換器10為14位并行高速模數(shù)轉(zhuǎn)換器，最大采樣率可達105MSPS， 在系統(tǒng)時鐘上升沿對中頻回波信號直接采樣，采樣輸出電平標準為LVTTL。鎖存器20用于將模數(shù)轉(zhuǎn)換器10產(chǎn)生的高速并行數(shù)據(jù)按系統(tǒng)時鐘沿鎖存，以保證
4足夠的建立保持時間，同時還提高了驅(qū)動能力。FPGA 40對下變頻器GC4016芯片30輸出的IQ數(shù)據(jù)作功率檢測，當(dāng)出現(xiàn)飽和時啟 動飽和補償程序，以提高下變頻器GC4016芯片30的動態(tài)范圍。除此之外，F(xiàn)PGA 40還負責(zé)接 口控制和時序調(diào)整工作，以實現(xiàn)與外部組件的通信和數(shù)據(jù)傳輸。FPGA 40優(yōu)選采用cyclone 系列EP1C6，其具有功耗低、邏輯單元和存儲器多以及I/O豐富等特點，完全符合下變頻器 GC4016芯片30的協(xié)處理器要求。本實用新型提供的數(shù)字下變頻系統(tǒng)100提高了穩(wěn)定性和可靠性，降低了環(huán)境因素 影響程度；提高了 IQ精度，以擴大動態(tài)范圍，提高了靈敏度；且支持參數(shù)化配置，在各型天 氣雷達信號處理系統(tǒng)中具有廣泛的應(yīng)用前景。綜上所述，本實用新型通過模數(shù)轉(zhuǎn)換器對信號進行采樣，在同步時鐘下由鎖存器 鎖存，下變頻器GC4016芯片將鎖存的高速AD數(shù)據(jù)與內(nèi)部數(shù)字振蕩信號混頻得到正交的兩 路信號，并對其進行CIC濾波和FIR低通濾波，經(jīng)抽取后輸出24位精度的IQ信號，F(xiàn)PGA負 責(zé)判決信號是否出現(xiàn)飽和，并根據(jù)特定的飽和補償算法對IQ信號進行補償，最終設(shè)定的數(shù) 據(jù)格式輸出IQ數(shù)據(jù)，微控制器用于配置下變頻器GC4016芯片，每次配置在上電或者FPGA 控制時進行，工作期間不操作。借此，本實用新型提高了 IQ精度，解決IQ不正交的問題，改 善了下變頻系統(tǒng)的性能，且支持參數(shù)化配置。當(dāng)然，本實用新型還可有其它多種實施例，在不背離本實用新型精神及其實質(zhì)的 情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本實用新型作出各種相應(yīng)的改變和變形，但這些 相應(yīng)的改變和變形都應(yīng)屬于本實用新型所附的權(quán)利要求的保護范圍。
權(quán)利要求一種數(shù)字下變頻系統(tǒng)，其特征在于，包括模數(shù)轉(zhuǎn)換器、鎖存器、用于產(chǎn)生IQ信號的下變頻器GC4016芯片以及用于判決所述IQ信號是否飽和的FPGA，所述模數(shù)轉(zhuǎn)換器與信號輸入端以及系統(tǒng)時鐘輸入端連接，所述模數(shù)轉(zhuǎn)換器、鎖存器、下變頻器GC4016芯片以及FPGA依次連接，所述FPGA與IQ信號輸出端連接，所述FPGA與所述下變頻器GC4016芯片之間連接有用于配置下變頻器GC4016芯片的微控制器。
2.根據(jù)權(quán)利要求1所述的數(shù)字下變頻系統(tǒng)，其特征在于，所述數(shù)字下變頻系統(tǒng)為雷達 數(shù)字下變頻系統(tǒng)。
專利摘要本實用新型公開了一種數(shù)字下變頻系統(tǒng)，包括模數(shù)轉(zhuǎn)換器、鎖存器、用于產(chǎn)生IQ信號的下變頻器GC4016芯片以及用于判決所述IQ信號是否飽和的FPGA，所述模數(shù)轉(zhuǎn)換器與信號輸入端以及系統(tǒng)時鐘輸入端連接，所述模數(shù)轉(zhuǎn)換器、鎖存器、下變頻器GC4016芯片以及FPGA依次連接，所述FPGA與IQ信號輸出端連接，所述FPGA與所述下變頻器GC4016芯片之間連接有用于配置下變頻器GC4016芯片的微控制器。借此，本實用新型提高了IQ精度，解決了IQ不正交的問題，改善了下變頻系統(tǒng)的性能，且支持參數(shù)化配置。
文檔編號H03D7/00GK201656916SQ201020160568
公開日2010年11月24日 申請日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者何建新, 姚振東 申請人:成都遠望科技有限責(zé)任公司;成都信息工程學(xué)院;何建新