專利名稱：輸入和參考電壓幅度為軌至軌的cmos比較器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種輸入和參考電壓幅度為軌至軌的CMOS比較器，屬于模數(shù)/數(shù) 模轉(zhuǎn)換器應(yīng)用領(lǐng)域。
技術(shù)背景模數(shù)/數(shù)模轉(zhuǎn)換器是一種大量應(yīng)用于各種電子系統(tǒng)中的集成電路器件，模數(shù)/數(shù) 模轉(zhuǎn)換器的核心電路是比較器，其工作原理如圖1所示，為參考電壓，當(dāng)輸入電壓vin低 于參考電壓時(shí)，輸出V。ut = 0，當(dāng)輸入電壓Vin高于參考電壓Nref時(shí)，輸出V。ut = 1。傳統(tǒng) 經(jīng)典比較器的具體電路如圖2和圖3所示，圖2為NM0S型比較器，圖3為PM0S型比較器。 兩種比較器都是基于2級(jí)差分放大器的結(jié)構(gòu)和原理。以NM0S型比較器(圖2)為例，Ml和 M2組成輸入差分對(duì)，M3和M6組成放大器的負(fù)載，M7-M10組成放大器的輸出級(jí)，交叉連接的 M4和M5用來(lái)實(shí)現(xiàn)比較器的延遲效應(yīng)。這種差分放大器結(jié)構(gòu)的比較器可以實(shí)現(xiàn)對(duì)輸入電壓 Vin和參考電壓的比較，并將誤差放大至1或0。這種比較器結(jié)構(gòu)簡(jiǎn)單適用，但是存在 著一定的缺陷，差分放大器的結(jié)構(gòu)決定了其對(duì)輸入電壓和參考電壓的范圍有一定的限定， 差分對(duì)Ml和M2正常工作的要求是輸入電壓Vin和參考電壓V,ef必須要大于電流源管子的 Vds加上Ml或M2的閥值電壓Vtl,2，以0. 18um CMOS工藝為例，上述兩個(gè)電壓加在一起大約 為0. 7V，而電源電壓僅為1. 8V，這就意味著輸入和參考電壓的范圍被局限在了 0. 7V-1. 8V 之間。在實(shí)際應(yīng)用中，有許多情況都需要比較器實(shí)現(xiàn)對(duì)輸入和參考電壓在軌至軌(Rail to Rail)的范圍內(nèi)進(jìn)行比較，也就是說(shuō)輸入和參考電壓的變化范圍是從VSS到VDD，顯然這種 比較器難以滿足軌至軌(Rail to Rail)的要求。PM0S型比較器的原理和NM0S型的完全相同，因此也同樣存在著和NM0S比較器相 同的局限性，只是PM0S型比較器對(duì)輸入和參考電壓的限制范圍是0V-1. IV(以0. 18um CMOS 工藝為例)。
發(fā)明內(nèi)容為了解決上述技術(shù)問(wèn)題，本實(shí)用新型提供了一種輸入和參考電壓幅度為軌至軌的 CMOS比較器。本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是一種輸入和參考電壓幅度為軌 至軌的CMOS比較器，由NM0S型比較器和PM0S型比較器組成，所述NM0S型比較器中的NM0S 差分對(duì)第一 NM0S管和第二 NM0S管的柵極與PM0S型比較器中的PM0S差分對(duì)第一 PM0S 管和第二 PM0S管的柵極連接，所述NM0S型比較器的輸出放大級(jí)上的第三PM0S管的漏極、 源極與設(shè)置于PM0S型比較器輸出放大級(jí)上的第三NM0S管的漏極、第四PM0S管的源極相 連，所述NM0S型比較器的輸出放大級(jí)上的第四NM0S管的漏極與第四PM0S管的漏極相連。通過(guò)本實(shí)用新型無(wú)論輸入和參考電壓在任何區(qū)間內(nèi)變化，比較器都能輸出正確的 結(jié)果。
3
圖1為模數(shù)/數(shù)模轉(zhuǎn)換器的工作原理圖。圖2為傳統(tǒng)NM0S型比較器的電路圖。圖3為傳統(tǒng)PM0S型比較器的電路圖。圖4為本實(shí)用新型的電路圖。圖中1、第一 NM0S管；2、第二 NM0S管；3、第三NM0S管；4、第四NM0S管；5、第五 匪OS管；6、第六匪OS管；7、第七匪OS管；8、第八匪OS管；9、第一 PM0S管；10、第二 PM0S 管；11、第三PM0S管；12、第四PM0S管；13、第五PM0S管；14、第六PM0S管；15、第七PM0S管； 16、第八PM0S管。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說(shuō)明。通過(guò)對(duì)NM0S型比較器和PM0S型比較器的分析可以看出，兩種結(jié)構(gòu)都對(duì)輸入和參 考電壓的范圍有一定的局限，但同時(shí)也可以發(fā)現(xiàn)，這兩種局限范圍的級(jí)性是相反的，一個(gè)是 局限在下半段，另一個(gè)是局限在上半段，而在中間則存在著一定的重疊，本發(fā)明基于這種特 點(diǎn)將兩種結(jié)構(gòu)合并在一起，實(shí)現(xiàn)了對(duì)輸入和參考電壓軌至軌(Rail to Rail)的比較，具體 電路如圖4所示。圖4中第一 NM0S管1、第二 NM0S管2和第一 PM0S管9、第二 PM0S管10分別為 NM0S差分對(duì)和PM0S差分對(duì)，第五PM0S管13、第六PM0S管14和第五NM0S管5、第六NM0S 管6分別為NM0S部分和PM0S部分的負(fù)載，第七PM0S管15、第八PM0S管16和第七NM0S管 7、第八NM0S管8分別實(shí)現(xiàn)NM0S部分和PM0S部分的延遲效應(yīng)，第三NM0S管3、第四PM0S管 12、第三PM0S管11、第四NM0S管4等其他M0S管組成了共同的輸出放大級(jí)。其具體結(jié)構(gòu)可 描述為一種輸入和參考電壓幅度為軌至軌的CMOS比較器，由NM0S型比較器和PM0S型比 較器組成，所述NM0S型比較器中的NM0S差分對(duì)第一 NM0S管1和第二 NM0S管2的柵極與 PM0S型比較器中的PM0S差分對(duì)第一 PM0S管9和第二 PM0S管10的柵極連接，所述NM0S 型比較器的輸出放大級(jí)上的第三PM0S管11的漏極、源極與設(shè)置于PM0S型比較器輸出放大 級(jí)上的第三NM0S管3的漏極、第四PM0S管12的源極相連，所述NM0S型比較器的輸出放大 級(jí)上的第四NM0S管4的漏極與第四PM0S管12的漏極相連。當(dāng)輸入和參考電壓在低端范 圍內(nèi)變化時(shí)，NM0S型比較器部分截止，比較器的功能由PM0S型比較器部分來(lái)實(shí)現(xiàn)；當(dāng)輸入 和參考電壓在高端范圍內(nèi)變化時(shí)，PM0S型比較器部分截止，比較器的功能由NM0S型比較器 部分來(lái)實(shí)現(xiàn)；當(dāng)輸入和參考電壓在中間范圍內(nèi)變化時(shí)，比較的功能由NM0S型比較器和PM0S 型比較器共同來(lái)實(shí)現(xiàn)，由于使用同一輸出放大級(jí)，無(wú)論輸入和參考電壓在任何區(qū)間內(nèi)變化， 比較器都能輸出正確的結(jié)果，這樣就實(shí)現(xiàn)了軌至軌(Rail toRail)的比較。需要強(qiáng)調(diào)的是以上僅是本實(shí)用新型的較佳實(shí)施例而已，并非對(duì)本實(shí)用新型作任 何形式上的限制，凡是依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等 同變化與修飾，均仍屬于本實(shí)用新型技術(shù)方案的范圍內(nèi)。
權(quán)利要求1. 一種輸入和參考電壓幅度為軌至軌的CMOS比較器，其特征是所述輸入和參考電壓 幅度為軌至軌的CMOS比較器由NMOS型比較器和PMOS型比較器組成，所述NMOS型比較器 中的NMOS差分對(duì)第一 NMOS管(1)和第二 NMOS管(2)的柵極與PMOS型比較器中的PMOS 差分對(duì)第一 PMOS管(9)和第PMOS管(10)的柵極連接，所述NMOS型比較器的輸出放大級(jí) 上的第三PMOS管(11)的漏極、源極與設(shè)置于PMOS型比較器輸出放大級(jí)上的第三NMOS管 (3)的漏極、第四PMOS管(12)的源極相連，所述NMOS型比較器的輸出放大級(jí)上的第四NMOS 管⑷的漏極與第四PMOS管(12)的漏極相連。
專利摘要本實(shí)用新型涉及一種輸入和參考電壓幅度為軌至軌的CMOS比較器，屬于模數(shù)/數(shù)模轉(zhuǎn)換器應(yīng)用領(lǐng)域。一種輸入和參考電壓幅度為軌至軌的CMOS比較器，由NMOS型比較器和PMOS型比較器組成，所述NMOS型比較器中的NMOS差分對(duì)第一NMOS管和第二NMOS管的柵極與PMOS型比較器中的PMOS差分對(duì)第一PMOS管和第二PMOS管的柵極連接，所述NMOS型比較器的輸出放大級(jí)上的第三PMOS管的漏極、源極與設(shè)置于PMOS型比較器輸出放大級(jí)上的第三NMOS管的漏極、第四PMOS管的源極相連，所述NMOS型比較器的輸出放大級(jí)上的第四NMOS管的漏極與第四PMOS管的漏極相連。通過(guò)本實(shí)用新型無(wú)論輸入和參考電壓在任何區(qū)間內(nèi)變化，比較器都能輸出正確的結(jié)果。
文檔編號(hào)H03F3/45GK201781465SQ20102027735
公開(kāi)日2011年3月30日 申請(qǐng)日期2010年7月30日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者孫禮中, 梅海濤 申請(qǐng)人:蘇州科山微電子科技有限公司