專利名稱：Fpga系統(tǒng)的復位電路的制作方法
技術領域：
FPGA系統(tǒng)的復位電路技術領域[0001]本實用新型涉及集成電路領域，尤其涉及一種現(xiàn)場可編程門陣列 (Field-Programmable GateArray,以下簡稱 FPGA)系統(tǒng)的復位電路。
背景技術：
[0002]FPGA是作為專用集成電路(A^tC)領域中的一種半定制電路而出現(xiàn)的，既解決 了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。[0003]在FPGA系統(tǒng)設計中，發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術提供的復位電路多是簡單的開 關接地拉低，容易造成系統(tǒng)不穩(wěn)，一方面，簡單接地容易出現(xiàn)接地不良，起不到復位作 用；另一方面，簡單接地速度較快，靜電引入致使電流過大，會對FPGA系統(tǒng)造成損 害。實用新型內(nèi)容[0004]本實用新型所要解決的技術問題在于提供一種FPGA系統(tǒng)的復位電路，實現(xiàn)系 統(tǒng)的可靠復位，提高了復位后系統(tǒng)的穩(wěn)定性。[0005]為解決上述技術問題，本實用新型FPGA系統(tǒng)的復位電路采用如下技術方案[0006]一種FPGA系統(tǒng)的復位電路，包括復位芯片和與所述復位芯片的手控復位管 腳相連接的復位支路，所述復位支路產(chǎn)生低電平信號，從而控制所述復位芯片產(chǎn)生作為 系統(tǒng)復位信號的低電平信號。[0007]所述復位支路包括[0008]第一電阻，其一端連接系統(tǒng)電源工作電壓輸出端，另一端連接所述復位芯片的 手控復位管腳；[0009]第一二極管，其正極連接所述第一電阻，負極通過開關接地。[0010]所述開關為輕觸開關。[0011]還包括用于檢測系統(tǒng)電源工作電壓的檢測回路，包括電源失效檢測輸入支 路和電源失效檢測輸出支路，[0012]所述電源失效檢測輸入支路的一端連接系統(tǒng)電源工作電壓輸出端，另一端連接 所述復位芯片的電源失效檢測輸入管腳；[0013]所述電源失效檢測輸出支路的一端連接所述復位芯片的電源失效檢測輸出管 腳，另一端連接所述復位芯片的手控復位管腳，[0014]其中，當所述電源失效檢測輸入支路檢測到系統(tǒng)電源工作電壓過低，使輸入到 所述電源失效檢測輸入管腳的電壓低于復位芯片門限電壓后，由所述電源失效檢測輸出 管腳輸出低電平信號，從而控制所述電源失效檢測輸出支路向所述復位芯片的手控復位 管腳輸出低電平信號。[0015]所述電源失效檢測輸入支路包括[0016]第二電阻，其一端連接所述復位芯片的系統(tǒng)電源工作電壓輸出端，另一端連接所述復位芯片的電源失效檢測輸入管腳；[0017]第二電阻，其一端連接所述第一電阻和所述復位芯片的電源失效檢測輸入管 腳，另一端接地。[0018]所述電源失效檢測輸出支路包括[0019]第二二極管，其正極連接所述復位芯片的電源失效檢測輸出管腳，負極連接所 述手控復位管腳和所述第一電阻。[0020]還包括用于顯示復位有效的復位指示支路，所述復位指示支路包括[0021]發(fā)光二極管，其正極連接所述復位芯片的高電平復位管腳，負極接地。[0022]所述復位指示電路還包括[0023]第四電阻，其一端連接所述復位芯片的高電平復位管腳，另一端連接所述發(fā)光二極管。[0024]還包括電源濾波支路，包括電感、第一電容和第二電容，[0025]所述電感，其一端連接所述復位芯片的系統(tǒng)電源工作電壓輸出端，另一端分別 連接所述復位芯片的電壓輸入管腳、所述第一電容和所述第二電容；[0026]所述第一電容，其一端分別連接所述電感和所述復位芯片的電壓輸入管腳，另 一端接地；[0027]所述第二電容，其一端分別連接所述電感和所述復位芯片的電壓輸入管腳，另一端接地。[0028]所述復位芯片的低電平復位管腳通過第五電阻接地。[0029]在本實施例的技術方案中，采用復位芯片及其外圍電路進行控制，復位芯片中 各信號均要按照時序先后產(chǎn)生，因此不會出現(xiàn)簡單接地時產(chǎn)生的問題，該復位電路更可 靠，提高了復位后系統(tǒng)的穩(wěn)定性。


[0030]為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施 例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實 用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下， 還可以根據(jù)這些附圖獲得其他的附圖。[0031]圖1為本實用新型FPGA系統(tǒng)復位驗證過程示意圖；[0032]圖2為本實用新型FPGA系統(tǒng)的復位電路結構示意圖。
具體實施方式
[0033]本實用新型實施例提供一種FPGA系統(tǒng)的復位電路，實現(xiàn)系統(tǒng)的可靠復位，提 高了復位后系統(tǒng)的穩(wěn)定性。[0034]
以下結合附圖對本實用新型實施例FPGA系統(tǒng)的復位電路進行詳細描述。[0035]由于在芯片功能模塊設計初期要在FPGA平臺搭建的系統(tǒng)中進行功能驗證。電 路代碼在PFGA中運行時可能會出現(xiàn)代碼跑亂，死循環(huán)的狀態(tài)，因此，需要提供一個復 位電路，對系統(tǒng)進行復位。[0036]具體地，如圖1所示，將某種功能模塊代碼灌入FPGA系統(tǒng)中，如果工作正常，系統(tǒng)即可以驗證功能模塊。但是如果出現(xiàn)工作異常的情況，就需要外部復位電路對系統(tǒng) 進行復位。外部復位電路會產(chǎn)生一個復位(Reset)信號，F(xiàn)PGA平臺需要預留一個IO 口 與此信號進行通信。當此IO 口接收到Reset信號后，系統(tǒng)進行重置，初始化，然后重新 進行功能模塊驗證。[0037]本實用新型實施例提供一種FPGA系統(tǒng)的復位電路，如圖2所示，該復位電路包 括復位芯片U和與該復位芯片U相連接的外圍電路，其中，復位芯片U各引腳的功能 如下[0038]/MR(ManualResetbiput) (1腳)手控復位管腳。低電平有效。當此管腳檢測 到電壓為低電平時，復位芯片U就會產(chǎn)生一個復位(RESET)信號。[0039]VCCO腳)電壓輸入管腳。用于提供復位芯片的工作電壓。[0040]GND (3腳)接地管腳。[0041]PFH4腳)電源失效檢測輸入管腳PFI。此管腳電壓輸入與復位芯片U內(nèi)部電 壓比較器的標準電壓進行比較，當輸入電壓低于內(nèi)部的比較電壓時，/PFO就會輸出低電平。[0042]/PFO (5腳)電源失效檢測輸出管腳。低電平有效。[0043]/RESET (7腳)高電平復位管腳。高電平有效。[0044]RESET (8腳)低電平復位管腳。低電平有效。[0045]復位芯片U的外圍電路至少包括與手控復位管腳/MR相連接的復位支路， 所述復位支路產(chǎn)生低電平信號，從而控制復位芯片U產(chǎn)生作為系統(tǒng)復位信號的低電平信號。[0046]具體地，該復位支路包括第一電阻R5和第一二極管VD2，[0047]其中，第一電阻R5，其一端連接系統(tǒng)電源工作電壓輸出端Vcc，另一端連接復 位芯片U的手控復位管腳/MR;第一二極管VD2，其正極連接所述第一電阻R5，負極通 過開關SWKl接地。[0048]如圖2所示，在本實施例中，復位芯片U可以采用復位芯片(IC_RST)。復位的 具體操作為按動開關SWK1，使其接地，這時，第一二極管VD2導通，其中，第二二 極管VDl可以防止靜電引入，1腳/MR為低電平，當復位芯片U接收到1腳/MR的低 電平后，就會從8腳RESET產(chǎn)生一個低電平作為PFGA系統(tǒng)的復位信號(sys_RESET)輸 出。FPGA系統(tǒng)中預留的IO 口接收到sys_RESET信號后就會進行系統(tǒng)復位了。[0049]在本實施例的技術方案中，采用復位芯片及其外圍電路進行控制，復位芯片中 各信號均要按照時序先后產(chǎn)生，因此不會出現(xiàn)簡單接地時產(chǎn)生的問題，該復位電路更可 靠，提高了復位后系統(tǒng)的穩(wěn)定性。[0050]進一步地，上述開關SWKl可以為輕觸開關。輕觸開關操作簡單。[0051]再進一步地，本實施例提供的復位電路還可以檢測系統(tǒng)電源工作電壓是否過 低，則該復位電路還包括用于檢測系統(tǒng)電源工作電壓的檢測回路，包括電源失效檢 測輸入支路和電源失效檢測輸出支路。[0052]具體地，電源失效檢測輸入支路的一端連接系統(tǒng)電源工作電壓輸出端Vcc，另 一端連接該復位芯片U的電源失效檢測輸入管腳PFI ；電源失效檢測輸出支路的一端連 接復位芯片U的電源失效檢測輸出管腳/PFO，另一端連接復位芯片U的手控復位管腳/6MR ；[0053]其中，當電源失效檢測輸入支路檢測到系統(tǒng)電源工作電壓過低，使輸入到電源 失效檢測輸入管腳PFI的電壓低于復位芯片門限電壓后，由所述電源失效檢測輸出管腳/ PFO輸出低電平信號，從而控制所述電源失效檢測輸出支路向所述手控復位管腳/MR輸 出低電平信號。[0054]具體地，所述電源失效檢測輸入支路包括第二電阻Rl和第二電阻R1。[0055]第二電阻R1，其一端連接系統(tǒng)電源工作電壓輸出端Vcc，另一端連接復位芯片 U的電源失效檢測輸入管腳PFI;第二電阻R1，其一端連接第一電阻R5和復位芯片U的 電源失效檢測輸入管腳PFI，另一端接地。[0056]所述電源失效檢測輸出支路包括第二二極管VD1，其正極連接復位芯片U的 電源失效檢測輸出管腳/PFO，負極連接復位芯片U的手控復位管腳/MR和第一電阻 R5。[0057]如圖2所示，在進行系統(tǒng)電源工作電壓的檢測時，4腳PFI的電壓由第二電阻Rl 和第三電阻R2將系統(tǒng)電源工作電壓Vcc分壓得到，Rl，R2的阻值要根據(jù)具體使用的復 位芯片內(nèi)部比較器標準電壓計算匹配。[0058]當系統(tǒng)電源工作電壓VCC電壓過低使4腳PFI的電壓低于復位芯片門限電壓 后，5腳/PFO就會輸出一個低電平信號，此時，第二二極管VDl導通，1腳/MR也會被 拉低，接著8腳RESET產(chǎn)生一個低電平信號，作為系統(tǒng)復位信號(sys_RESET)輸出。[0059]再進一步地，該復位電路還包括用于顯示復位有效的復位指示支路，所述復 位指示支路包括[0060]發(fā)光二極管VD3，其正極連接復位芯片U的高電平復位管腳/RESET，負極接 地。在8腳RESET產(chǎn)生一個低電平，作為PFGA系統(tǒng)的復位信號(sys_RESET)輸出的 同時，7腳/RESET會產(chǎn)生一個高電平，使第三二極管VD3這個LED燈發(fā)光，用以顯示 此次復位有效。[0061]進一步地，該復位指示支路還包括第四電阻R3，其一端連接所述復位芯片的 高電平復位管腳/RESET，另一端連接所述發(fā)光二極管VD3。第四電阻R3為限流電阻， 起到限流保護的作用。[0062]進一步地，該復位電路還包括用于濾波的電源濾波支路，包括電感L、第 一電容Cl和第二電容C2。[0063]電感L，其一端連接系統(tǒng)電源工作電壓輸出端Vcc，另一端分別連接所述復位芯 片U的電壓輸入管腳Vcc、所述第一電容Cl和所述第二電容C2;第一電容Cl，其一端 分別連接所述電感L和所述電壓輸入管腳Vcc，另一端接地；第二電容C2，其一端分別 連接所述電感L和所述電壓輸入管腳Vcc，另一端接地。[0064]進一步地，所述復位芯片U的低電平復位管腳RESET通過第五電阻R4接地。 第五電阻R4為限流電阻，起到限流保護的作用。[0065]在本實施例的技術方案中，通過采用復位芯片及其外圍電路，實現(xiàn)為FPGA系 統(tǒng)提供復位信號和系統(tǒng)電源工作電壓的檢測，由于復位芯片中各信號均要按照時序先后 產(chǎn)生，因此不會出現(xiàn)簡單接地時產(chǎn)生的問題，該復位電路更可靠，提高了復位后系統(tǒng)的 穩(wěn)定性。[0066] 以上所述，僅為本實用新型的具體實施方式
，但本實用新型的保護范圍并不局 限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內(nèi)，可輕易想到 變化或替換，都應涵蓋在本實用新型的保護范圍之內(nèi)。因此，本實用新型的保護范圍應 以所述權利要求的保護范圍為準。
權利要求1.一種現(xiàn)場可編程門陣列系統(tǒng)的復位電路，其特征在于，包括復位芯片和與所述 復位芯片的手控復位管腳相連接的復位支路，所述復位支路產(chǎn)生低電平信號，從而控制 所述復位芯片產(chǎn)生作為系統(tǒng)復位信號的低電平信號。
2.根據(jù)權利要求1所述的復位電路，其特征在于，所述復位支路包括第一電阻，其一端連接系統(tǒng)電源工作電壓輸出端，另一端連接所述復位芯片的手控 復位管腳；第一二極管，其正極連接所述第一電阻，負極通過開關接地。
3.根據(jù)權利要求2所述的復位電路，其特征在于，所述開關為輕觸開關。
4.根據(jù)權利要求2所述的復位電路，其特征在于，還包括用于檢測系統(tǒng)電源工作 電壓的檢測回路，包括電源失效檢測輸入支路和電源失效檢測輸出支路，所述電源失效檢測輸入支路的一端連接系統(tǒng)電源工作電壓輸出端，另一端連接所述 復位芯片的電源失效檢測輸入管腳；所述電源失效檢測輸出支路的一端連接所述復位芯片的電源失效檢測輸出管腳，另 一端連接所述復位芯片的手控復位管腳，其中，當所述電源失效檢測輸入支路檢測到系統(tǒng)電源工作電壓過低，使輸入到所述 電源失效檢測輸入管腳的電壓低于復位芯片門限電壓后，由所述電源失效檢測輸出管腳 輸出低電平信號，從而控制所述電源失效檢測輸出支路向所述復位芯片的手控復位管腳 輸出低電平信號。
5.根據(jù)權利要求4所述的復位電路，其特征在于，所述電源失效檢測輸入支路包括第二電阻，其一端連接所述復位芯片的系統(tǒng)電源工作電壓輸出端，另一端連接所述 復位芯片的電源失效檢測輸入管腳；第二電阻，其一端連接所述第一電阻和所述復位芯片的電源失效檢測輸入管腳，另一端接地。
6.根據(jù)權利要求4所述的復位電路，其特征在于，所述電源失效檢測輸出支路包括第二二極管，其正極連接所述復位芯片的電源失效檢測輸出管腳，負極連接所述手 控復位管腳和所述第一電阻。
7.根據(jù)權利要求1-6任一權利要求所述的復位電路，其特征在于，還包括用于顯 示復位有效的復位指示支路，所述復位指示支路包括發(fā)光二極管，其正極連接所述復位芯片的高電平復位管腳，負極接地。
8.根據(jù)權利要求7所述的復位電路，其特征在于，所述復位指示電路還包括第四電阻，其一端連接所述復位芯片的高電平復位管腳，另一端連接所述發(fā)光二極管。
9.根據(jù)權利要求8所述的復位電路，其特征在于，還包括電源濾波支路，包括 電感、第一電容和第二電容，所述電感，其一端連接所述復位芯片的系統(tǒng)電源工作電壓輸出端，另一端分別連接 所述復位芯片的電壓輸入管腳、所述第一電容和所述第二電容；所述第一電容，其一端分別連接所述電感和所述復位芯片的電壓輸入管腳，另一端接地；所述第二電容，其一端分別連接所述電感和所述復位芯片的電壓輸入管腳，另一端 接地。
10.根據(jù)權利要求9所述的復位電路，其特征在于，所述復位芯片的低電平復位管腳 通過第五電阻接地。
專利摘要本實用新型實施例公開了一種FPGA系統(tǒng)的復位電路，涉及集成電路領域，實現(xiàn)系統(tǒng)的可靠復位，提高了復位后系統(tǒng)的穩(wěn)定性。FPGA系統(tǒng)的復位電路包括復位芯片和與所述復位芯片的手控復位管腳相連接的復位支路，所述復位支路產(chǎn)生低電平信號，從而控制所述復位芯片產(chǎn)生作為系統(tǒng)復位信號的低電平信號。本實用新型應用于集成電路。
文檔編號H03K17/22GK201805409SQ20102052965
公開日2011年4月20日 申請日期2010年9月15日 優(yōu)先權日2010年9月15日
發(fā)明者關爽 申請人:青島海信電器股份有限公司