專利名稱：可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及光纖傳感的技術(shù)領(lǐng)域，具體的說是一種可控觸發(fā)周期信號(hào)的高速 高分辨率數(shù)字采集器，特別涉及其內(nèi)部電器連接結(jié)構(gòu)。
背景技術(shù)：
隨著電子器件的高速發(fā)展和計(jì)算機(jī)總線技術(shù)的日趨成熟，數(shù)據(jù)采集的采樣速率已 經(jīng)得到飛速發(fā)展，現(xiàn)今的A/D采樣率已經(jīng)達(dá)到lOGS/s。近年來由于高速數(shù)字化技術(shù)的發(fā)展， A/D采樣率大大提高，這從很大程度上提高了系統(tǒng)的空間分辨率與采集精度。在分布式光纖傳感系統(tǒng)中，空間分辨率是一個(gè)十分重要的參數(shù)，分布式光纖傳感 系統(tǒng)對(duì)被測(cè)光纖的波形信號(hào)進(jìn)行數(shù)字化采樣處理，采樣間隔的大小直接影響測(cè)距分辨率。 如果高分辨率分布式光纖傳感系統(tǒng)測(cè)距分辨率為lm，則要求對(duì)信號(hào)采樣的間隔不大于1 ns。顯然，實(shí)現(xiàn)1 ns間隔的直接采樣難以實(shí)現(xiàn)。目前實(shí)現(xiàn)高分辨率采樣的主要是隨機(jī)取樣法用在高采樣分辨率的數(shù)字示波器中。 它適用于周期性重復(fù)信號(hào)，利用時(shí)間間隔雙斜坡放大測(cè)量技術(shù)，可以作到很高的時(shí)間分辨 率，該法的主要缺點(diǎn)是整幅波形的采樣樣時(shí)間長，與分布式光纖傳感系統(tǒng)快速實(shí)時(shí)測(cè)量的 特性要求相矛盾，而且電路比較復(fù)雜。發(fā)明內(nèi)容本實(shí)用新型的目的在于提供一種可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器， 其采用多路AD采集卡的位數(shù)為12位以上，從而大大提高了高速數(shù)字采集的采樣時(shí)間分辨 率，克服了現(xiàn)有技術(shù)中存在的缺點(diǎn)和不足。為了實(shí)現(xiàn)上述目的，本實(shí)用新型的技術(shù)方案是可控觸發(fā)周期信號(hào)的高速高分辨 率數(shù)字采集器，其特征在于所述高速高分辨率數(shù)字采集器內(nèi)設(shè)有1+N臺(tái)模數(shù)轉(zhuǎn)換器，每臺(tái) 模數(shù)轉(zhuǎn)換器的輸入端均連接有一臺(tái)時(shí)間延時(shí)器，所述高速高分辨率數(shù)字采集器內(nèi)相對(duì)于模 數(shù)轉(zhuǎn)換器的臺(tái)數(shù)設(shè)有1+N臺(tái)時(shí)間延時(shí)器，模數(shù)轉(zhuǎn)換器的輸出端與大規(guī)模可編程邏輯器的輸 入端連接。單周期異觸發(fā)采樣合成以達(dá)到提高采樣速率的效果。在分布式光纖傳感系統(tǒng)中， 自發(fā)后向散射光信號(hào)的信號(hào)是經(jīng)過激光脈沖的激發(fā)而產(chǎn)生的，整個(gè)系統(tǒng)由同步脈沖協(xié)調(diào)工 作。換言之，當(dāng)控制系統(tǒng)產(chǎn)生一個(gè)同步脈沖時(shí)，激光器發(fā)射光脈沖，同時(shí)接收機(jī)開始接收處 理由此產(chǎn)生的自發(fā)后向散射光信號(hào)，同步脈沖經(jīng)過采樣延時(shí)器產(chǎn)生多個(gè)不同延時(shí)的采樣觸 發(fā)信號(hào)對(duì)多路A/D模數(shù)轉(zhuǎn)換器的輸入單周期自發(fā)后向散射光信號(hào)進(jìn)行異觸發(fā)采樣，以減小 信號(hào)的采樣間隔，從而提高信號(hào)數(shù)字采樣的空間分辨率。高速A/D采樣卡的性能對(duì)系統(tǒng)的影響主要表現(xiàn)在三個(gè)方面 ①采樣速率及帶寬；②數(shù)據(jù)采集方式；采樣分辨率和精度；④數(shù)據(jù)信號(hào)處理方法。下面 對(duì)其各性能指標(biāo)逐一進(jìn)行分析。[0009](1)采樣速率及帶寬分布式光纖傳感器系統(tǒng)要求系統(tǒng)空間分辨率達(dá)到lm，A/D采樣卡的采樣速率與其 A/D轉(zhuǎn)換時(shí)間成反比，由此得出在Im的空間分辨率要求下，A/D采樣卡所需的最小采樣速率 為100MHz，因此，在對(duì)A/D采樣卡進(jìn)行設(shè)計(jì)時(shí)，單從系統(tǒng)空間分辨率要求的角度來考慮，其 采樣速率必須不小于100MHz。如果要想再進(jìn)一步提高系統(tǒng)的空間分辨率，則A/D采樣卡的 將需要更高的采樣速率。作為本實(shí)用新型的一種優(yōu)選方案，所述高速高精度分布式測(cè)溫專用AD采集卡的 采樣速率及帶寬為彡100 MHz0(2)采樣分辨率和精度A/D采樣卡的分辨率是指A/D采樣卡可分辨的輸入信號(hào)的最小變化量，通常 由A/D采樣卡的最低有效位(LSB)決定。要提高采樣分辨率和精度，必須增加A/D采樣卡 的位數(shù)，這樣可以提高模數(shù)轉(zhuǎn)換的精度和可靠性。然而A/D采樣卡的位數(shù)越多，其轉(zhuǎn)換的速 度越慢，這將影響系統(tǒng)的時(shí)間分辨率。此外，選擇A/D采樣卡的位數(shù)時(shí)，還應(yīng)考慮與實(shí)際輸 入信號(hào)的動(dòng)態(tài)范圍相適應(yīng)。A/D采樣卡的成本，也是一個(gè)必須考慮的因素。(3)數(shù)據(jù)信號(hào)處理方法在分布式光纖溫度傳感器系統(tǒng)中，通常采用時(shí)域累加平均來改善系統(tǒng)的信噪比并 恢復(fù)波形的方法。在分布式光纖傳感器中，采用了多點(diǎn)平均的線性累加模式。經(jīng)過多點(diǎn)累加平均之后，采樣信號(hào)的信噪比大大改善，較未平均前獲得^倍的提高。時(shí)域數(shù)字信號(hào)累加平均的方法是分布式光纖溫度傳感器信號(hào)處理的基本方法。本實(shí)用新型公開了一種可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，本實(shí)用新 型的有益效果在于本實(shí)用新型利用大規(guī)?？删幊踢壿嬈骷?FPGA)組成AD采集控制及預(yù) 處理單元及多路A/D模數(shù)轉(zhuǎn)換器設(shè)計(jì)的可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集處理 方法。可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集方法將每一個(gè)周期的波形信號(hào)按一定時(shí) 間間隔(如At =Ins)延時(shí)異觸發(fā)η路AD模數(shù)轉(zhuǎn)換器分別采樣累加后，然后按地址產(chǎn)生器 Pl生成的對(duì)應(yīng)地址存放在一個(gè)數(shù)組中，即將所有一幅波形所有延時(shí)異觸發(fā)采集的η路數(shù)據(jù) 均讀入數(shù)組中，將數(shù)組中的數(shù)據(jù)合成為一幅完整的高分辨率采樣數(shù)據(jù)，從而大大提高了高 速數(shù)字采集的采樣時(shí)間分辨率，相比現(xiàn)有技術(shù)而言具有突出的實(shí)質(zhì)性特點(diǎn)和顯著進(jìn)步。
圖1為本實(shí)用新型結(jié)構(gòu)功能性結(jié)構(gòu)框圖。圖2為可控觸發(fā)周期信號(hào)的延時(shí)異觸發(fā)高速采集時(shí)序圖。圖3為本實(shí)用新型各通道信號(hào)在數(shù)組中的存儲(chǔ)位置圖。
具體實(shí)施方式
[0021 ] 下面參照附圖，對(duì)本實(shí)用新型進(jìn)一步進(jìn)行描述。 本實(shí)用新型為一種可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，如圖1中所 示，其區(qū)別于現(xiàn)有技術(shù)在于所述高速高分辨率數(shù)字采集器內(nèi)設(shè)有1+Ν臺(tái)模數(shù)轉(zhuǎn)換器1，每 臺(tái)模數(shù)轉(zhuǎn)換器1的輸入端均連接有一臺(tái)時(shí)間延時(shí)器2，所述高速高分辨率數(shù)字采集器內(nèi)相 對(duì)于模數(shù)轉(zhuǎn)換器1的臺(tái)數(shù)設(shè)有1+Ν臺(tái)時(shí)間延時(shí)器2，模數(shù)轉(zhuǎn)換器1的輸出端與大規(guī)?？删幊踢壿嬈?的輸入端連接。作為本實(shí)用新型的一種優(yōu)選方案，所述雙通道高速高精度分布式測(cè)溫專用AD采 集卡的位數(shù)為12位以上，采樣帶寬大于100MHz。在具體實(shí)施時(shí)，所述大規(guī)?？删幊踢壿嬈?內(nèi)設(shè)有1+N預(yù)存儲(chǔ)模塊4，相對(duì)于預(yù)存 儲(chǔ)模塊4設(shè)有1+N加法器5、1+N雙向存儲(chǔ)模塊6，每一預(yù)存儲(chǔ)模塊4的第一輸入端單獨(dú)對(duì)應(yīng) 一模數(shù)轉(zhuǎn)換器1的輸出端，每一預(yù)存儲(chǔ)模塊4的第一輸出端與一加法器5的第一輸入端連 接，加法器5的輸入輸出端與一雙向存儲(chǔ)模塊6第一輸入輸出端雙向連接，雙向存儲(chǔ)模塊6 第二輸入輸出端與通訊傳輸模塊7的第一輸入輸出端雙向連接，所述預(yù)存儲(chǔ)模塊4的第二 輸入端與時(shí)序控制單元8第一輸出端連接，時(shí)序控制單元8的第一輸入輸出端與地址產(chǎn)生 器9的輸入輸出端雙向連接，時(shí)序控制單元8與地址產(chǎn)生器9之間設(shè)有時(shí)鐘10，時(shí)序控制 單元8的第二輸入輸出端與時(shí)間延時(shí)器2的輸入輸出端雙向連接，地址產(chǎn)生器9的第一輸 出端分別與預(yù)存儲(chǔ)模塊4第二輸入端、加法器5第一輸入端、雙向存儲(chǔ)模塊6第一輸入端連 接，所述通訊傳輸模塊7的第二輸入輸出端與PCI/ISA總線11雙向連接。在具體實(shí)施時(shí)，所述高速高分辨率數(shù)字采集器內(nèi)設(shè)有1+N組模數(shù)轉(zhuǎn)換器1和時(shí)間 延時(shí)器2，當(dāng)設(shè)有多組模數(shù)轉(zhuǎn)換器1和時(shí)間延時(shí)器2時(shí)，它們之間為并行數(shù)據(jù)傳輸結(jié)構(gòu)，每臺(tái) 模數(shù)轉(zhuǎn)換器1均獨(dú)立對(duì)應(yīng)一預(yù)存儲(chǔ)模塊4。在具體實(shí)施時(shí)，所述大規(guī)?？删幊踢壿嬈?內(nèi)設(shè)有1+N組預(yù)存儲(chǔ)模塊4、加法器5、 雙向存儲(chǔ)模塊6，當(dāng)設(shè)有多組預(yù)存儲(chǔ)模塊4、加法器5、雙向存儲(chǔ)模塊6時(shí)，它們之間為并行數(shù) 據(jù)傳輸結(jié)構(gòu)，每塊雙向存儲(chǔ)模塊6均與通訊傳輸模塊7雙向連接。分布式光纖傳感器中攜帶溫度信號(hào)的后向散射光經(jīng)光電轉(zhuǎn)換后以模擬電信號(hào)的 形式進(jìn)入主放大電路進(jìn)行放大，出來的信號(hào)電平隨后進(jìn)入1+n路高速AD轉(zhuǎn)換模塊與大規(guī)模 可編程邏輯器件(FPGA)組成AD采集控制及處理單元進(jìn)行數(shù)據(jù)處理，便最終得到對(duì)應(yīng)點(diǎn)的 溫度場數(shù)據(jù)。因此，發(fā)出光脈沖后，同步脈沖經(jīng)過采樣延時(shí)器產(chǎn)生多個(gè)不同延時(shí)的采樣觸發(fā) 信號(hào)對(duì)多路A/D模數(shù)轉(zhuǎn)換器的輸入單周期自發(fā)后向散射光信號(hào)進(jìn)行異觸發(fā)采樣，，就可獲 得沿光纖軸向的后向散射光信號(hào)分布，實(shí)現(xiàn)分布式光纖傳感測(cè)量。下面就可控觸發(fā)周期信號(hào)的高速數(shù)字采集器的具體實(shí)施方案進(jìn)行介紹?？煽赜|發(fā)周期信號(hào)的高速數(shù)字采集器主要包括η路高速AD轉(zhuǎn)換模塊、時(shí)間延 時(shí)器和大規(guī)模可編程邏輯器件(FPGA)組成AD采集控制及處理單元。其功能主要是將經(jīng)APD 光電轉(zhuǎn)換分布式光纖傳感器中攜帶溫度信號(hào)的后向拉曼散射光電信號(hào)進(jìn)行高速數(shù)字化，并 進(jìn)行多次平均累加等數(shù)據(jù)預(yù)處理后緩存，再由PCI/ISA接口通信給計(jì)算機(jī)進(jìn)行處理，從而 獲得沿光纖分布的空間后向拉曼散射光的信息?？煽赜|發(fā)周期信號(hào)的高速數(shù)字采集器的工作流程是當(dāng)控制系統(tǒng)產(chǎn)生一個(gè)同步脈 沖時(shí)，激光器發(fā)射光脈沖，同時(shí)接收機(jī)開始接收處理由此產(chǎn)生的自發(fā)后向散射光信號(hào)，散射 光電探測(cè)信號(hào)輸入于η路并行IOOMHz高速AD轉(zhuǎn)換芯片組成的A/D轉(zhuǎn)換電路，光脈沖的同 步脈沖經(jīng)過采樣延時(shí)器產(chǎn)生多個(gè)不同延時(shí)的采樣觸發(fā)信號(hào)對(duì)η路A/D模數(shù)轉(zhuǎn)換器的輸入單 周期自發(fā)后向散射光信號(hào)進(jìn)行異觸發(fā)采樣，η路AD采樣數(shù)據(jù)結(jié)果送入在大規(guī)?？删幊踢壿?器件(FPGA)中內(nèi)核設(shè)計(jì)FIFO存儲(chǔ)模塊作為緩存，以較好地處理A/D采樣卡與計(jì)算機(jī)之間 的數(shù)據(jù)存儲(chǔ)與傳輸?shù)钠ヅ鋯栴}。實(shí)際電路設(shè)計(jì)中，單次采樣頻率為100MHz，對(duì)應(yīng)時(shí)間間隔可定為10ns，對(duì)應(yīng)光纖距離約為lm。為實(shí)現(xiàn)1 Ocm分辨率，采用延時(shí)錯(cuò)位合成方案，延時(shí)分辨率的指標(biāo)要求優(yōu)于1 ns，使采樣間隔達(dá)到Ins。如圖2所示，對(duì)于一幅波形曲線，按IOns間隔(約Im光纖間隔)采樣一幀數(shù)據(jù)， 然后控制第二路AD模數(shù)轉(zhuǎn)換器采集的下一幀波形信號(hào)延時(shí)Ins (約0. Im光纖間隔)采樣 第二幀數(shù)據(jù)，如此采樣，每一個(gè)可控觸發(fā)周期信號(hào)由η路AD模數(shù)轉(zhuǎn)換器采集的η幀數(shù)據(jù)合 成一幅高分辨率采樣的波形。在設(shè)計(jì)中，本產(chǎn)品采用精密延時(shí)芯片作為精密延時(shí)電路，當(dāng)觸發(fā)脈沖到來時(shí)，大規(guī) 模可編程邏輯器件(FPGA)的時(shí)序控制單元根據(jù)上位機(jī)指令輸出調(diào)節(jié)設(shè)定觸發(fā)脈沖的延時(shí) 控制信號(hào)。產(chǎn)生的延時(shí)時(shí)序如圖3所示?？煽赜|發(fā)周期信號(hào)的高速數(shù)字采集器將一個(gè)周期的 波形信號(hào)按一定時(shí)間間隔(如At =Ins)延時(shí)異觸發(fā)η路AD模數(shù)轉(zhuǎn)換器采樣后數(shù)據(jù)存入 對(duì)應(yīng)預(yù)存儲(chǔ)模塊Rl RN中，之后對(duì)應(yīng)加法器將預(yù)存儲(chǔ)模塊與對(duì)應(yīng)雙向存儲(chǔ)模塊存儲(chǔ)的最 近一次累加數(shù)據(jù)讀出并累加，然后按地址產(chǎn)生器Pl生成的對(duì)應(yīng)地址存放在一個(gè)數(shù)組中，即 將所有一幅波形所有延時(shí)異觸發(fā)采集的η路數(shù)據(jù)均讀入數(shù)組中，將數(shù)組中的數(shù)據(jù)合成為一 幅完整的高分辨率采樣數(shù)據(jù)。本方法就可用這個(gè)數(shù)組中的數(shù)據(jù)進(jìn)行分析和運(yùn)算。圖3示出了在數(shù)組中各路通道 的采樣數(shù)據(jù)存放的位置。其中，“Δ”表示第一路通道采樣的數(shù)據(jù)，“ ”表示第二路通道采樣的數(shù)據(jù)，“〇”表示第三個(gè)周期采樣的數(shù)據(jù)，“η”表示合成的次數(shù)，“K”表示每路通道采樣的數(shù)據(jù)量，“L”表示所要采樣的數(shù)據(jù)總量。K與L的關(guān)系為 K=L / η。如圖3所示，“0”表示第一路通道采樣的第一個(gè)數(shù)據(jù)，放在數(shù)組中第0個(gè)位置上； “1”表示第二路通道采樣的第一個(gè)數(shù)據(jù)，放在數(shù)組中第1個(gè)位置上“2”表示第三路通道采 樣的第一個(gè)數(shù)據(jù)，放在數(shù)組中第2個(gè)位置上；“η — 1”表示第η路通道采樣的第一個(gè)數(shù)據(jù)， 放在數(shù)組中第η — 1個(gè)位置上“η”表示第一路通道采樣的第二個(gè)數(shù)據(jù)，放在數(shù)組中第η個(gè) 位置上；依次類推可將所需采樣的總共L個(gè)數(shù)據(jù)按順序放在數(shù)組中，合成為一幅完整的高 分辨率采樣數(shù)據(jù)。單周期異觸發(fā)采樣合成技術(shù)解決了高分辨率與大數(shù)據(jù)量之間的矛盾。通過調(diào)節(jié)時(shí) 間延時(shí)器的延時(shí)時(shí)間就能對(duì)任意測(cè)距量程、任意位置的光纖信號(hào)進(jìn)行高分辨率取樣測(cè)試。由于可控觸發(fā)周期信號(hào)的高速數(shù)字采集器的測(cè)試波形是實(shí)時(shí)刷新的，所以對(duì)于采 樣所得的數(shù)據(jù)要進(jìn)行高速存儲(chǔ)、疊加、平均，為了不致對(duì)微處理器產(chǎn)生過重的負(fù)擔(dān)，本方法 專門設(shè)計(jì)了硬件電路FPGA設(shè)計(jì)來輔助完成數(shù)據(jù)的存儲(chǔ)、疊加，而平均的工作由微處理器上 位機(jī)軟件完成。以前的電路由于采用大量分離器件，線路復(fù)雜，噪聲、功耗都很大，目前采用 了大規(guī)?？删幊涕T陣列器件FPGA，簡化了設(shè)計(jì)，大大降低了噪聲和功耗，提高了平均處理的 性能。根據(jù)以上所述，本方法設(shè)計(jì)的數(shù)據(jù)存儲(chǔ)、疊加的原理框圖如圖1所示以上各部分的工作是在FPGA的控制下進(jìn)行的，整個(gè)工作過程可以用下面的簡要 步驟敘述(1)初始化地址產(chǎn)生器；(2)將1+Ν路模數(shù)轉(zhuǎn)換器數(shù)據(jù)放入對(duì)應(yīng)1+Ν預(yù)存儲(chǔ)模塊；[0045](3)從1+N路預(yù)存儲(chǔ)模塊中地址產(chǎn)生器所指的存儲(chǔ)單元取出數(shù)據(jù)放入相應(yīng)的1+N 雙向存儲(chǔ)模塊；(4) 1+N路預(yù)存儲(chǔ)模塊和對(duì)應(yīng)的1+N路雙向存儲(chǔ)模塊中的數(shù)據(jù)送入對(duì)應(yīng)加法器相 加；(5)加法器的結(jié)果存入各自雙向存儲(chǔ)模塊；(6)地址計(jì)數(shù)器加1 ；(7)判斷是否完成一幅波形各點(diǎn)的累加，如果未完成，則返回到步驟⑴繼續(xù)；如 果完成，則向下執(zhí)行；(8)判斷是否完成設(shè)定的平均次數(shù)，如果未完成，則返回到步驟(1)繼續(xù)；如果完 成，則結(jié)束。在硬件完成了設(shè)定次數(shù)的疊加之后，雙向存儲(chǔ)模塊DRl Dfoi中的疊加結(jié)果送至 微處理器進(jìn)行相對(duì)于平均次數(shù)的除法運(yùn)算，這一過程完全由軟件完成。硬件和軟件結(jié)合的 疊加方案既能簡化電路又能實(shí)現(xiàn)高速數(shù)據(jù)處理。在高分辨率的可控觸發(fā)周期信號(hào)的高速數(shù)字采集器中，要求實(shí)時(shí)處理信號(hào)，處理 速度快，工作頻率高，當(dāng)采用標(biāo)準(zhǔn)TTL或CMOS電路組成時(shí)，電路復(fù)雜，印制板面積較大，布 線較長，引起相互干擾和時(shí)間延遲，加上整個(gè)系統(tǒng)布線的影響，使其有一定的固有噪聲，用 平均法無法消除，影響了系統(tǒng)的整體性能。使用大規(guī)?？删幊踢壿嬈骷?FPGA)進(jìn)行編程設(shè) 計(jì)，一片可以代替多片乃至幾十片標(biāo)準(zhǔn)電路，使整機(jī)集成電路數(shù)目減小，從而印制板尺寸較 小，走線縮短，整機(jī)布線變短，這樣大大減小加法平均系統(tǒng)的固有噪聲，有利于提高系統(tǒng)的 性能，也使儀器功耗減小、重量降低、體積縮小，提高可靠性。大規(guī)?？删幊踢壿嬈骷?FPGA)采用XiLinx公司的Virtex-5系列器件內(nèi)核設(shè)計(jì) 包括時(shí)序控制單元、地址產(chǎn)生器、加法器、雙向存儲(chǔ)模塊、通信傳輸模塊等功能模塊單元。大規(guī)模可編程邏輯器件(FPGA)中內(nèi)核設(shè)計(jì)的時(shí)序控制單元，功能是實(shí)現(xiàn)η個(gè)高 速AD轉(zhuǎn)換芯片的精確時(shí)序控制，并根據(jù)上位機(jī)指令輸出調(diào)節(jié)設(shè)定觸發(fā)脈沖的延時(shí)控制信 號(hào)，用于完成整個(gè)系統(tǒng)的協(xié)調(diào)工作。大規(guī)模可編程邏輯器件(FPGA)中內(nèi)核設(shè)計(jì)的1+η路預(yù)存儲(chǔ)模塊，功能是存放1+η 路高速AD轉(zhuǎn)換模塊的最近一次采樣的數(shù)據(jù)。大規(guī)?？删幊踢壿嬈骷?FPGA)中內(nèi)核設(shè)計(jì)的地址產(chǎn)生器，功能是為存放1+η路 高速AD轉(zhuǎn)換模塊的最近一次采樣與最近一次累加結(jié)果的數(shù)據(jù)存儲(chǔ)模塊提供唯一的地址編碼。大規(guī)?？删幊踢壿嬈骷?FPGA)中內(nèi)核設(shè)計(jì)的1+η路加法器由外部輸入的同步脈 沖協(xié)調(diào)工作，同步信號(hào)方式為上升沿觸發(fā)，可由上位機(jī)選擇內(nèi)觸發(fā)或外同步。功能主要是完 成將兩路散射光信號(hào)數(shù)據(jù)的前次累加和與當(dāng)前數(shù)據(jù)再次進(jìn)行累加的功能，累加后的結(jié)果送 入對(duì)應(yīng)雙向存儲(chǔ)模塊存儲(chǔ)起來，數(shù)據(jù)采集深度和累加次數(shù)可由上位機(jī)軟件設(shè)計(jì)。FPGA內(nèi)核設(shè)計(jì)的通信傳輸模塊單元實(shí)現(xiàn)把累加后的結(jié)果數(shù)據(jù)經(jīng)PCI/ISA總線送 入微處理器顯示出來。以上所述者，僅為本實(shí)用新型的最佳實(shí)施例而已，并非用于限制本實(shí)用新型的范 圍，凡依本實(shí)用新型申請(qǐng)專利范圍所作的等效變化或修飾，皆為本實(shí)用新型所涵蓋。這里本實(shí)用新型的描述和應(yīng)用是說明性的，并非想將本實(shí)用新型的范圍限制在上述實(shí)施例中。這里所披露的實(shí)施例的變形和改變是可能的，對(duì)于那些本領(lǐng)域的普通技術(shù)人 員來說實(shí)施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫 離本實(shí)用新型的精神或本質(zhì)特征的情況下，本實(shí)用新型可以以其他形式、結(jié)構(gòu)、布置、比例， 以及用其他元件、材料和部件來實(shí)現(xiàn)。在不脫離本實(shí)用新型范圍和精神的情況下，可以對(duì)這 里所披露的實(shí)施例進(jìn)行其他變形和改變。
權(quán)利要求CN 201830240 U權(quán)利要求書
1.可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，其特征在于所述高速高分辨率數(shù) 字采集器內(nèi)設(shè)有1+N臺(tái)模數(shù)轉(zhuǎn)換器(1)，每臺(tái)模數(shù)轉(zhuǎn)換器(1)的輸入端均連接有一臺(tái)時(shí)間延 時(shí)器(2)，所述高速高分辨率數(shù)字采集器內(nèi)相對(duì)于模數(shù)轉(zhuǎn)換器(1)的臺(tái)數(shù)設(shè)有1+N臺(tái)時(shí)間延 時(shí)器(2)，模數(shù)轉(zhuǎn)換器(1)的輸出端與大規(guī)模可編程邏輯器(3)的輸入端連接。
2.根據(jù)權(quán)利要求1所述的可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，其特征在 于所述大規(guī)?？删幊踢壿嬈?3)內(nèi)設(shè)有1+N預(yù)存儲(chǔ)模塊(4)，相對(duì)于預(yù)存儲(chǔ)模塊(4)設(shè)有 1+N加法器(5)、1+N雙向存儲(chǔ)模塊(6)，每一預(yù)存儲(chǔ)模塊(4)的第一輸入端單獨(dú)對(duì)應(yīng)一模數(shù) 轉(zhuǎn)換器(1)的輸出端，每一預(yù)存儲(chǔ)模塊(4)的第一輸出端與一加法器(5)的第一輸入端連 接，加法器(5)的輸入輸出端與一雙向存儲(chǔ)模塊(6)第一輸入輸出端雙向連接，雙向存儲(chǔ)模 塊(6)第二輸入輸出端與通訊傳輸模塊(7)的第一輸入輸出端雙向連接，所述預(yù)存儲(chǔ)模塊 (4)的第二輸入端與時(shí)序控制單元(8)第一輸出端連接，時(shí)序控制單元(8)的第一輸入輸出 端與地址產(chǎn)生器(9)的輸入輸出端雙向連接，時(shí)序控制單元(8)與地址產(chǎn)生器(9)之間設(shè)有 時(shí)鐘(10)，時(shí)序控制單元(8)的第二輸入輸出端與時(shí)間延時(shí)器(2)的輸入輸出端雙向連接， 地址產(chǎn)生器(9)的第一輸出端分別與預(yù)存儲(chǔ)模塊(4)第二輸入端、加法器(5)第一輸入端、 雙向存儲(chǔ)模塊(6 )第一輸入端連接。
3.根據(jù)權(quán)利要求1所述的可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，其特征在 于所述高速高分辨率數(shù)字采集器內(nèi)設(shè)有1+N組模數(shù)轉(zhuǎn)換器(1)和時(shí)間延時(shí)器(2)，當(dāng)設(shè)有 多組模數(shù)轉(zhuǎn)換器(1)和時(shí)間延時(shí)器(2)時(shí)，它們之間為并行數(shù)據(jù)傳輸結(jié)構(gòu)，每臺(tái)模數(shù)轉(zhuǎn)換器 (1)均獨(dú)立對(duì)應(yīng)一預(yù)存儲(chǔ)模塊(4 )。
4.根據(jù)權(quán)利要求1所述的可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，其特征在 于所述大規(guī)?？删幊踢壿嬈?3)內(nèi)設(shè)有1+N組預(yù)存儲(chǔ)模塊(4)、加法器(5)、雙向存儲(chǔ)模塊 (6)，當(dāng)設(shè)有多組預(yù)存儲(chǔ)模塊(4)、加法器(5)、雙向存儲(chǔ)模塊(6)時(shí)，它們之間為并行數(shù)據(jù)傳 輸結(jié)構(gòu)，每塊雙向存儲(chǔ)模塊(6)均與通訊傳輸模塊(7)雙向連接。
5.根據(jù)權(quán)利要求2所述的可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，其特征在 于所述通訊傳輸模塊(7)的第二輸入輸出端與PCI/ISA總線(11)雙向連接。
專利摘要本實(shí)用新型公開了一種可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集器，其特征在于所述高速高分辨率數(shù)字采集器內(nèi)設(shè)有1+N臺(tái)模數(shù)轉(zhuǎn)換器，每臺(tái)模數(shù)轉(zhuǎn)換器的輸入端均連接有一臺(tái)時(shí)間延時(shí)器，所述高速高分辨率數(shù)字采集器內(nèi)相對(duì)于模數(shù)轉(zhuǎn)換器的臺(tái)數(shù)設(shè)有1+N臺(tái)時(shí)間延時(shí)器，模數(shù)轉(zhuǎn)換器的輸出端與大規(guī)?？删幊踢壿嬈鞯妮斎攵诉B接。本實(shí)用新型的有益效果在于本實(shí)用新型利用大規(guī)?？删幊踢壿嬈骷?FPGA)組成AD采集控制及預(yù)處理單元及多路A/D模數(shù)轉(zhuǎn)換器設(shè)計(jì)的可控觸發(fā)周期信號(hào)的高速高分辨率數(shù)字采集處理方法，從而大大提高了高速數(shù)字采集的采樣時(shí)間分辨率，相比現(xiàn)有技術(shù)而言具有突出的實(shí)質(zhì)性特點(diǎn)和顯著進(jìn)步。
文檔編號(hào)H03M1/54GK201830240SQ20102054355
公開日2011年5月11日 申請(qǐng)日期2010年9月27日 優(yōu)先權(quán)日2010年9月27日
發(fā)明者仝芳軒, 周正仙, 席剛, 楊斌, 皋魏 申請(qǐng)人:上海華魏光纖傳感技術(shù)有限公司