專利名稱：高相噪、寬范圍捷變的高頻時鐘電路的制作方法
技術領域：
本實用新型涉及一種高頻時鐘電路，特別是涉及一種高相噪、寬范圍捷變的高頻 時鐘電路。技術背景目前，在很多領域，都會應用到高達Kihz頻率以上的時鐘，但是這種時鐘一般分 為兩種一是頻率變換范圍窄，相噪指標較好。另外一種是頻率變換范圍寬，相噪指標較差。 前一種主要是用芯片集成一片VC0，并把環(huán)路做在內(nèi)部，成本低。后一種則基本采用數(shù)字AD 變換上去的方法，成本高。但是在一些要求嚴格的應用場合，就需要一種頻率變換范圍寬、 相噪指標要求高，成本便宜的時鐘電路?，F(xiàn)有技術中高頻時鐘電路頻率變換范圍、相噪指標 不能滿足要求。
實用新型內(nèi)容本實用新型的目的是解決現(xiàn)有技術中高頻時鐘電路頻率變換范圍窄、相噪指 標低的問題。本裝置設計一種高相噪、寬范圍捷變的高頻時鐘設計電路，滿足頻率范圍寬、 相噪指標高的要求。為達到上述目的，本實用新型采用的技術方案是。一種高相噪、寬范圍捷變高頻時鐘電路，包括鎖頻器模塊、微處理器、濾波模塊、 壓控振蕩器控制模塊，微處理器與鎖頻器模塊電連接，鎖頻器模塊、濾波電路、壓控振蕩器 控制模塊順序電連接，壓控振蕩器控制模塊輸出端與鎖頻器模塊輸入端電連接。所述鎖頻器模塊包括鎖頻器LM2541，外圍電路及電源模塊，鎖頻器LM2541包括時 鐘輸入端、控制字輸入端、外部VCO輸入端、電壓信號輸出端，時鐘輸入端包括單端連接端 或者差分連接端。所述濾波模塊包括運放UC611組成的3階濾波電路，電源模塊。所述壓控振蕩器控制模塊包括壓控振蕩器VC02000-A16，電源模塊，外圍電路。所述鎖頻器模塊的控制字輸入端與微處理器電連接，所述鎖頻器模塊的外部VCO 輸入端與壓控振蕩器控制模塊輸出端電連接，所述鎖頻器模塊的電壓信號輸出端與濾波電 路輸入端電連接。所述濾波模塊的濾波電路輸入端與鎖頻器模塊的電壓信號輸出端電連接，濾波模 塊的濾波電路輸出端與壓控振蕩器控制模塊的壓控振蕩器VC02000-A16輸入端電連接。所述壓控振蕩器控制模塊的壓控振蕩器VC02000-A16的輸入端與濾波器模塊輸 出端電連接，壓控振蕩器控制模塊的壓控振蕩器VC02000-A16輸出端與鎖頻器模塊的外部 VCO輸入端電連接。所述高相噪、寬范圍捷變高頻時鐘電路輸入端為鎖頻器LM2541時鐘輸入端，高相 噪、寬范圍捷變高頻時鐘電路輸出端為壓控振蕩器控制模塊的壓控振蕩器VC02000-A16輸 出端。[0013]所述高相噪、寬范圍捷變高頻時鐘電路時鐘頻率輸入端輸入范圍5MHz -900MHz, 高相噪、寬范圍捷變高頻時鐘電路頻率輸出端輸出范圍1 GHz -2GHz。從上述本實用新型的結構特征可以看出，其優(yōu)點是高頻時鐘電路頻率變換范圍 寬、頻率速度快、相噪指標要求高、成本低廉。
本實用新型將通過附圖比較以及結合實例的方式說明。圖1是本實用新型的結構示意圖。圖2微處理器控制頻器模塊的時序圖。
具體實施方式
為了使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，
以下結合附圖及實 施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解 釋本實用新型，并不用于限定本實用新型。優(yōu)選實施例。如圖1所示的高相噪、寬范圍捷變的高頻時鐘電路包括鎖頻器模塊、微處理器、濾 波模塊和壓控振蕩器控制模塊。本次設計中鎖頻器模塊為核心。鎖頻器模塊、濾波模塊、壓 控振蕩器控制模塊順序依次連接，壓控振蕩器控制模塊與鎖頻器模塊負反饋電連接。1.系統(tǒng)模塊組成及功能。1) 鎖頻器模塊。鎖頻器模塊包括鎖頻器LM2541、外圍電路及電源電路。鎖頻器LM2541包括時鐘輸 入端、控制字輸入端、外部VCO輸入端、電壓信號輸出端。通過單端或者差分方式輸入時鐘 頻率，時鐘輸入端輸入頻率值越高，鑒相頻率越高，則設計指標越好，但高頻率，高相噪的時 鐘輸入成本較貴。時鐘輸入端也是高相噪、寬范圍捷變的高頻時鐘電路系統(tǒng)的輸入端?？?制字輸入端是微處理器通過SPI方式控制鎖頻器LM2541寄存器的端口，微處理器輸入鎖頻 器LM2541寄存器的控制頻率是高相噪、寬范圍捷變的高頻時鐘電路的理論輸出值。外部 VCO輸入端與壓控振蕩器控制模塊的輸出端連接。電壓信號輸出端將對比時鐘輸入端輸入 頻率信號與控制字輸入端輸入頻率信號相位差，產(chǎn)生電壓信號輸出給濾波電路模塊電路輸 入端。2) 微處理器。微處理器為單片機P89LPC932A1，是恩智浦公司生產(chǎn)的MCS51系列8位單片機。指 令執(zhí)行時間只需2到4個時鐘周期，6倍于標準80C51器件。微處理器通過SPI方式控制鎖 頻器LM2541寄存器，按照要求輸入頻率控制字。輸入頻率為高相噪、寬范圍捷變的高頻時 鐘電路輸出頻率的理論值。如圖2所示的微處理器控制鎖頻器模塊的時序圖，圖中在CLOCK 上升沿，LE為低使能有效時，DATA數(shù)據(jù)線將數(shù)據(jù)存入緩存中，等到LE低使能無效時，數(shù)據(jù)被 鎖定，將緩存數(shù)據(jù)移入數(shù)據(jù)寄存器中，其中t。s為數(shù)據(jù)建立時間。、Η為數(shù)據(jù)保持時間。 為時鐘信號高電平時間。tewL為時鐘脈沖低電平時間。teES為LE使能信號建立時間。tEWH 為LE使能信號高電平時間。3)濾波模塊。[0027]濾波模塊包括低噪聲運算放大器LM6211的3階濾波環(huán)路及電源模塊。LM6211低 工作電流，低偏置電流，低電壓噪聲。主要用于過濾的毛刺電流，調節(jié)實際的輸出時鐘高頻 信號，校正電壓值。濾波模塊輸入端與鎖頻器模塊的鎖頻器LM2541電壓信號輸出端連接， 濾波模塊輸出端與壓控振蕩器控制模塊的壓控振蕩VC02000-A16輸入端連接。4)壓控振蕩器控制模塊。壓控振蕩器控制模塊包括壓控振蕩VC02000-A16、外圍電路及電源模塊。 VC02000-A16是時鐘產(chǎn)生器，高相噪，單電源供電。輸入電壓范圍為0V-15V，輸出地頻率范 圍為1000-2000MHZ，頻率與控制電壓成線性關系。主要用于一種以電壓輸入來控制輸出振 蕩頻率的電子振蕩電路。壓控振蕩器控制模塊的壓控振蕩VC02000-A16輸入端與濾波器輸 出端連接，壓控振蕩器控制模塊的壓控振蕩VC02000-A16輸出端與鎖頻器LM2541的外部 VCO輸入端反饋連接，同時也作為高相噪、寬范圍捷變高頻時鐘電路輸出端。2.總體設計。鎖頻器模塊的鎖頻器LM2541時鐘輸入端作為高相噪、寬范圍捷變的高頻時鐘 電路輸入端，壓控振蕩器控制模塊的壓控振蕩VC02000-A16頻率輸出端作為高相噪、寬 范圍捷變的高頻時鐘電路輸出端。整個系統(tǒng)將時鐘輸入端輸入的頻率作為鑒相頻率， 通過鎖頻器模塊的鎖頻器LM2541控制字輸入端輸入到寄存器的頻率信號比較，將相應 的相位差轉化為一個正比與鎖相結果的穩(wěn)壓電壓，通過電壓信號輸出端輸出給濾波模 塊，過濾不需要的毛刺電流，校正電壓值，將調節(jié)后的電壓值作為壓控振蕩器控制模塊的 VC02000-A16輸入，通過壓控振蕩器控制模塊輸出對應時鐘頻率，將其返回給鎖頻器模塊 的LM2541與寄存器設置的頻率進行鎖相，從而校正輸出頻率，最后產(chǎn)生一個穩(wěn)定、相位 指標高的時鐘。高相噪、寬范圍捷變的高頻時鐘電路輸入端輸入頻率范圍5-900Mhz，輸 出頻率在 1000MHz-2000MHz 可調。輸出相噪指標 IKHz (_80dBc/Hz)、IOKHz (_85dBc/Hz)、 IOOKHz (108dBC/Hz)，最終快速達到調節(jié)要求，實現(xiàn)高頻時鐘電路設計。1)確定鑒相頻率依據(jù)公式fTCQ=fPDXN=fQsanXN/R確定鑒相頻率，其中fQSCin為 時鐘輸入端輸入頻率，通過設置鎖存器LM2541的寄存器，采用雙倍DOUBLE方式，R值為1， 得到鑒相頻率為fPD。為高相噪、寬范圍捷變的高頻時鐘電路的輸出頻率理論值，輸出 頻率理論值由微處理器通過SPI接口控制鎖存器模塊的LM2541寄存器實現(xiàn)。N為鑒相頻率 值與輸出頻率值的倍數(shù)關系值，R為分頻因子，最小值為1。2) 確定輸出頻率微處理器通過SPI接口控制鎖存器模塊的LM2541寄存器實 現(xiàn)，產(chǎn)生理論調節(jié)高頻值，由于硬件電路的誤差，實際設置的高頻信號是一個接近理論值的 高頻值。3)調節(jié)輸出頻率根據(jù)鑒相頻率與實際的高頻信號相位差，產(chǎn)生電壓差值，通過 一個低噪聲運放LM6211的3階濾波環(huán)路過濾不需要的毛刺電流，調節(jié)實際的輸出時鐘高頻 信號，校正電壓值，將調節(jié)后的電壓值作為壓控振蕩器控制模塊的VC02000-A16輸入，壓控 振蕩器控制模塊的VC02000-A16輸出對應時鐘頻率，將其返回給鎖頻器模塊的LM2541與寄 存器設置的頻率進行鎖相，從而校正輸出頻率，最后產(chǎn)生一個穩(wěn)定、相位指標高的時鐘。舉例說明鎖存器模塊的LM2541輸入時鐘^an為25MHz，通過設置鎖存器 LM2541的寄存器，采用雙倍DOUBLE方式，得到鑒相頻率為fPD為50MHz。若要系統(tǒng)輸出2GHz 的高頻信號，則單片機P89LPC932A1通過SPI接口控制鎖頻器模塊的LM2541寄存器，設置N=40,N值，R值，LM2541將理論高頻值與鑒相頻率產(chǎn)生的相位差轉換為對應的電壓值，通過 三階濾波環(huán)路校正電壓值，將其作為壓控振蕩控制器模塊的VC02000-A16的輸入信號，使 壓控振蕩控制器模塊的VC02000-A16產(chǎn)生一個需要的時鐘返回給鎖頻器模塊的LM2541與 寄存器里設置的頻率進行鎖相，從而去矯正輸出頻率，最后產(chǎn)生一個穩(wěn)定，相位指標高的時 鐘。LM2541通過設置內(nèi)部的寄存器來控制任意的最小步進，步進值可以是小數(shù)點。并不一 定像其他大多數(shù)的鎖頻器一樣只能以鑒相頻率為最小步進。本說明書中公開的所有特征，除了互相排斥的特征以外，均可以以任何方式組合。本說明書(包括任何附加權利要求、摘要和附圖)中公開的任一特征，除非特別敘 述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個特征只 是一系列等效或類似特征中的一個例子而已。
權利要求1.一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于包括鎖頻器模塊、微處理器、 濾波模塊、壓控振蕩器控制模塊，微處理器與鎖頻器模塊電連接，鎖頻器模塊、濾波電路、壓 控振蕩器控制模塊順序電連接，壓控振蕩器控制模塊輸出端與鎖頻器模塊輸入端電連接。
2.根據(jù)權利要求1所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述鎖 頻器模塊包括鎖頻器LM2541，外圍電路及電源模塊，鎖頻器LM2541包括時鐘輸入端、控制 字輸入端、外部VCO輸入端、電壓信號輸出端，時鐘輸入端包括單端連接端或者差分連接 端。
3.根據(jù)權利要求1所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述濾 波模塊包括運放iiceii組成的3階濾波電路，電源模塊。
4.根據(jù)權利要求1所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述壓 控振蕩器控制模塊包括壓控振蕩器VC02000-A16，電源模塊，外圍電路。
5.根據(jù)權利要求2所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述鎖 頻器模塊的控制字輸入端與微處理器電連接，所述鎖頻器模塊的外部VCO輸入端與壓控振 蕩器控制模塊輸出端電連接，所述鎖頻器模塊的電壓信號輸出端與濾波電路輸入端電連 接。
6.根據(jù)權利要求3所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述濾 波模塊的濾波電路輸入端與鎖頻器模塊的電壓信號輸出端電連接，濾波模塊的濾波電路輸 出端與壓控振蕩器控制模塊的壓控振蕩器VC02000-A16輸入端電連接。
7.根據(jù)權利要求4所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述壓 控振蕩器控制模塊的壓控振蕩器VC02000-A16的輸入端與濾波器模塊輸出端電連接，壓控 振蕩器控制模塊的壓控振蕩器VC02000-A16輸出端與鎖頻器模塊的外部VCO輸入端電連 接。
8.根據(jù)權利要求1所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述高 相噪、寬范圍捷變高頻時鐘電路輸入端為鎖頻器LM2541時鐘輸入端，高相噪、寬范圍捷變 高頻時鐘電路輸出端為壓控振蕩器控制模塊的壓控振蕩器VC02000-A16輸出端。
9.根據(jù)權利要求1所述的一種高相噪、寬范圍捷變高頻時鐘電路，其特征在于所述高 相噪、寬范圍捷變高頻時鐘電路時鐘頻率輸入端輸入范圍5MHz-900MHz，高相噪、寬范圍捷 變高頻時鐘電路頻率輸出端輸出范圍lGHz-2GHz。
專利摘要本實用新型涉及一種高頻時鐘設計電路，特別是涉及一種高相噪、寬范圍捷變的高頻時鐘設計電路。目的是解決現(xiàn)有技術中高頻時鐘電路頻率變換范圍窄、相噪指標低的特點。技術方案是高相噪、寬范圍捷變高頻時鐘電路，包括鎖頻器模塊、微處理器、濾波模塊、壓控振蕩器控制模塊，微處理器與鎖頻器模塊電連接，鎖頻器模塊、濾波電路、壓控振蕩器控制模塊順序電連接，壓控振蕩器控制模塊輸出端與鎖頻器模塊輸入端電連接。本實用新型可應用于要求高相噪、寬范圍捷變的高頻電路場合。
文檔編號H03L7/00GK201830236SQ20102057827
公開日2011年5月11日 申請日期2010年10月27日 優(yōu)先權日2010年10月27日
發(fā)明者吳凱, 李愛琴 申請人:四川九州電子科技股份有限公司