專利名稱：一種復(fù)位電路的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于CPU復(fù)位技術(shù)領(lǐng)域。
背景技術(shù)：
目前很多電子產(chǎn)品都離不開CPU的控制，復(fù)位電路又是CPU工作的必要條件。因此復(fù)位質(zhì)量直接影響到電子產(chǎn)品工作的穩(wěn)定性和可靠性。由于CPU工作電壓波動的影響， 不可靠的復(fù)位電路常常引起電子設(shè)備的工作異常。CPU的復(fù)位電路多種多樣，其原理是當上電開機或出現(xiàn)異常情況時，提供一定時間的與正常工作電壓相反的時序電平給CPU的復(fù)位端，以使CPU能夠重新復(fù)位并保持正常的工作狀態(tài)。復(fù)位電路有簡單的RC復(fù)位電路、晶體管復(fù)位電路、專用IC復(fù)位電路等。簡單的阻容復(fù)位電路，在電源電壓快速跌落后無法給出復(fù)位信號，致使系統(tǒng)工作不是十分穩(wěn)定。現(xiàn)有的帶電源檢測的雙管復(fù)位電路則器件多、成本高，性價比較差。專用的復(fù)位IC則成本過高。 而單晶體管低電平復(fù)位電路的包含電源快速上下電均復(fù)位的電路卻十分少見。為此，需要一種簡單實用的復(fù)位電路，既能起到檢測電源的慢速變化，又能在電壓迅速跌落后或電源電壓上沖以及正常上電時均能給出復(fù)位信號的電路。
發(fā)明內(nèi)容本實用新型的目的在于提供一種簡單實用的復(fù)位電路。本實用新型是這樣實現(xiàn)的—種復(fù)位電路，包括一電源、第一和第二三極管，第一至第三電容、第一至第六電阻以及一二極管；所述第一電容一端接所述電源，另一端接所述第一及第二電阻的一端和二極管的陰極，所述第一電阻的另一端接地，所述第二電阻的另一端接第一三極管的基極， 所述的二極管陽極接地；所述第一三極管的發(fā)射極接地，第一三極管的集電極接第二電容、 第三電阻的一端和第二三極管的發(fā)射極，第三電阻的另一端接所述電源，所述第二電容的另一端接地；所述第二三極管的基極接第五電阻、第六電阻和第三電容的一端，第五電阻的另一端接所述電源，所述第六電阻、第三電容的另一端接地；所述第二三極管的集電極通過第四電阻接地，并連接至CPU的復(fù)位端。所述的復(fù)位電路，其中，所述第二及第三電容的電容值相同。所述的復(fù)位電路，其中，所述第一、第二及第三電容的電容值相同。所述的復(fù)位電路，其中，所述第一三極管為NPN型三極管，第二三極管為PNP型三極管。本實用新型復(fù)位電路只使用兩只三極管、一只二極管、三個電容和幾只電阻，結(jié)構(gòu)簡單，既可以在CPU開機上電時進行復(fù)位，又可以在電源電壓跌落時進行復(fù)位，同時也可以在電源電壓突然升高或降低時進行復(fù)位，即使電源電壓出現(xiàn)一個很窄的高電平或低電平脈沖，仍然可以獲得較長時間的低電平復(fù)位信號。本實用新型提供的復(fù)位電路線路簡單，功能可靠，成本較低。
圖1是本實用新型復(fù)位電路較佳實施例的電路圖。
具體實施方式
為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。CPU的復(fù)位有兩種方式即正脈沖復(fù)位和負脈沖復(fù)位，復(fù)位時間一般為 lms-500ms，開機時或者電源電壓跌落或升高時，復(fù)位電路的復(fù)位端向CPU提供高電平(正脈沖復(fù)位)或者低電平(負脈沖復(fù)位)，復(fù)位時間持續(xù)lms-500ms，然后再跳轉(zhuǎn)到正常工作的低電平(正脈沖復(fù)位)或者高電平(負脈沖復(fù)位)。本實用新型實施例復(fù)位電路的結(jié)構(gòu)如圖1所示，本實施例采用負脈沖復(fù)位方式。 本實用新型實施例復(fù)位電路包括NPN型三極管Q1、PNP型三極管Q2、二極管D1、電阻R1-R6、 電容C1-C3，以及電源VCC。其中，電源VCC主要是指由低電壓供電的CPU電路如3. 3V供電，電容Cl 一端接VCC，另一端接電阻R1、R2的一端以及二極管Dl陰極；二極管Dl的陽極和電阻Rl的另一端接地。電阻R2的另一端接三極管Ql的基極；三極管Ql的發(fā)射極接地。 三極管Ql的集電極接電容C2、電阻R3的一端和三極管Q2的發(fā)射極。電阻R3的另一端接電源VCC，電容C2的另一端接地。三極管Q2的基極接電阻R5、R6和電容C3的一端，電阻 R5的另一端接電源VCC，電阻R6、電容C3的另一端接地；三極管的Q2集電極通過電阻R4接地，并連接CPU的復(fù)位端RESET。電阻R2為三極管Ql的基極限流電阻，電容Cl為充電電容，電阻Rl可以決定電源電壓上升時的充電時間常數(shù)，二極管Dl主要是當電源電壓降低時給電容Cl放電使用。電阻R3和電容C2組成第二級電路。該第二級充電電路的作用，主要是當電源電壓出現(xiàn)高的窄脈沖時，三極管Ql的基極為高電平并飽和導(dǎo)通，三極管Ql的集電極為低電平，則C2被放電，窄脈沖過后三極管Ql截止，電阻R3對電容C2的充電仍然能夠使三極管Q2的發(fā)射極電壓緩慢上升以使得三極管Q2反轉(zhuǎn)為飽和導(dǎo)通狀態(tài)，從而使三極管Q2的集電極輸出遠大于窄脈沖寬度的低電平復(fù)位信號給CPU的復(fù)位端。電阻R5和R6為三極管Q2的偏置電阻，設(shè)置在剛好飽和狀態(tài)，比如三極管Q2的基極設(shè)定為2. 5V時為剛好飽和狀態(tài)，一般電容C2和 C3電容值應(yīng)一致，以保證較好的補償效果。補償是針對三極管Q2受電源電壓降低的影響而出現(xiàn)反轉(zhuǎn)的情況，若不加電容C3，則電路由于受到電容C2的影響，當電源電壓降低時會出現(xiàn)很大的惰性，使復(fù)位落后于電源電壓跌落，不利于CPU的工作數(shù)據(jù)的復(fù)位保護。兩電容 C2、C3互相補償后，可使電路幾乎不受電容的影響而按照預(yù)先設(shè)置的反轉(zhuǎn)點進行反轉(zhuǎn)并產(chǎn)生低電平復(fù)位信號。負載電阻R4的阻值應(yīng)取大一點，以得到足夠的放大量。電阻R3的阻值在允許的范圍內(nèi)盡量小一點，以確保三極管Q2反轉(zhuǎn)的靈敏度。當CPU上電時(開機復(fù)位)，電源VCC得電，電容Cl開始充電，由于電容Cl兩端電壓不能突變，故三極管Ql的基極獲得短暫較高的電壓，迫使Ql飽和導(dǎo)通。此時電容C2被短路到地，當電容Cl充電完成后，三極管Ql截止，電容C2通過電阻R3開始充電，此時三極管Q2的發(fā)射極電壓逐漸升高，由于電阻R5、R6設(shè)置為三極管Q2剛好飽和導(dǎo)通狀態(tài)(比如在電壓2. 5V以下為截止狀態(tài)，2. 5V以上為飽和導(dǎo)通狀態(tài))，當充電為2. 5V時，此時還要看電容C3的充電情況，若三極管Q2的Veb大于0. 7V，則三極管Q2導(dǎo)通，三極管Q2的集電極輸出低電平的復(fù)位信號。開機完成后，如果電源電壓緩慢跌落，當電源電壓慢速跌落到預(yù)定值如2. 5V以下時，此時三極管Ql的狀態(tài)沒有變化，仍為截止狀態(tài)，三極管Q2則由飽和導(dǎo)通變?yōu)榻刂?，三極管Q2的集電極輸出低電平，給CPU的復(fù)位端提供復(fù)位信號。此狀態(tài)一直持續(xù)到電源電壓正常為止，電源電壓正常后復(fù)位結(jié)束，完成電源電壓慢速跌落復(fù)位的過程。當電源VCC的電壓快速跌落時，若電源VCC的電壓快速跌落到(VCC-0. 7V)以下， 則由于二極管Dl的作用，使得電容Cl迅速放電，此時三極管Ql保持截止的狀態(tài)不變。三極管Q2由于電容C2和C3都已經(jīng)充滿電，電源電壓下降時兩者互相抵消對三極管Q2的影響，使三極管Q2僅隨著基極設(shè)定的狀態(tài)發(fā)生改變，當?shù)陀谠O(shè)定值如2. 5V以下時，三極管Q2 發(fā)生反轉(zhuǎn)，由飽和導(dǎo)通變?yōu)榻刂?，輸出低電平的?fù)位信號。此時若電源電壓迅速回升，也會由于電容Cl的充電導(dǎo)致三極管Ql迅速飽和迫使C2放電然后重新充電而獲得較長的低電平復(fù)位信號。當電源VCC的電壓快速升高時，由于電容Cl兩端電壓不能突變，故電壓迅速傳到三極管Ql的基極使Ql飽和導(dǎo)通，也就是將電容C2放電，此時不管電壓是否快速復(fù)原與否， 都會由于電阻R3、電容C2的充電作用而使三極管Q2集電極產(chǎn)生較長時間的低電平復(fù)位信號，保證CPU的正常工作。上述三極管Ql、Q2的各級充電電容從開始充電到充電完成持續(xù)的時間為復(fù)位時間，開機上電時的復(fù)位時間是電阻R1、電容Cl以及電阻R3、電容C2充電時間之和加上電阻 R5、電容C3的部分充電時間，電源VCC的電壓出現(xiàn)升高或者降低的窄脈沖時復(fù)位時間主要為電阻R1、電容Cl以及電阻R3、電容C2的充電時間之和。電源電壓慢速下降后的復(fù)位時間取決于電源電壓重新升起的時間，一般會大于電阻Rl、電容Cl以及電阻R3、電容C2充電時間之和。電阻Rl的阻值一般取大一點，如100KQ，以期用較小的電容獲得較長的時間常數(shù)。 電阻R2的阻值一般取值在10K-47KQ即可。電阻R3不宜取值過大，一般在1-4. 7ΚΩ之間。 電阻R4可以取值大一些如47-100K Ω，電阻R5與R4取值20Κ Ω左右，應(yīng)設(shè)置三極管Q2為飽和導(dǎo)通狀態(tài)，不宜設(shè)置為過飽和狀態(tài)以免低電壓反應(yīng)不靈敏。電容Cl、C2、C3應(yīng)取值一致，約為1-4. 7uF為宜，尤其是電容C2和C3要保持一致，以獲得對三極管Q2基極和發(fā)射極的相互抵消作用，使電源電壓快速降低時復(fù)位動作更靈敏。綜上，本實用新型復(fù)位電路結(jié)構(gòu)簡單，可實現(xiàn)較低電源供電下電源快速升高、快速跌落、慢速跌落、開機上電時均可產(chǎn)生低電平復(fù)位信號，使電子產(chǎn)品的工作更可靠。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種復(fù)位電路，包括一電源，其特征在于，該復(fù)位電路還包括第一和第二三極管，第一至第三電容、第一至第六電阻以及一二極管；所述第一電容一端接所述電源，另一端接所述第一及第二電阻的一端和二極管的陰極，所述第一電阻的另一端接地，所述第二電阻的另一端接第一三極管的基極，所述的二極管陽極接地；所述第一三極管的發(fā)射極接地，第一三極管的集電極接第二電容、第三電阻的一端和第二三極管的發(fā)射極，第三電阻的另一端接所述電源，所述第二電容的另一端接地；所述第二三極管的基極接第五電阻、第六電阻和第三電容的一端，第五電阻的另一端接所述電源，所述第六電阻、第三電容的另一端接地；所述第二三極管的集電極通過第四電阻接地，并連接至CPU的復(fù)位端。
2.根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述第二及第三電容的電容值相同。
3.根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述第一、第二及第三電容的電容值相同。
4.根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述第一三極管為NPN型三極管，第二三極管為PNP型三極管。
專利摘要一種復(fù)位電路，包括一電源、第一和第二三極管，第一至第三電容、第一至第六電阻以及一二極管；所述第一電容一端接所述電源，另一端接所述第一及第二電阻的一端和二極管陰極，所述第一電阻的另一端接地，所述第二電阻的另一端接第一三極管的基極，所述二極管陽極接地；所述第一三極管的發(fā)射極接地，第一三極管的集電極接第二電容、第三電阻的一端和第二三極管的發(fā)射極，第三電阻的另一端接所述電源，所述第二電容的另一端接地；所述第二三極管的基極接第五電阻、第六電阻和第三電容的一端，第五電阻的另一端接所述電源，所述第六電阻、第三電容的另一端接地；所述第二三極管的集電極通過第四電阻接地，并連接至CPU的復(fù)位端。該復(fù)位電路簡單實用，成本較低。
文檔編號H03K17/22GK201966879SQ201020586088
公開日2011年9月7日 申請日期2010年11月1日 優(yōu)先權(quán)日2010年11月1日
發(fā)明者王安偉 申請人:Tcl王牌電器(惠州)有限公司