專利名稱：可編程增益放大器電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種信號(hào)處理產(chǎn)生電路，尤其涉及一種可編程增益放大器電路。
背景技術(shù)：
隨著計(jì)算機(jī)的應(yīng)用，為了減少硬件設(shè)備，可以使用可編程增益放大 (PGA:PromgrammabIe Gain Amplifier)。它是一種通用性很強(qiáng)的放大器，其放大倍數(shù)可以根據(jù)需要用程序進(jìn)行控制。采用這種放大器，可通過程序調(diào)節(jié)放大倍數(shù)，使A/D轉(zhuǎn)換器滿量程信號(hào)達(dá)到均一化，因而大大提高測(cè)量精度?，F(xiàn)有技術(shù)中有一些的PGA設(shè)計(jì)電路，都是基于通過模擬開關(guān)來改變反饋電阻大小從而控制運(yùn)放增益?，F(xiàn)在PGA設(shè)計(jì)電路增益的改變方式單一，PGA電路要么實(shí)現(xiàn)全是信號(hào)放大增益，或者是信號(hào)縮小增益。其電路設(shè)計(jì)復(fù)雜，且極大地消耗了功耗。
發(fā)明內(nèi)容本實(shí)用新型的目的在于針對(duì)上述PGA電路設(shè)計(jì)復(fù)雜且增益調(diào)節(jié)模式單一的問題， 提供一種能夠簡(jiǎn)單易行、支持多種工作模式且極低功耗的可編程增益放大器電路。為了達(dá)到上述目的，本實(shí)用新型提供了一種可編程增益放大器電路，包括運(yùn)放單元組，用于對(duì)輸入信號(hào)進(jìn)行放大或縮??；電阻網(wǎng)絡(luò)單元，與所述運(yùn)放單元組的輸出端連接， 通過所述電阻網(wǎng)絡(luò)單元的等效電阻比值來調(diào)節(jié)所述輸入信號(hào)放大或縮小的倍數(shù)；以及開關(guān)組單元，連接于所述運(yùn)放單元組和電阻網(wǎng)絡(luò)單元之間，并具有選擇所述運(yùn)放單元組放大或縮小和調(diào)節(jié)所述電阻網(wǎng)絡(luò)單元中的等效電阻比值的輸入控制端。本實(shí)用新型所述的可編程增益放大器PGA電路，其中所述開關(guān)組單元的輸入控制端包括復(fù)位控制端。復(fù)位控制端的控制信號(hào)的優(yōu)先級(jí)較其它開關(guān)組單元的輸入控制信號(hào)優(yōu)先級(jí)高。PGA電路開始上電時(shí)，可編程增益放大器PGA電路的輸出端的信號(hào)是個(gè)未定態(tài) (X)，此時(shí)若復(fù)位信號(hào)有效，將PGA電路的輸出端進(jìn)行復(fù)位，此時(shí)輸出端輸出電壓為直流電 H(BOT)0本實(shí)用新型所述的可編程增益放大器PGA電路，其中所述運(yùn)放單元組由比較器單元10、12、17組成；所述開關(guān)組單元由開關(guān)單元13、14、15構(gòu)成的開關(guān)陣列，二選一開關(guān)單元16、18，二選二開關(guān)單元Il組成；電阻網(wǎng)絡(luò)由電阻R00、R01、R02、R03組成。其中，比較器單元IO的正向輸入端接信號(hào)輸入，負(fù)向輸入端與二選二開關(guān)單元Il的一輸出端SPl聯(lián)接，比較器單元IO輸出端與二選二開關(guān)單元Il的一輸入端SN1、電阻網(wǎng)絡(luò)中電阻ROO的一端連接。二選二開關(guān)單元Il的另一輸入端SN2與開關(guān)組中開關(guān)單元I3、I4、I5中的輸入端 SP連接，二選二開關(guān)單元Il的另一輸出端SP2連接比較器單元12的正向輸入端；二選二開關(guān)單元Il的兩個(gè)控制端連接外部控制信號(hào)CTR00、CTR01。開關(guān)組中開關(guān)陣列I3、I4、I5 的控制信號(hào)輸入分別連接來自外部的輸入控制信號(hào)CTR1、CTR2、CTR3。開關(guān)單元13的輸入端SN連接電阻ROO的下端點(diǎn)、電阻ROl的上端點(diǎn)。開關(guān)單元14的輸入端SN連接電阻ROl 的下端點(diǎn)、電阻R02的上端點(diǎn)。開關(guān)單元15的輸入端SN連接電阻R02的下端點(diǎn)、電阻R03的上端點(diǎn)。電阻R03的下端點(diǎn)直接與直流偏置電平BOT相連接。比較器單元12的負(fù)向輸出端與其輸出端，以及二選一開關(guān)單元16的一輸入端sm連接。二選一開關(guān)單元16的輸入信號(hào)控制端CTL連接外部的輸入控制電平，二選一開關(guān)單元16的另一輸入端SN2與電路的直流偏置電平BOT連接起來；二選一開關(guān)單元16的兩個(gè)輸出端連接在一起作為比較器單元17的正向輸入信號(hào)。二選一開關(guān)單元18的輸入控制端CTL作為復(fù)位控制端接外部輸入控制信號(hào)reset ；二選一開關(guān)單元18的一輸入端Sm聯(lián)接比較器單元17的負(fù)向輸入，其另一輸入端SN2連接直流偏置電平BOT ；二選一開關(guān)單元的兩個(gè)輸出端與比較器的單元17 的輸出連接在一起。本實(shí)用新型所述的可編程增益放大器PGA電路，其中所述開關(guān)單元包括反相器單元10、NMOS管單元MO、PMOS管單元Ml。其中，NMOS管單元MO的柵端、反相器單元IO的輸入端VI與輸入控制端CTL連接；反相器單元IO的輸出端VO與PMOS管單元Ml的柵端連接；NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端SN聯(lián)接；NMOS管單元MO 的漏端、PMOS管單元Ml的源端與數(shù)據(jù)輸出端SP聯(lián)接；NMOS管單元MO的襯底與電路的最低電平gnd!連接；PMOS管單元Ml的襯底與電路的最高電平vdd!連接。此電路實(shí)現(xiàn)的是開關(guān)功能當(dāng)輸入控制端CTL為“1”時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端SN傳送到數(shù)據(jù)輸出端SP，即完成開關(guān)開啟功能。當(dāng)輸入控制端CTL為“0”時(shí)，此時(shí)數(shù)據(jù)輸出端SP沒有數(shù)據(jù)輸出，即完成開關(guān)斷開功能。本實(shí)用新型所述的可編程增益放大器PGA電路，其中所述二選一開關(guān)單元包括反相器單元10、NMOS管單元MO、M2、PMOS管單元M1、M3。其中，匪OS管單元MO的柵端、PMOS 管單元M3的柵端、反相器的輸入端VI與輸入控制端CTL連接；反相器單元IO的輸出端VO 與PMOS管單元Ml、NMOS管單元M2的柵端連接；NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元MO的漏端、PMOS管單元Ml的源端與數(shù)據(jù)輸出端 SPl聯(lián)接；NMOS管單元MO的襯底與電路的最低電平gnd!連接；PMOS管單元Ml襯底與電路的最高電平vdd!連接；NMOS管單元M2的源端、PMOS管單元M3的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元M2的漏端、PMOS管單元M3的源端與數(shù)據(jù)輸出端SP2聯(lián)接；PMOS管單元M2 的襯底與電路的最低電平gnd!連接；PMOS管單元M3的襯底與電路的最高電平vdd!連接。 此電路實(shí)現(xiàn)的是二選一開關(guān)功能當(dāng)輸入控制端CTL為“1”時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端sm傳送到數(shù)據(jù)輸出端SP1，此時(shí)SP1=SN1。當(dāng)輸入控制端CTL為“0”時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端SN2傳送到數(shù)據(jù)輸出端SP2，此時(shí)SP2=SN2。本實(shí)用新型所述的可編程增益放大器PGA電路，其中所述二選二開關(guān)單元包括反相器單元 10、II，NMOS 管單元 M0、M2、M6、M7，PMOS 管單元 Ml、M3、M4、M5。其中，NMOS 管單元MO、PMOS管單元M3的柵端、反相器單元IO的輸入端VI連接；反相器單元IO的輸出端 VO與PMOS管單元M1、NM0S管單元M2的柵端與輸入控制端CTLl連接；NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元MO的漏端、PMOS管單元Ml 的源端與數(shù)據(jù)輸出端SPl聯(lián)接；NMOS管單元MO的襯底與電路的最低電平gnd!連接；PMOS 管單元Ml的襯底與電路的最高電平vdd!連接；NMOS管單元M2的源端、PMOS管單元M3的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元M2的漏端、PMOS管單元M3的源端與數(shù)據(jù)輸出端 SPl聯(lián)接；NMOS管單元M2的襯底與電路的最低電平gnd!連接；PMOS管單元M3的襯底與電路的最高電平vdd!連接；PMOS管單元M5的柵端、NMOS管單元M6的柵端、反相器單元Il的輸入端VI與輸入控制端CTL2連接；反相器單元Il的輸出端VO與NMOS管單元M4的柵端、 PMOS管單元M7的柵端連接；NMOS管單元M6的源端、PMOS管單元M4的漏端與數(shù)據(jù)輸入端 SNl聯(lián)接；NMOS管單元M6的漏端、PMOS管單元M4的源端與數(shù)據(jù)輸出端SP2聯(lián)接；NMOS管單元M6的襯底與電路的最低電平gnd!連接；PMOS管單元M4的襯底與電路的最高電平vdd! 連接；NMOS管單元M7的源端、PMOS管單元M5的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元 M7的漏端、PMOS管單元M5的源端與數(shù)據(jù)輸出端SP2聯(lián)接；NMOS管單元M7的襯底與電路的最低電平gnd!連接；PMOS管單元M5的襯底與電路的最高電平vdd!連接。此電路實(shí)現(xiàn)的功能是二選二的開關(guān)功能當(dāng)輸入控制端CTLl為“ 1”、輸入控制端CTL2為“0”時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端Sm傳送到數(shù)據(jù)輸出端SP1、從數(shù)據(jù)輸入端SN2傳送到數(shù)據(jù)輸出端SP2，此時(shí) SPl=SNU SP2=SN2。當(dāng)輸入控制端CTLl為“0”、輸入控制端CTL2為“ 1 ”時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端SN2傳送到數(shù)據(jù)輸出端SP1、從數(shù)據(jù)輸入端Sm傳送到數(shù)據(jù)輸出端SP2，此時(shí)SP1=SN2、 SP2=SN1。通過上述技術(shù)方案可知，本實(shí)用新型的有益效果為本實(shí)用新型的PGA電路可通過選擇開關(guān)組的輸入控制信號(hào)，來選擇PGA電路工作模式以及信號(hào)處理增益的放大或縮小倍數(shù)。因而根據(jù)不同的實(shí)際情況選擇不同的開關(guān)組輸入控制信號(hào)，即可獲得PGA電路不同的處理信號(hào)能力。并且具有復(fù)位功能，可避免放大倍數(shù)的干擾。本實(shí)用新型提供的PGA電路已應(yīng)用到一款音頻處理芯片中，且獲得較好信號(hào)處理能力。

圖1為本實(shí)用新型可編程增益放大器PGA電路的結(jié)構(gòu)圖；圖2為本實(shí)用新型可編程增益放大器PGA —實(shí)施例的電路示意圖；圖3為本實(shí)用新型可編程增益放大器PGA —實(shí)施例中開關(guān)單元的電路圖和符號(hào)圖；圖4為本實(shí)用新型可編程增益放大器PGA—實(shí)施例中二選一開關(guān)單元的電路圖和符號(hào)圖；圖5為本實(shí)用新型可編程增益放大器PGA—實(shí)施例中二選一開關(guān)單元的電路圖和符號(hào)圖；圖6為本實(shí)用新型可編程增益放大器PGA工作在增益放大模式的電路簡(jiǎn)圖；圖7為本實(shí)用新型可編程增益放大器PGA工作在增益放大模式的電路仿真時(shí)序 (CTR3=4. 5v)；圖8為本實(shí)用新型可編程增益放大器PGA工作在增益縮小模式的電路簡(jiǎn)圖；圖9為本實(shí)用新型可編程增益放大器PGA工作在增益縮小模式的電路仿真時(shí)序 (CTR3=4. 5v)0
具體實(shí)施方式
下面參照附圖結(jié)合實(shí)施例對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。參見圖1，其為本實(shí)用新型可編程增益放大器PGA電路的結(jié)構(gòu)圖。參見圖2，其為本實(shí)用新型可編程增益放大器PGA—實(shí)施例的電路示意圖。在本實(shí)施實(shí)例中，可編程增益放大器PGA由運(yùn)放單元組(比較器單元10、12、17組成)、開關(guān)組單元(二選二開關(guān)單元II，開關(guān)單元13、14、15，二選一開關(guān)單元16、18組成)、電阻網(wǎng)絡(luò)(電阻 R00、ROU R02、R03組成)組成。比較器單元IO的正向輸入端接信號(hào)輸入(VIN)，負(fù)向輸入端與二選二開關(guān)單元Il的一數(shù)據(jù)輸出端SPl聯(lián)接，比較器單元IO輸出端與二選二開關(guān)單元Il的一數(shù)據(jù)輸入端SNl、電阻網(wǎng)絡(luò)中電阻ROO的一端連接。二選二開關(guān)單元Il的另一數(shù)據(jù)輸入端SN2與開關(guān)組中開關(guān)單元13、14、15中的數(shù)據(jù)輸入端SP連接，二選二開關(guān)單元 Il的另一數(shù)據(jù)輸出端SP2連接比較器單元12的正向輸入端。二選二開關(guān)單元Il的兩個(gè)控制端連接外部控制信號(hào)CTR00、CTROl0開關(guān)組中開關(guān)單元13、14、15的控制信號(hào)輸入分別連接來自外部的輸入控制信號(hào)CTR1、CTR2、CTR3。開關(guān)單元13的數(shù)據(jù)輸入端SN連接電阻ROO的下端點(diǎn)、電阻ROl的上端點(diǎn)。開關(guān)單元14的數(shù)據(jù)輸入端SN連接電阻ROl的下端點(diǎn)、電阻R02的上端點(diǎn)。開關(guān)15單元的數(shù)據(jù)輸入端SN連接電阻R02的下端點(diǎn)、電阻R03的上端點(diǎn)。電阻R03的下端點(diǎn)直接與直流偏置電平BOT相連接。比較器單元12的負(fù)向輸出端與其輸出端，以及二選一開關(guān)單元16的一數(shù)據(jù)輸入端sm連接。二選一開關(guān)單元16的輸入信號(hào)控制端CTL連接外部的輸入控制電平，另一輸入端與電路的直流偏置電平BOT連接起來。其兩輸出端連接在一起作為比較器單元17的正向輸入信號(hào)。二選一開關(guān)單元18 的輸入控制端CTL接外部輸入控制信號(hào)reset，數(shù)據(jù)輸入端Sm聯(lián)接比較器單元17的負(fù)向輸入，另一輸入端連接直流偏置電平Β0Τ。二選一開關(guān)單元18的兩個(gè)輸出端與比較器單元 17的輸出連接在一起。參見圖3，其為本實(shí)用新型可編程增益放大器一實(shí)施例中開關(guān)單元的電路圖和符號(hào)圖，包括反相器單元10、NMOS管單元MO、PMOS管單元Ml。輸入控制端CTL與NMOS管單元MO的柵端、反相器單元IO的輸入端VI連接。反相器單元IO的輸出端VO與PMOS管單元Ml的柵端連接。NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端SN聯(lián)接； NMOS管單元MO的漏端、PMOS管單元Ml的源端與數(shù)據(jù)輸出端SP聯(lián)接。NMOS管單元MO的襯底與電路的最低電平(gnd!)連接。PMOS管單元Ml的襯底與電路的最高電平(vdd!)連接。 其電路實(shí)現(xiàn)的開關(guān)功能。當(dāng)輸入控制端CTL為“1”(CTL=4.5V)時(shí)，數(shù)據(jù)從輸入端SN傳送到輸出端SP，即開關(guān)A完成開啟。輸入控制端CTL為“0”時(shí)，此時(shí)沒有數(shù)據(jù)輸出。參見圖4，其為本實(shí)用新型可編程增益放大器PGA —實(shí)施例中二選一開關(guān)單元的電路圖和符號(hào)圖，包括反相器單元10，匪05管單元觀2，？1 )5管單元機(jī)3。輸入控制端 CTL與NMOS管單元M0、PM0S管單元M3的柵端、反相器單元IO的輸入端(VI)連接。反相器單元IO的輸出端(VO)與PMOS管單元Ml、NMOS管單元M2的柵端連接。NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元MO的漏端、PMOS管單元 Ml的源端與數(shù)據(jù)輸出端SPl聯(lián)接。NMOS管單元MO的襯底與電路的最低電平(gnd!)連接。 PMOS管單元Ml襯底與電路的最高電平(vdd ！)連接。NMOS管單元M2的源端、PMOS管單元 M3的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元M2的漏端、PMOS管單元M3的源端與數(shù)據(jù)輸出端SP2聯(lián)接。NMOS管單元M2的襯底與電路的最低電平(gnd!)連接。PMOS管單元M3襯底與電路的最高電平(vdd!)連接。其電路實(shí)現(xiàn)的功能是二選一的功能。當(dāng)輸入控制端CTL 為“1”(CTL=4.5V)時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端sm傳送到數(shù)據(jù)輸出端SP1，此時(shí)SP1=SN1。輸入控制端CTL為“0”時(shí)，此時(shí)沒有數(shù)據(jù)輸出。當(dāng)輸入控制端CTL為“0”(CTL=OV)時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端SN2傳送到數(shù)據(jù)輸出端SP2，此時(shí)SP2=SN2，SPl端沒有數(shù)據(jù)輸出。參見圖5，其為本實(shí)用新型可編程增益放大器PGA —實(shí)施例中二選二開關(guān)單元的電路圖和符號(hào)圖，包括反相器單元10、12，匪OS管單元M0、M2、M6、M7，PMOS管單元M1、M3、 M4、M5。輸入控制端CTLl與NMOS管單元M0、PM0S管單元M3的柵端、反相器IO輸入端(VI) 連接。反相器IO的輸出端(VO)與PMOS管單元M1、NM0S管單元M2的柵端連接。NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元MO的漏端、PMOS 管單元Ml的源端與數(shù)據(jù)輸出端SPl聯(lián)接。NMOS管單元MO的襯底與電路的最低電平(gnd ！) 連接。PMOS管單元Ml襯底與電路的最高電平(vdd!)連接。NMOS管單元M2的源端、PMOS 管單元M3的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元M2的漏端、PMOS管單元M3的源端與數(shù)據(jù)輸出端SPl聯(lián)接。NMOS管單元M2的襯底與電路的最低電平(gnd!)連接。PMOS管單元M3M3襯底與電路的最高電平(vdd ！)連接。輸入控制端CTL2與PMOS管單元M5、NMOS 管單元M6的柵端、反相器Il的輸入端(VI)連接。反相器Il的輸出端(VO)與PMOS管單元M4、NMOS管單元M7的柵端連接。NMOS管單元M6的源端、PMOS管單元M4的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元M6的漏端、PMOS管單元M4的源端與數(shù)據(jù)輸出端SP2聯(lián)接。 NMOS管單元M6的襯底與電路的最低電平(gnd!)連接。PMOS管單元M4襯底與電路的最高電平(vdd!)連接。NMOS管單元M7的源端、PMOS管單元M5的漏端與數(shù)據(jù)輸入端SN2聯(lián)接； NMOS管單元M7的漏端、PMOS管單元M5的源端與數(shù)據(jù)輸出端SP2聯(lián)接。NMOS管單元M7的襯底與電路的最低電平(gnd ！)連接。NMOS管單元M5襯底與電路的最高電平(vdd ！)連接。 其電路實(shí)現(xiàn)的功能是二選二的功能。當(dāng)輸入控制端CTLl為“1”(CTL1=4.5V)、CTL2為“0” (CTL2=0V)時(shí)，數(shù)據(jù)從數(shù)據(jù)輸入端Sm傳送到數(shù)據(jù)輸出端SP1、數(shù)據(jù)輸入端SN2傳送到數(shù)據(jù)輸出端 SP2，此時(shí) SP1=SN1、SP2=SN2。當(dāng)輸入控制端 CTLl 為 “0” (CTLl=OV), CTL2 為 “1” (CTL2=4. 5V)時(shí)，相應(yīng)的數(shù)據(jù)從數(shù)據(jù)輸入端SN2傳送到數(shù)據(jù)輸出端SP1、從數(shù)據(jù)輸入端SM 傳送到數(shù)據(jù)輸出端SP2，此時(shí)SP1=SN2、SP2=SN1。本實(shí)用新型該實(shí)施例的復(fù)位功能的可編程增益放大器PGA工作原理(1)當(dāng)PGA電路工作于復(fù)位模式下時(shí)，參考圖2、圖4，PGA輸出級(jí)放大器的輸入均聯(lián)接二選一的開關(guān)。此時(shí)輸入端reset “0”有效時(shí)，此級(jí)放大器的輸入和輸出端聯(lián)接在直流電位BOT (Vbot= IV)。此時(shí)比較器沒有信號(hào)輸入，即完成輸出端的復(fù)位。(2)當(dāng)PGA電路工作于信號(hào)放大模式下時(shí)，參見圖2、圖5此時(shí)CTROO為“0” (CTLl=OV), CTROl 為 “1”(CTL2=4. 5V)時(shí)，此時(shí) SP1=SN2、SP2=SN1，PGA 電路工作在放大模式下。電路可以進(jìn)一步的簡(jiǎn)化，參見圖6。圖中二選二開關(guān)以及PGA中最后復(fù)位級(jí)比較器被省略。通過給定開關(guān)組中開關(guān)A的輸入信號(hào)，可以選擇不同的RO與Rl的比值。設(shè)計(jì)的放大器增益為64.91dB，此時(shí)與開關(guān)聯(lián)接Rl端的電壓與輸入電壓相等。再通過電阻網(wǎng)絡(luò)的放大，最后輸出端(VOUT)獲得放大增益的信號(hào)。圖7是CTR3=4. 5時(shí)電路輸入和輸出端的波形以及PGA的電路增益6dB。需值得說明的是圖6中R0、Rl是圖1中R00、R01、R02、 R03的組合。(3)當(dāng)PGA電路工作于信號(hào)縮小模式下時(shí)，參見圖2、圖5此時(shí)CTROO為“1” (CTL1=4. 5V)、CTR01 為“0”(CTL2=0V)時(shí)，此時(shí) SPl=Sm、SP2=SN2，PGA 電路工作在信號(hào)縮小模式下。電路可以進(jìn)一步的簡(jiǎn)化，參見圖8。圖中二選二開關(guān)以及PGA中最后復(fù)位級(jí)比較器被省略。通過給定開關(guān)組中開關(guān)A的輸入信號(hào)，可以選擇不同的RO與Rl的比值。設(shè)計(jì)的放大器增益為64.91dB，此時(shí)與開關(guān)聯(lián)接Rl端的電壓與輸入電壓相等。再通過電阻網(wǎng)絡(luò)的放大，最后輸出端(VOUT)獲得縮小增益的信號(hào)。圖9是CTR3=4. 5時(shí)電路輸入和輸
8出端的波形以及PGA的電路增益_6dB。需值得說明的是圖6中R0、Rl是圖2中電阻R00、 R01、R02、R03 的組合。本實(shí)用新型僅僅對(duì)輸入信號(hào)實(shí)現(xiàn)了 -6dB- +6dB的增益變化范圍，參見表1。為了獲得比較完整的增益變化范圍，可以調(diào)整電阻網(wǎng)絡(luò)中各電阻比值，獲得更大的增益變化幅度。此處ROO的阻值為210K，ROl的阻值為160K，R02的阻值為130K，R03的阻值為500K。表1為為本實(shí)用新型可編程增益放大器的增益與各控制開關(guān)的關(guān)系的對(duì)應(yīng)表。表 權(quán)利要求1.一種可編程增益放大器PGA電路，其特征在于，包括 運(yùn)放單元組，對(duì)輸入信號(hào)進(jìn)行放大或縮??；電阻網(wǎng)絡(luò)單元，與所述運(yùn)放單元組的輸出端連接，通過所述電阻網(wǎng)絡(luò)單元的等效電阻比值來調(diào)節(jié)所述輸入信號(hào)放大或縮小的倍數(shù)；以及開關(guān)組單元，連接于所述運(yùn)放單元組和電阻網(wǎng)絡(luò)單元之間，并具有選擇所述運(yùn)放單元組放大或縮小和調(diào)節(jié)所述電阻網(wǎng)絡(luò)單元中的等效電阻比值的輸入控制端。
2.根據(jù)權(quán)利要求1所述的可編程增益放大器PGA電路，其特征在于，所述開關(guān)組單元的輸入控制端包括復(fù)位控制端。
3.根據(jù)權(quán)利要求2所述的可編程增益放大器PGA電路，其特征在于，所述運(yùn)放單元組由比較器單元10、12、17組成；所述開關(guān)組單元由開關(guān)單元13、14、15構(gòu)成的開關(guān)陣列，二選一開關(guān)單元16、18，二選二開關(guān)單元Il組成；電阻網(wǎng)絡(luò)由電阻R00、ROl、R02、R03組成； 其中，比較器單元IO的正向輸入端接信號(hào)輸入，負(fù)向輸入端與二選二開關(guān)單元Il的一輸出端SPl聯(lián)接，比較器單元IO輸出端與二選二開關(guān)單元Il的一輸入端SN1、電阻網(wǎng)絡(luò)中電阻 ROO的一端連接；二選二開關(guān)單元Il的另一輸入端SN2與開關(guān)組中開關(guān)單元13、14、15中的輸入端SP 連接，二選二開關(guān)單元Il的另一輸出端SP2連接比較器單元12的正向輸入端；二選二開關(guān)單元Il的兩個(gè)控制端連接外部控制信號(hào)CTR00、CTROl ；開關(guān)組中開關(guān)陣列13、14、15的控制信號(hào)輸入分別連接來自外部的輸入控制信號(hào) CTR1、CTR2、CTR3 ；開關(guān)單元13的輸入端SN連接電阻ROO的下端點(diǎn)、電阻ROl的上端點(diǎn)； 開關(guān)單元14的輸入端SN連接電阻ROl的下端點(diǎn)、電阻R02的上端點(diǎn)； 開關(guān)單元15的輸入端SN連接電阻R02的下端點(diǎn)、電阻R03的上端點(diǎn)； 電阻R03的下端點(diǎn)直接與直流偏置電平BOT相連接；比較器單元12的負(fù)向輸出端與其輸出端，以及二選一開關(guān)單元16的一輸入端sm連接；二選一開關(guān)單元16的輸入信號(hào)控制端CTL連接外部的輸入控制電平，二選一開關(guān)單元 16的另一輸入端SN2與電路的直流偏置電平BOT連接起來；二選一開關(guān)單元16的兩個(gè)輸出端連接在一起作為比較器單元17的正向輸入信號(hào)；二選一開關(guān)單元18的輸入控制端CTL作為所述的復(fù)位控制端接外部輸入控制信號(hào) reset ；二選一開關(guān)單元18的一輸入端Sm聯(lián)接比較器單元17的負(fù)向輸入，其另一輸入端 SN2連接直流偏置電平Β0Τ;二選一開關(guān)單元的兩個(gè)輸出端與比較器的單元17的輸出連接在一起。
4.根據(jù)權(quán)利要求3所述的可編程增益放大器PGA電路，其特征在于，所述開關(guān)單元包括反相器單元10、NMOS管單元MO、PMOS管單元Ml ；其中，NMOS管單元MO的柵端、反相器單元IO的輸入端VI與輸入控制端CTL連接； 反相器單元IO的輸出端VO與PMOS管單元Ml的柵端連接； NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端SN聯(lián)接； NMOS管單元MO的漏端、PMOS管單元Ml的源端與數(shù)據(jù)輸出端SP聯(lián)接；NMOS管單元MO的襯底與電路的最低電平gnd!連接； PMOS管單元Ml的襯底與電路的最高電平vdd!連接。
5.根據(jù)權(quán)利要求3所述的可編程增益放大器PGA電路，其特征在于，所述二選一開關(guān)單元包括反相器單元10、NMOS管單元MO、M2、PMOS管單元Ml、M3 ；其中，NMOS管單元MO的柵端、PMOS管單元M3的柵端、反相器的輸入端VI與輸入控制端CTL 連接；反相器單元IO的輸出端VO與PMOS管單元Ml、NMOS管單元M2的柵端連接；NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元MO的漏端、PMOS管單元Ml的源端與數(shù)據(jù)輸出端SPl聯(lián)接；NMOS管單元MO的襯底與電路的最低電平gnd!連接；PMOS管單元Ml襯底與電路的最高電平vdd!連接；NMOS管單元M2的源端、PMOS管單元M3的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元M2的漏端、PMOS管單元M3的源端與數(shù)據(jù)輸出端SP2聯(lián)接；PMOS管單元M2的襯底與電路的最低電平gnd!連接；PMOS管單元M3的襯底與電路的最高電平vdd ！連接。
6.根據(jù)權(quán)利要求3所述的可編程增益放大器PGA電路，其特征在于，所述二選二開關(guān)單元包括反相器單元10、II，NMOS管單元M0、M2、M6、M7，PMOS管單元M1、M3、M4、M5 ；其中，NMOS管單元MO、PMOS管單元M3的柵端、反相器單元IO的輸入端VI連接； 反相器單元IO的輸出端VO與PMOS管單元Ml、NMOS管單元M2的柵端與輸入控制端 CTLl連接；NMOS管單元MO的源端、PMOS管單元Ml的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元MO的漏端、PMOS管單元Ml的源端與數(shù)據(jù)輸出端SPl聯(lián)接；NMOS管單元MO的襯底與電路的最低電平gnd!連接；PMOS管單元Ml的襯底與電路的最高電平vdd!連接；NMOS管單元M2的源端、PMOS管單元M3的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元M2的漏端、PMOS管單元M3的源端與數(shù)據(jù)輸出端SPl聯(lián)接；NMOS管單元M2的襯底與電路的最低電平gnd!連接；PMOS管單元M3的襯底與電路的最高電平vdd!連接；PMOS管單元M5的柵端、NMOS管單元M6的柵端、反相器單元Il的輸入端VI與輸入控制端CTL2連接；反相器單元Il的輸出端VO與NMOS管單元M4的柵端、PMOS管單元M7的柵端連接；NMOS管單元M6的源端、PMOS管單元M4的漏端與數(shù)據(jù)輸入端Sm聯(lián)接；NMOS管單元M6的漏端、PMOS管單元M4的源端與數(shù)據(jù)輸出端SP2聯(lián)接；NMOS管單元M6的襯底與電路的最低電平gnd!連接；PMOS管單元M4的襯底與電路的最高電平vdd!連接；NMOS管單元M7的源端、PMOS管單元M5的漏端與數(shù)據(jù)輸入端SN2聯(lián)接；NMOS管單元M7的漏端、PMOS管單元M5的源端與數(shù)據(jù)輸出端SP2聯(lián)接；NMOS管單元M7的襯底與電路的最低電平gnd!連接；PMOS管單元M5的襯底與電路的最高電平vdd!連接。
專利摘要本實(shí)用新型提出了具有復(fù)位功能的可編程增益放大器，包括運(yùn)放單元組，用于對(duì)輸入信號(hào)進(jìn)行放大或縮??；電阻網(wǎng)絡(luò)單元，與所述運(yùn)放單元組的輸出端連接，通過所述電阻網(wǎng)絡(luò)單元的等效電阻比值來調(diào)節(jié)所述輸入信號(hào)放大或縮小的倍數(shù)；以及開關(guān)組單元，連接于所述運(yùn)放單元組和電阻網(wǎng)絡(luò)單元之間，根據(jù)開關(guān)組單元的輸入控制端的控制信號(hào)來選擇可編程增益放電路的工作狀態(tài)，并調(diào)節(jié)所述電阻網(wǎng)絡(luò)單元中的等效電阻比值。本實(shí)用新型的可編程增益放大器電路簡(jiǎn)單易行、支持多種工作模式且極低功耗。
文檔編號(hào)H03G3/20GK201956979SQ20102069205
公開日2011年8月31日 申請(qǐng)日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者佘爍杰, 劉書萌, 劉慶, 呂長(zhǎng)志, 彭振宇, 楊娟, 王任卿, 郭敏, 齊浩淳 申請(qǐng)人:北京工業(yè)大學(xué)