專利名稱：一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種模擬轉(zhuǎn)換電路，尤其是一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)。
背景技術(shù)：
傳統(tǒng)技術(shù)中，數(shù)模轉(zhuǎn)換芯片大多采用電荷定標(biāo)型或者電流定標(biāo)型結(jié)構(gòu)來(lái)實(shí)現(xiàn)。電荷定標(biāo)型數(shù)模轉(zhuǎn)換器正常工作需要不交疊的兩相時(shí)鐘，通過(guò)時(shí)鐘控制電容充放電，從而實(shí)現(xiàn)模數(shù)轉(zhuǎn)換功能。這種結(jié)構(gòu)精度較高，但是面積大，對(duì)寄生電容敏感，而且需要兩相時(shí)鐘，電路復(fù)雜。電流定標(biāo)型數(shù)模轉(zhuǎn)換器是用晶體管將參考電流源劃分成權(quán)值不等的幾組，輸入數(shù)字信號(hào)控制不同的開關(guān)從而選擇不同的輸出電流。電流定標(biāo)型數(shù)模轉(zhuǎn)換器有兩個(gè)主要缺點(diǎn)第一，不適合于低電壓的應(yīng)用場(chǎng)合，因?yàn)榫w管疊加在參考電流源上，在輸出電壓特別低的時(shí)候有可能會(huì)使得參考電流源進(jìn)入線性區(qū)，從而得不到正確的輸出信號(hào)。第二，需要比較大的參考電流，在分辨率較高時(shí)，太大的參考電流會(huì)使得功耗急劇增加。普通電流舵型結(jié)構(gòu)的DAC易于滿足高速度、高精度的要求。在DAC設(shè)計(jì)中，二進(jìn)制解碼電路簡(jiǎn)單，面積小，有利于提高工作速度，但其匹配性較差，有毛刺現(xiàn)象，易引入較大的 DNL誤差，在高位時(shí)尤其嚴(yán)重；溫度計(jì)解碼電路結(jié)構(gòu)具有良好的匹配性能，毛刺小，但其結(jié)構(gòu)復(fù)雜，面積和功耗相應(yīng)較大。為了優(yōu)化面積，提高性能，提出一種分段電流舵結(jié)構(gòu)的12位 DAC電路(高5位和中間4位采用溫度計(jì)譯碼結(jié)構(gòu)，低3位使用二進(jìn)制譯碼結(jié)構(gòu))。
(三)實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，它利用分段電流舵 (Segmented Current Steering)結(jié)構(gòu)，克服現(xiàn)有技術(shù)的不足，是一種高速度、高精度的數(shù)字模擬模轉(zhuǎn)換電路系統(tǒng)，且其操作簡(jiǎn)單，使用方便，可以更大限度地實(shí)現(xiàn)精度和速度的優(yōu)化組合，實(shí)用性很強(qiáng)。本實(shí)用新型的技術(shù)方案一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于它是由兩個(gè)或兩個(gè)以上的D/A子系統(tǒng)組成，其中所說(shuō)的每一個(gè)D/A子系統(tǒng)之間采用分段電流陀結(jié)構(gòu)；且每一個(gè)D/A子系統(tǒng)均由DAC轉(zhuǎn)換模塊、鎖存器單元、譯碼器電路、開關(guān)陣列電路、單位電流源陣列電路、二進(jìn)制加權(quán)電流源電路和2個(gè)電阻ROUT組成；其中所說(shuō)的DAC轉(zhuǎn)換模塊包括同步輸入的12位數(shù)字信號(hào)端D11-D0、信號(hào)輸入端CLK、高5位單位電流源信號(hào)IREF1、中間4 位的單位電流源信號(hào)IREF2、低3位的總電流源信號(hào)IREF3 ；所說(shuō)的鎖存器單元的輸入端接收DAC轉(zhuǎn)換芯片的12位數(shù)字信號(hào)端D12-D0的信號(hào)、信號(hào)輸入端CLK發(fā)出的時(shí)鐘驅(qū)動(dòng)信號(hào)、 以及譯碼器電路的輸出信號(hào)，其輸出端與譯碼器電路的輸入端和開關(guān)陣列電路的輸入端連接；所說(shuō)的開關(guān)陣列電路的輸出端與電流源陣列電路以及二進(jìn)制加權(quán)電流源電路的輸入端相連；所說(shuō)的電流源陣列電路的輸入端接收由高5位單位電流源信號(hào)IREF1、中間4位的單位電流源信號(hào)IREF2、低3位的總電流源信號(hào)IREF3發(fā)出的電流信號(hào)，輸出所需要的電流信號(hào)。上述所說(shuō)的鎖存器單元包括5個(gè)鎖存器，其中鎖存器1為高5位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的高5位同步輸入信號(hào)，輸出端連接譯碼器電路的輸入端；所說(shuō)的鎖存器2為中間4位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的中間4位同步輸入信號(hào)，輸出端連接譯碼器電路的輸入端；所說(shuō)的鎖存器3的輸入端連接譯碼器電路的輸出端，其輸出端與開關(guān)陣列電路的輸入端連接；所說(shuō)的鎖存器4的輸入端連接譯碼器電路的輸出端，其輸出端與開關(guān)陣列電路的輸入端連接；鎖存器5為低3位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的低3位同步輸入信號(hào)，其輸出端連接開關(guān)陣列電路的輸入端。上述所說(shuō)的譯碼器電路包括1個(gè)高5位的行溫度計(jì)譯碼器1、1個(gè)中間4位的行溫度計(jì)譯碼器2、1個(gè)高5位的列溫度計(jì)譯碼器3和1個(gè)中間4位的列溫度計(jì)譯碼器4 ；其中所說(shuō)的高5位的行溫度計(jì)譯碼器1的輸入端接收鎖存器1輸出的高5位信號(hào)，其輸出端與鎖存器3的輸入端連接；所說(shuō)的中間4位的行溫度計(jì)譯碼器2的輸入端接收鎖存器2輸出的中間4位信號(hào)，其輸出端與鎖存器4的輸入端連接；所說(shuō)的高5位的列溫度計(jì)譯碼器3的輸入端接收鎖存器1輸出的高5位信號(hào)，其輸出端與鎖存器3的輸入端連接；所說(shuō)的中間4 位的列溫度計(jì)譯碼器4接收鎖存器2輸出的中間4位信號(hào)，其輸出端與鎖存器4的輸入端連接。上述所說(shuō)的開關(guān)陣列電路包括1個(gè)高5位開關(guān)陣列1、1個(gè)中間4位開關(guān)陣列2和 1個(gè)低3位開關(guān)陣列3 ；其中所說(shuō)的高5位開關(guān)陣列1的輸入端與鎖存器3的輸出端連接， 其輸出端與單位電流源陣列電路的輸入端連接；所說(shuō)的中間4位開關(guān)陣列2的輸入端與鎖存器4的輸出端連接，其輸出端與單位電流源陣列電路的輸入端連接；所說(shuō)的低3位開關(guān)陣列3與鎖存器5的輸出端連接，其輸出端與二進(jìn)制加權(quán)電流源電路的輸入端連接。上述所說(shuō)的單位電流源陣列電路是由1個(gè)高5位MSB單位電流源矩陣1和1個(gè)中間4位ISB單位電流源矩陣2構(gòu)成；其中所說(shuō)的高5位MSB單位電流源矩陣1的輸入端與高5位開關(guān)陣列1的輸出端連接，同時(shí)接收高5位單位電流源信號(hào)IREF1，其輸出端輸出所需的電流信號(hào)；所說(shuō)的中間4位ISB單位電流源矩陣2的輸入端與中間4位開關(guān)陣列2的輸出端連接，同時(shí)接收中間4位的單位電流源信號(hào)IREF2，其輸出端輸出所需的電流信號(hào)。上述所說(shuō)的二進(jìn)制加權(quán)電流源電路是低3位LSB單位電流源矩陣3，其輸入端與低 3位開關(guān)陣列3的輸出端連接，同時(shí)接收低3位的單位電流源信號(hào)IREF3，其輸出端輸出所需的電流信號(hào)。上述所說(shuō)的高5位單位電流源信號(hào)IREF1、中間4位的單位電流源信號(hào)IREF2和低 3位的總電流源信號(hào)IREF3是外部給定電流源。上述所說(shuō)高5位MSB單位電流源矩陣1包含31個(gè)電流大小為IREFl的單位電流源，每個(gè)電流源的選通由高5位開關(guān)陣列1控制，其輸出為電流信號(hào)，正端接lout+，負(fù)端接 Iout-；所說(shuō)的中間4位ISB單位電流源矩陣2包含15個(gè)電流大小為IREF2的單位電流源， 每個(gè)電流源的選通由中間4位的開關(guān)陣列2控制，其輸出為電流信號(hào)，正端接lout+，負(fù)端接 Iout-o本實(shí)用新型的工作原理包括以下步驟①確定基準(zhǔn)電壓VREF與基準(zhǔn)電流IOUTFS以及輸出電流之間的轉(zhuǎn)換關(guān)系=IOUTFS =VREF/R = (I0UT+) + (I0UT-)②高5位電流源陣列由31個(gè)具有相等電流的電流源單元組成，中間4位由15個(gè)相等電流源組成，它的電流值是高位中每個(gè)電流源單元的1/16，低三位由二進(jìn)制加權(quán)電流源組成，可知IREFl = I0UTFS/25 = I0UTFS/32IREF2 = I0UTFS/2(5+4) = I0UTFS/512IREF3 = IREF2 = I0UTFS/2(5+4) = I0UTFS/512③輸出電壓與輸出電流之間的轉(zhuǎn)換關(guān)系的確定將由高5位MSB單位電流源矩陣1、中間4位ISB單位電流源矩陣2和低3位LSB 單位電流源矩陣三個(gè)部分的輸出電流線性相加，然后直接驅(qū)動(dòng)電阻負(fù)載R，負(fù)載R上產(chǎn)生的差分輸出電壓分別為VOUT+ = (IOUT+) ；VOUT- = (IOUT-) ；R 為 50 Ω 的接地電阻。上述所說(shuō)的步驟③中的IOUT+和IOUT-是DAC芯片的兩個(gè)互補(bǔ)的電流輸出端，當(dāng)所有輸入端都為低電平時(shí)，IOUT+ = 0，IOUT- = IOUTFS,當(dāng)所有輸入端都為高電平時(shí)，IOUT+ = I0UTFS*(1-1/4096)，IOUT- = I0UTFS/4096。本實(shí)用新型的優(yōu)越性①采用分段式電流舵結(jié)構(gòu)，將數(shù)字輸入碼分段，輸入信號(hào)以單位電流源型DAC來(lái)實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換，降低了技術(shù)難度，提高了電路的可靠性；②既可以避免較大的毛刺、非單調(diào)與較差的微分非線性誤差等問(wèn)題，又能夠減小總的芯片面積，進(jìn)一步提高DAC的轉(zhuǎn)換速度，誤差大大降低；③差分輸出，可以有效消除單端模式下的噪聲及失調(diào)誤差；④將一系列的電流源通過(guò)控制開關(guān)的方式‘引導(dǎo)’到負(fù)載上，基于電流復(fù)制而不是電流劃分，從而實(shí)現(xiàn)高速度和高精度的數(shù)字模擬模轉(zhuǎn)換功能；⑤更大限度地實(shí)現(xiàn)精度和速度的優(yōu)化組合，電路構(gòu)成結(jié)構(gòu)清晰，操作方便，實(shí)用性強(qiáng)。


圖1為本實(shí)用新型所涉一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)的整體結(jié)構(gòu)框圖。圖2為本實(shí)用新型所涉一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)的一個(gè)D/A子系統(tǒng)的結(jié)構(gòu)示意圖。圖3為本實(shí)用新型所涉一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)的一種實(shí)施例中的仿真結(jié)果曲線圖(輸入從111111111111到0000000000逐步下降時(shí)的輸出V0UT1)。圖4為本實(shí)用新型所涉一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)的一種實(shí)施例的結(jié)果的 INL (積分非線性)。圖5為本實(shí)用新型所涉一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)的一種實(shí)施例的結(jié)果的 DNL (微分非線性)。
具體實(shí)施方式
實(shí)施例一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)(見圖1、圖2)，其特征在于它是由兩個(gè)或兩個(gè)以上的D/A子系統(tǒng)組成，其中所說(shuō)的每一個(gè)D/A子系統(tǒng)之間采用分段電流陀結(jié)構(gòu)；且每一個(gè)D/A子系統(tǒng)均由DAC轉(zhuǎn)換模塊、鎖存器單元、譯碼器電路、開關(guān)陣列電路、單位電流源陣列電路、二進(jìn)制加權(quán)電流源電路和2個(gè)電阻ROUT組成；其中所說(shuō)的DAC轉(zhuǎn)換模塊包括同步輸入的12位數(shù)字信號(hào)端D11-D0、信號(hào)輸入端CLK、高5位單位電流源信號(hào)IREF1、中間4 位的單位電流源信號(hào)IREF2、低3位的總電流源信號(hào)IREF3 ；所說(shuō)的鎖存器單元的輸入端接收DAC轉(zhuǎn)換芯片的12位數(shù)字信號(hào)端D12-D0的信號(hào)、信號(hào)輸入端CLK發(fā)出的時(shí)鐘驅(qū)動(dòng)信號(hào)、 以及譯碼器電路的輸出信號(hào)，其輸出端與譯碼器電路的輸入端和開關(guān)陣列電路的輸入端連接；所說(shuō)的開關(guān)陣列電路的輸出端與電流源陣列電路以及二進(jìn)制加權(quán)電流源電路的輸入端相連；所說(shuō)的電流源陣列電路的輸入端接收由高5位單位電流源信號(hào)IREF1、中間4位的單位電流源信號(hào)IREF2、低3位的總電流源信號(hào)IREF3發(fā)出的電流信號(hào)，輸出所需要的電流信號(hào)。上述說(shuō)的鎖存器單元(見圖幻包括5個(gè)鎖存器，其中鎖存器1為高5位的鎖存器， 其輸入端接收DAC轉(zhuǎn)換芯片的高5位同步輸入信號(hào)，輸出端連接譯碼器電路的輸入端；所說(shuō)的鎖存器2為中間4位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的中間4位同步輸入信號(hào)，輸出端連接譯碼器電路的輸入端；所說(shuō)的鎖存器3的輸入端連接譯碼器電路的輸出端，其輸出端與開關(guān)陣列電路的輸入端連接；所說(shuō)的鎖存器4的輸入端連接譯碼器電路的輸出端， 其輸出端與開關(guān)陣列電路的輸入端連接；鎖存器5為低3位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的低3位同步輸入信號(hào)，其輸出端連接開關(guān)陣列電路的輸入端。上述所說(shuō)的譯碼器電路包括(見圖2) 1個(gè)高5位的行溫度計(jì)譯碼器1、1個(gè)中間4 位的行溫度計(jì)譯碼器2、1個(gè)高5位的列溫度計(jì)譯碼器3和1個(gè)中間4位的列溫度計(jì)譯碼器 4 ；其中所說(shuō)的高5位的行溫度計(jì)譯碼器1的輸入端接收鎖存器1輸出的高5位信號(hào)，其輸出端與鎖存器3的輸入端連接；所說(shuō)的中間4位的行溫度計(jì)譯碼器2的輸入端接收鎖存器 2輸出的中間4位信號(hào)，其輸出端與鎖存器4的輸入端連接；所說(shuō)的高5位的列溫度計(jì)譯碼器3的輸入端接收鎖存器1輸出的高5位信號(hào)，其輸出端與鎖存器3的輸入端連接；所說(shuō)的中間4位的列溫度計(jì)譯碼器4接收鎖存器2輸出的中間4位信號(hào)，其輸出端與鎖存器4的輸入端連接。上述所說(shuō)的開關(guān)陣列電路包括(見圖2)1個(gè)高5位開關(guān)陣列1、1個(gè)中間4位開關(guān)陣列2和1個(gè)低3位開關(guān)陣列3 ；其中所說(shuō)的高5位開關(guān)陣列1的輸入端與鎖存器3的輸出端連接，其輸出端與單位電流源陣列電路的輸入端連接；所說(shuō)的中間4位開關(guān)陣列2的輸入端與鎖存器4的輸出端連接，其輸出端與單位電流源陣列電路的輸入端連接；所說(shuō)的低3 位開關(guān)陣列3與鎖存器5的輸出端連接，其輸出端與二進(jìn)制加權(quán)電流源電路的輸入端連接。上述所說(shuō)的單位電流源陣列電路(見圖2)是由1個(gè)高5位MSB單位電流源矩陣1 和1個(gè)中間4位ISB單位電流源矩陣2構(gòu)成；其中所說(shuō)的高5位MSB單位電流源矩陣1的輸入端與高5位開關(guān)陣列1的輸出端連接，同時(shí)接收高5位單位電流源信號(hào)IREF1，其輸出端輸出所需的電流信號(hào)；所說(shuō)的中間4位ISB單位電流源矩陣2的輸入端與中間4位開關(guān)陣列2的輸出端連接，同時(shí)接收中間4位的單位電流源信號(hào)IREF2，其輸出端輸出所需的電流信號(hào)。上述所說(shuō)的二進(jìn)制加權(quán)電流源電路(見圖2、是低3位LSB單位電流源矩陣3，其輸入端與低3位開關(guān)陣列3的輸出端連接，同時(shí)接收低3位的單位電流源信號(hào)IREF3，其輸出端輸出所需的電流信號(hào)。上述所說(shuō)的高5位單位電流源信號(hào)IREF1、中間4位的單位電流源信號(hào)IREF2和低 3位的總電流源信號(hào)IREF3是外部給定電流源(見圖2)。上述所說(shuō)高5位MSB單位電流源矩陣1 (見圖2)包含31個(gè)電流大小為IREFl的單位電流源，每個(gè)電流源的選通由高5位開關(guān)陣列1控制，其輸出為電流信號(hào)，正端接lout+，負(fù)端接Iout-；所說(shuō)的中間4位ISB單位電流源矩陣2包含15個(gè)電流大小為IREF2的單位電流源，每個(gè)電流源的選通由中間4位的開關(guān)陣列2控制，其輸出為電流信號(hào)，正端接lout+， 負(fù)端接Iout-o 圖3是作為DAC應(yīng)用時(shí)，輸入從111111111111逐步變化到000000000000的輸出
結(jié)果曲線。 圖4、圖5是作為DAC應(yīng)用時(shí)的靜態(tài)誤差統(tǒng)計(jì)曲線，輸入從111111111111逐步變化到000000000000，從結(jié)果圖可以看出，在333M時(shí)鐘的采樣頻率下，輸出結(jié)果的積分非線性和微分非線性都非常好，大多在+/-0. 5LSB范圍內(nèi)，滿足12位DAC轉(zhuǎn)換的精度要求。
權(quán)利要求1.一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于它是由兩個(gè)或兩個(gè)以上的D/A子系統(tǒng)組成，其中所說(shuō)的每一個(gè)D/A子系統(tǒng)之間采用分段電流陀結(jié)構(gòu)；且每一個(gè)D/A子系統(tǒng)均由DAC 轉(zhuǎn)換模塊、鎖存器單元、譯碼器電路、開關(guān)陣列電路、單位電流源陣列電路、二進(jìn)制加權(quán)電流源電路和2個(gè)電阻ROUT組成；其中所說(shuō)的DAC轉(zhuǎn)換模塊包括同步輸入的12位數(shù)字信號(hào)端 DlI-DO、信號(hào)輸入端CLK、高5位單位電流源信號(hào)IREF1、中間4位的單位電流源信號(hào)IREF2、 低3位的總電流源信號(hào)IREF3 ；所說(shuō)的鎖存器單元的輸入端接收DAC轉(zhuǎn)換芯片的12位數(shù)字信號(hào)端D12-D0的信號(hào)、信號(hào)輸入端CLK發(fā)出的時(shí)鐘驅(qū)動(dòng)信號(hào)、以及譯碼器電路的輸出信號(hào)， 其輸出端與譯碼器電路的輸入端和開關(guān)陣列電路的輸入端連接；所說(shuō)的開關(guān)陣列電路的輸出端與電流源陣列電路以及二進(jìn)制加權(quán)電流源電路的輸入端相連；所說(shuō)的電流源陣列電路的輸入端接收由高5位單位電流源信號(hào)IREF1、中間4位的單位電流源信號(hào)IREF2、低3位的總電流源信號(hào)IREF3發(fā)出的電流信號(hào)，輸出所需要的電流信號(hào)。
2.根據(jù)權(quán)利要求1所述一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于所說(shuō)的鎖存器單元包括5個(gè)鎖存器，其中鎖存器1為高5位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的高5位同步輸入信號(hào)，輸出端連接譯碼器電路的輸入端；所說(shuō)的鎖存器2為中間4位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的中間4位同步輸入信號(hào)，輸出端連接譯碼器電路的輸入端；所說(shuō)的鎖存器3的輸入端連接譯碼器電路的輸出端，其輸出端與開關(guān)陣列電路的輸入端連接；所說(shuō)的鎖存器4的輸入端連接譯碼器電路的輸出端，其輸出端與開關(guān)陣列電路的輸入端連接； 鎖存器5為低3位的鎖存器，其輸入端接收DAC轉(zhuǎn)換芯片的低3位同步輸入信號(hào)，其輸出端連接開關(guān)陣列電路的輸入端。
3.根據(jù)權(quán)利要求1或2所述一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于所說(shuō)的譯碼器電路包括1個(gè)高5位的行溫度計(jì)譯碼器1、1個(gè)中間4位的行溫度計(jì)譯碼器2、1個(gè)高5位的列溫度計(jì)譯碼器3和1個(gè)中間4位的列溫度計(jì)譯碼器4 ；其中所說(shuō)的高5位的行溫度計(jì)譯碼器1的輸入端接收鎖存器1輸出的高5位信號(hào)，其輸出端與鎖存器3的輸入端連接；所說(shuō)的中間4位的行溫度計(jì)譯碼器2的輸入端接收鎖存器2輸出的中間4位信號(hào)，其輸出端與鎖存器4的輸入端連接；所說(shuō)的高5位的列溫度計(jì)譯碼器3的輸入端接收鎖存器1輸出的高 5位信號(hào)，其輸出端與鎖存器3的輸入端連接；所說(shuō)的中間4位的列溫度計(jì)譯碼器4接收鎖存器2輸出的中間4位信號(hào)，其輸出端與鎖存器4的輸入端連接。
4.根據(jù)權(quán)利要求1或2所述一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于所說(shuō)的開關(guān)陣列電路包括1個(gè)高5位開關(guān)陣列1、1個(gè)中間4位開關(guān)陣列2和1個(gè)低3位開關(guān)陣列3 ；其中所說(shuō)的高5位開關(guān)陣列1的輸入端與鎖存器3的輸出端連接，其輸出端與單位電流源陣列電路的輸入端連接；所說(shuō)的中間4位開關(guān)陣列2的輸入端與鎖存器4的輸出端連接，其輸出端與單位電流源陣列電路的輸入端連接；所說(shuō)的低3位開關(guān)陣列3與鎖存器5的輸出端連接，其輸出端與二進(jìn)制加權(quán)電流源電路的輸入端連接。
5.根據(jù)權(quán)利要求1所述一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于所說(shuō)的單位電流源陣列電路是由1個(gè)高5位MSB單位電流源矩陣1和1個(gè)中間4位ISB單位電流源矩陣2構(gòu)成； 其中所說(shuō)的高5位MSB單位電流源矩陣1的輸入端與高5位開關(guān)陣列1的輸出端連接，同時(shí)接收高5位單位電流源信號(hào)IREF1，其輸出端輸出所需的電流信號(hào)；所說(shuō)的中間4位ISB 單位電流源矩陣2的輸入端與中間4位開關(guān)陣列2的輸出端連接，同時(shí)接收中間4位的單位電流源信號(hào)IREF2，其輸出端輸出所需的電流信號(hào)。
6.根據(jù)權(quán)利要求1所述一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于所說(shuō)的高5位單位電流源信號(hào)IREFl、中間4位的單位電流源信號(hào)IREF2和低3位的總電流源信號(hào)IREF3是外部給定電流源。
7.根據(jù)權(quán)利要求5所述一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于所說(shuō)高5位MSB單位電流源矩陣1包含31個(gè)電流大小為IREFl的單位電流源，每個(gè)電流源的選通由高5位開關(guān)陣列1控制，其輸出為電流信號(hào)，正端接lout+，負(fù)端接Iout-；所說(shuō)的中間4位ISB單位電流源矩陣2包含15個(gè)電流大小為IREF2的單位電流源，每個(gè)電流源的選通由中間4位的開關(guān)陣列2控制，其輸出為電流信號(hào)，正端接lout+，負(fù)端接lout-。
8.根據(jù)權(quán)利要求1所述一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于所說(shuō)的二進(jìn)制加權(quán)電流源電路是低3位LSB單位電流源矩陣3，其輸入端與低3位開關(guān)陣列3的輸出端連接，同時(shí)接收低3位的單位電流源信號(hào)IREF3，其輸出端輸出所需的電流信號(hào)。
專利摘要一種新型數(shù)字模擬轉(zhuǎn)換系統(tǒng)，其特征在于它是由兩個(gè)或兩個(gè)以上的D/A子系統(tǒng)組成，每一個(gè)D/A子系統(tǒng)之間采用分段電流陀結(jié)構(gòu)；且均由DAC轉(zhuǎn)換模塊、鎖存器單元、譯碼器電路、開關(guān)陣列電路、單位電流源陣列電路、二進(jìn)制加權(quán)電流源電路和2個(gè)電阻ROUT組成；其優(yōu)越性①提高了電路的可靠性；②提高DAC的轉(zhuǎn)換速度，誤差低；③有效消除噪聲及失調(diào)誤差；④實(shí)現(xiàn)高速度和高精度的數(shù)字模擬模轉(zhuǎn)換功能；⑤電路構(gòu)成結(jié)構(gòu)清晰，操作方便，實(shí)用性強(qiáng)。
文檔編號(hào)H03M1/66GK201966894SQ20102069225
公開日2011年9月7日 申請(qǐng)日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者呂英杰, 張小興, 戴宇杰, 鄒玉峰 申請(qǐng)人:天津南大強(qiáng)芯半導(dǎo)體芯片設(shè)計(jì)有限公司