專利名稱：具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的制作方法
技術領域：
本發(fā)明有關于連續(xù)時間(continuous-time)三角積分(delta-sigma)模數(shù)轉換器 (Analog-to-Digital Converter, ADC), X^W^T^W^^^nl^ (compactstructure)的連續(xù)時間三角積分ADC。
背景技術：
三角積分ADC (也稱為Δ / Σ ADC)具有對量化噪聲頻譜整形以有效地從輸出中移除噪聲的一大優(yōu)勢。具體來講，三角積分ADC將噪聲從低頻移至高頻，以便輸出的噪聲能夠被低通濾波器過濾掉。由于相對于離散時間三角積分ADC來說，連續(xù)時間三角積分ADC能夠在更高的采樣頻率下運作，因此連續(xù)時間三角積分ADC更多的用在無線通信接收機中。參照圖1，圖1是傳統(tǒng)連續(xù)時間三角積分ADC100的示意圖。連續(xù)時間三角積分ADC100包括環(huán)路濾波器110、求和電路120、量化器130和電流數(shù)模轉換器(Digital to Analog Converter, DAC) 140。環(huán)路濾波器110對模擬輸入信號作噪聲整形 (noise-shape)，然后相應地輸出正環(huán)路電壓和負環(huán)路電壓V”求和電路120包括正輸入電阻R1+、負輸入電阻民―、正反饋電阻Rf+、負反饋電阻Rf-和全差動放大器121。電阻RI+、 Rl_、rf+、Rf_具有相同的電阻值R。求和電路120根據(jù)正反饋電流IFB+、負反饋電流IFB_以及環(huán)路電壓和產(chǎn)生正求和電壓Vs+和負求和電壓\_。量化器130根據(jù)正求和電壓Vs+ 和負求和電壓Vs_之間的差值輸出數(shù)字輸出信號電流DAC140根據(jù)數(shù)字輸出信號
的值從求和電路120獲取正反饋電流Ifb+以及向求和電路120提供負反饋電流IFB_，或者向求和電路120提供正反饋電流Ifb+并從求和電路120獲取負反饋電流IFB_。舉例來說，若數(shù)字輸出信號的值大于零，電流DAC140則向求和電路120提供正反饋電流Ifb+并從求和電路120獲取負反饋電流IFB_ ；若數(shù)字輸出信號Siwut的值小于零，電流DAC140則從求和電路 120獲取正反饋電流IFB+并向求和電路120提供負反饋電流IFB_。反饋電流Ifb+和IFB_的幅值均為(NdqutX Idac)，其中 Idac 是電流 DAC140 的最低有效位(Least Significant Bit，LSB) 電流的幅值，Niwut是數(shù)字輸出信號Siwut所代表的值。舉例來說，若數(shù)字輸出信號^ott所代表的值Ndqut是(+3)，電流DAC140則以從求和電路120獲取幅值為3 X Idac的正反饋電流IFB+ 并向求和電路120提供幅值為3X IDA。的負反饋電流IFB_ ；若數(shù)字輸出信號Siwut所代表的值 Ndout是(-2)，電流DAC140則向求和電路120提供幅值為2X IDAe的正反饋電流IFB+并從求和電路120獲取幅值為2X IDAe的負反饋電流IFB_。求和電壓Vs+和Vs_間的差值可用如下方程序表示(Ys-YsJ = (VL+-VLJ -2 X Ndout X Idac XR... (1).由于傳統(tǒng)的連續(xù)時間三角積分ADC結構比較復雜、布局面積比較浪費且環(huán)路延遲增大，造成了更高的成本以及更壞的系統(tǒng)穩(wěn)定性。

發(fā)明內容
有鑒于此，本發(fā)明提供一種具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器。
本發(fā)明一個實施例提供一種具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，包括環(huán)路濾波器，用于接收模擬輸入信號，并對模擬輸入信號作噪聲整形，且相應地輸出第一環(huán)路電壓和第二環(huán)路電壓；求和電路，包括第一求和電阻，用于將第一反饋電流變換為第一反饋電壓，以及對第一環(huán)路電壓和第一反饋電壓求和以產(chǎn)生第一求和電壓；以及量化器，用于根據(jù)第一求和電壓和第二環(huán)路電壓的差值產(chǎn)生數(shù)字輸出信號；以及電流數(shù)模轉換器，用于根據(jù)數(shù)字輸出信號產(chǎn)生第一反饋電流。本發(fā)明另一個實施例提供一種具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，包括環(huán)路濾波器，包括三角積分調變器，用于接收模擬輸入信號，并對模擬輸入信號作噪聲整形，且相應地輸出第一模擬信號和第二模擬信號；以及輸出級，用于輸出第一環(huán)路電壓和第二環(huán)路電壓，包括第一輸出晶體管，包括控制端，用于接收第一模擬信號；第一端， 用于接收第一參考電流；以及第二端；其中第一輸出晶體管根據(jù)第一模擬信號和第一參考電流在第一輸出晶體管的第一端輸出第一環(huán)路電壓；以及第二輸出晶體管，包括控制端， 用于接收第二模擬信號；第一端，用于接收第一參考電流；以及第二端；其中第二輸出晶體管根據(jù)第二模擬信號和第一參考電流在第二輸出晶體管的第一端輸出第二環(huán)路電壓；以及量化器，用于根據(jù)第一環(huán)路電壓和第二環(huán)路電壓間的差值輸出數(shù)字輸出信號，量化器包括 第一參考電流模塊，用于提供第一參考電流；第一分壓器，耦接于第一輸出晶體管的第一端和第一參考電流模塊之間，用于接收第一參考電流，第一分壓器包括(N1-I)個第一分壓電阻，用于根據(jù)第一參考電流產(chǎn)生N1個第一比較電壓，且第A個第一比較電壓可用如下方程序表示-ycA+ = VC1++IEEFX (A-I) XRq ；第二分壓器，耦接于第二輸出晶體管的第一端和第一參考電流模塊之間，用于接收第一參考電流，第二分壓器包括(N1-I)個第二分壓電阻，用于根據(jù)第一參考電流產(chǎn)生N1個第二比較電壓，且第B個第二比較電壓可用如下方程序表示 VCB- = VC1_+IEEFX (B-I) XRq ；其中 A、B 和 N1 為正整數(shù)，1 彡 A 彡 N1,1 彡 B 彡 N1, VCA+ 代表第 A個第一比較電壓，V。B_代表第B個第二比較電壓，V。1+代表第一第一比較電壓，Va_代表第一第二比較電壓，Ikef代表第一參考電流的幅值，以及&代表(N1-I)個第一分壓電阻其中之一的電阻值或(N1-I)個第二分壓電阻其中之一的電阻值；其中(N1-I)個第一分壓電阻和(N1-I)個第二分壓電阻的電阻值相同；以及比較模塊，包括(N1-I)個比較器，用于產(chǎn)生 (N1-I)個比較結果信號；其中(N1-I)個比較器的第M個比較器比較(N1-I)個第一比較電壓的第M個第一比較電壓和(N1-I)個第二比較電壓的第(N1-M)個第二比較電壓，以產(chǎn)生第 M個比較結果信號，且1彡M彡(N1-I)；其中數(shù)字輸出信號系通過將(N1-I)個比較結果信號相結合所獲得；以及電流數(shù)模轉換器，耦接于第一分壓器、第二分壓器和第一參考電流模塊，用于根據(jù)數(shù)字輸出信號產(chǎn)生第一反饋電流和第二反饋電流。通過利用本發(fā)明，具有緊湊結構的連續(xù)時間三角積分ADC節(jié)省了布局面積和電流損耗，提升了系統(tǒng)性能。如下詳述其他實施例和優(yōu)勢。本部分內容并非對發(fā)明作限定，本發(fā)明范圍由權利要求所限定。


圖1是傳統(tǒng)連續(xù)時間三角積分ADC的示意圖。圖2是根據(jù)本發(fā)明的第一實施例的具有緊湊結構的連續(xù)時間三角積分ADC的示意圖。圖3是根據(jù)本發(fā)明的量化器的架構示意圖。圖4是根據(jù)本發(fā)明第二實施例的連續(xù)時間三角積分ADC的示意圖。圖5是連續(xù)時間三角積分ADC的環(huán)路濾波器的示意圖。圖6是根據(jù)本發(fā)明第三實施例的連續(xù)時間三角積分ADC的示意圖。圖7是根據(jù)電流DAC的第一實施例的電流DAC的示意圖。圖8是根據(jù)電流DAC第二實施例的電流DAC的示意圖。
具體實施例方式請參照圖2，圖2是根據(jù)本發(fā)明的第一實施例的具有緊湊結構的連續(xù)時間三角積分ADC 200的示意圖。連續(xù)時間三角積分ADC 200包括環(huán)路濾波器210、求和電路220、量化器230和電流DAC 2400環(huán)路濾波器210、量化器230和電流DAC240的結構和功能與圖 1所示的環(huán)路濾波器110、量化器130和電流DAC140相似，此處為簡潔，不再贅述。求和電路220包括正求和電阻Rs+和負求和電阻&_。正求和電阻Rs+和負求和電阻Rs-具有相同的電阻值R。正求和電阻Rs+和負求和電阻Rs_將反饋電流Ifb+和IFB_分別變換為反饋電壓Vfb+和VFB_，并將環(huán)路電壓t和與反饋電壓Vfb+和Vfb-分別求和，以產(chǎn)生求和電壓Vs+和Vs_，具體描述如下。正反饋電壓VFB+是正求和電阻的電壓降，通過正反饋電流IFB+流經(jīng)正求和電阻 Rs+所產(chǎn)生。正反饋電流IFB+的方向由數(shù)字輸出信號Siwut的值所決定。舉例來說，若數(shù)字輸出信號Siwut的值Nmut大于零，電流DAC240則向求和電路220提供正反饋電流IFB+，意味著正反饋電流Ifb+從節(jié)點P2流向P1 ；若數(shù)字輸出信號Siwut代表的值小于零，電流DAC240則從求和電路120獲取正反饋電流IFB+，意味著正反饋電流Ifb+從節(jié)點P1流向P2。反饋電流Ifb+ 的幅值為(NdqutX Idac)，其中Idac是電流DAC240的LSB電流的幅值。這樣，正反饋電壓VFB+ 的電壓電平為(-NiwutX IdacXI^+)。通過對正反饋電壓VFB+和正環(huán)路電壓求和得到正求和電壓Vs+。負反饋電壓Vfb-是負求和電阻Rs_的電壓降，通過負反饋電流IFB_流經(jīng)負求和電阻 IV所產(chǎn)生。負反饋電流Ifb-的方向由數(shù)字輸出信號Siwut的值所決定。舉例來說，若值Nmut 大于零，電流DAC240則從求和電路220獲取負反饋電流IFB_，意味著負反饋電流IFB_從節(jié)點 N1流向N2 ；若值Niwut小于零，電流DAC240則向求和電路120提供負反饋電流IFB_，意味著負反饋電流Ifb-從節(jié)點N2流向K。負反饋電流IFB_的幅值為(NmutX IDAe)，其中IDAe是電流 DAC240的LSB電流的幅值。這樣，負反饋電壓VFB_的電壓電平為(Ndqut X Idac X 。通過對負反饋電壓VFB_和負環(huán)路電壓求和得到負求和電壓\_。結果，根據(jù)前述內容，求和電壓Vs+和Vs_間的差值可用如下方程序表示(Ys-YsJ = (VL++VFB+)-(VL_+VFBJ= (VL+-IFB+ X Rs+) - (VL_+IFB_ X RsJ= (VL+-IFB+ XR)-(VL_+IFB_ X R)= (Vl+-NdoutX IdacXR)-(Vl_+Nd。utX IdacXR)= (VL+-VLJ-2XSdoutX IdacXR... (2)；比較方程式⑴和0)，求和電壓Vs+和Vs_間的差值保持相同的值。因此，連續(xù)時間三角積分ADC 200可在緊湊的求和電路220下運作，節(jié)省布局面積的損耗。以上只是一種例舉方式，除此之外，可做多種變形，例如正求和電阻和負求和電阻不同是存在，當只存在正求和電阻時，差值的計算就變?yōu)閷η蠛碗妷篤s+和環(huán)路電壓Vp的求差；相似地，當只存在負求和電阻時，差值的計算就變?yōu)閷η蠛碗妷簐s_和環(huán)路電壓Vy的求差。請參照圖3，圖3是根據(jù)本發(fā)明的量化器230的架構示意圖。量化器230包括正輸入晶體管仏+、負輸入晶體管仏―、正分壓器231、負分壓器232、參考電流模塊233和比較模塊 234。參考電流模塊233包括兩個電流源2331和2332。電流源2331和2332分別提供一個參考電流Ikef至分壓器231和232。參考電流的幅值為常數(shù)。分壓器231和232分別包括多個正分壓電阻Rqxi Rqx0m)和多個負分壓電阻Rqyi Rqy0m),其中分壓電阻Rqxi Rqx0m) 和Rqyi Rqy0m)均具有相同的電阻值&。電阻值&與電阻值R有關，其關系可表述如下R = (N-I) XRq. . . (3)；分壓電阻Rqxi Rqx0m)和Rqyi Rqy0m)用于分別在節(jié)點& \上產(chǎn)生正比較電壓Vxi Vxn和在節(jié)點Y1 Yn上產(chǎn)生正比較電壓Vyi Vyno比較電壓Vxi Vxn和Vyi Vyn 可用如下方程序表示Vxa = Vxl+IEEFX (A-I) XRq...⑷；Vyb = VY1+IEEFX (B-I) XRq. . . (5)；其中1彡A彡N，1彡B彡N，A、B和N為正整數(shù)，Vxa和Vyb分別代表第A個正比較電壓(正分壓器231的節(jié)點\上的電壓)和第B個負比較電壓(正分壓器232的節(jié)點A 上的電壓)。輸入晶體管Q1+和Q1-的第一端分別耦接于分壓器231和232 ；輸入晶體管Q1+ 和Q1-的控制端分別耦接于求和電路220的正求和電阻(節(jié)點P2)和負求和電阻(節(jié)點N2)。輸入晶體管Q1+和Q1-通過輸入晶體管Q1+和Q1-的第一端分別將第一正比較電壓Vn 和第一負比較電壓Vyi輸出至分壓器231和232，使之分別作為分壓器231和232的偏壓。 由于流經(jīng)晶體管QI+和Q1-的參考電流的幅值是相同的，因此正輸入晶體管Q1+的第一端和控制端間的電壓降(正變換電壓)VT+以及負輸入晶體管Q1-的第一端和控制端間的電壓降 (負變換電壓)VT_是固定的。由于第一正比較電壓Vxi的電壓電平等于(VS++VT+)，第一負比較電壓Vyi的電壓電平等于(VS_+VT_)，因此將變換電壓VT+和VT_設計為相等，以便(Vxi-Vyi) 等于(vs+-vs_)。比較模塊234包括多個比較器CMP1 CMPfrl)。比較器CMP1 CMPfrl)對比較電壓Vxi Vxn和Vyi Vyn進行比較，以分別產(chǎn)生比較結果信號、 ^fr1)。舉例來說，若正比較電壓Vxi高于負比較電壓Vy(n_d，比較器CMP1則輸出邏輯1的比較結果信號、；若正比較電壓Vxi低于負比較電壓Vy(n_d，比較器CMP1則輸出邏輯0的比較結果信號^115若正比較電壓Vx2高于負比較電壓VY(N_2)，比較器CMP2則輸出邏輯1的比較結果信號Sb2 ；若正比較電壓Vx2低于負比較電壓VY(N_2)，比較器CMP2則輸出邏輯0的比較結果信號&2。其余的比較器CMP3 CMPfrl)以相似的方式運作。通過將比較結果信號^ ^frl)結合獲得數(shù)字輸出信號&QUT。舉例來說，假設^ott是3位的信號且按照1的補碼方法(1’ s complement method)數(shù)字輸出信號表示的值Nmut位于-3和3之間。比較結果信號^代表最高有效位(Most Significant Bit，MSB)，且比較結果信號&一)代表LSB。這樣，數(shù)字輸出信號^ott可由[SB1，SB2，&3]表示。若數(shù)字輸出信號^ott為[1，0，0]，則值Nmut為-3。若數(shù)字輸出信號VitS
，則值隊^為3，等等。因此，第A個比較結果信號Sba由第A個正比較電壓Vxa和第(N-A)個負比較電壓VY(N_A)之間的差值所決定，且根據(jù)方程式(3)、(4)和 (5)，比較電壓Vxa和VY(N_A)之間的差值可用如下方程序表示Vxa-Vym= [Vxl+IEEFX (A-I) XRQ]-[VY1+IEEFX (N-A-I) XRq]= (Vxi-Vyi)-IeefX (Ν-2ΧΑ) XRq = (VL+-VLJ -2 X Ndout X Idac X R-Ieef X (Ν-2-Α) X Rq= (VL+-VLJ -2 X Ndout X IdacX (N-I) X Rq-IeefX (N-2-A) XRq... (6)；其中1彡A彡(N-I)，A為正整數(shù)，由于數(shù)字輸出信號^ott由比較結果信號^ Sefrl)獲得，比較結果信號^ 由方程式(6)決定，因此可由方程式(6)獲得數(shù)字輸 iiS fn Sdout ο參照圖4，圖4是根據(jù)本發(fā)明第二實施例的連續(xù)時間三角積分ADC 400的示意圖。 連續(xù)時間三角積分ADC 400包括環(huán)路濾波器210、電流DAC240和量化器430。環(huán)路濾波器 210和電流DAC240的功能已在之前有所描述，此處為簡潔，不再贅述。需注意，量化器430 整合了求和功能，因此不再需要求和電路。相較于量化器230，量化器430不包括輸入晶體管91+和仏_。換言之，在連續(xù)時間三角積分ADC 200中，環(huán)路濾波器210的輸出端O1和& 分別耦接于輸入晶體管Q1+和Q1-的控制端。而在連續(xù)時間三角積分ADC400中，環(huán)路濾波器 210的輸出端O1和&分別耦接于輸入分壓器231和232。因此，在連續(xù)時間三角積分ADC 400中，比較電壓V5il和、分別等于環(huán)路電壓t和V”此外，在連續(xù)時間三角積分ADC 200 中，電流DAC240的輸出端O1和&分別耦接于輸入晶體管QI+和Q1-的控制端。而在連續(xù)時間三角積分ADC 400中，電流DAC240的輸出端O1耦接于電流源2331和分壓器231的節(jié)點 Xn,電流DAC240的輸出端&耦接于電流源2332和分壓器232的節(jié)點Yn。這樣，第A個正比較電壓Vxa和第(N-A)個負比較電壓VY(N_A)間的差值可由如下方程序表示Vxa-Vym= [Vxi-NdoutX IdacX (N-I) XRq+IeefX (A-I) X Rq] - [Vy1+Ndout X IdacX (N-I) XRq+Ieef X (N-A-I) XRq]= (VL+-VLJ -2XNdoutX IdacX (N-I) XRq-IeefX (N_2ΧΑ) XRq. .. (7)；通過比較方程式(6)和(7)，推導出由正比較電壓Vxa和負比較電壓VY(N_A)間的差值所決定的比較結果信號Sba保持相同的值。也就是說，連續(xù)時間三角積分ADC400等效于連續(xù)時間三角積分ADC200。此外，由于在量化器430和環(huán)路濾波器210之間不存在求和電路， 因此降低了從環(huán)路濾波器210輸出至量化器430的延遲，提升了連續(xù)時間三角積分ADC400 的系統(tǒng)穩(wěn)定性。請參照圖5，圖5是連續(xù)時間三角積分ADC 400的環(huán)路濾波器210的示意圖。環(huán)路濾波器210包括輸出級211和三角積分調變器212。三角積分調變器212接收模擬輸入信號 5ΑΙΝ，并對其作噪聲整形，且相應地產(chǎn)生正模擬信號^和負模擬信號SA_。輸出級211包括參考電流模塊2111、正輸出晶體管Qtj+和負輸出晶體管Qp參考電流模塊2111包括兩個電流源21111和21112。電流源21111和21112提供足夠的電流給輸出晶體管Qtj+和Q0_， 以便晶體管和仏-能夠運作于飽和區(qū)域且用作源極跟隨器(source follower).正輸出晶體管(V的控制端接收正模擬信號SA+ ；正輸出晶體管(V的第一端(源極)根據(jù)正模擬信號SA+輸出正環(huán)路電壓\+。負輸出晶體管(V的控制端接收負模擬信號SA_ ；正輸出晶體管 (V的第一端(源極)根據(jù)負模擬信號SA_輸出負環(huán)路電壓V”電流源21111和正輸出晶體管Q0+間的節(jié)點O1以及電流源21112和負輸出晶體管Q0-間的節(jié)點&是環(huán)路濾波器210的輸出端，用于輸出環(huán)路電壓L和\_。參照圖6，圖6是根據(jù)本發(fā)明第三實施例的連續(xù)時間三角積分ADC 600的示意圖。 連續(xù)時間三角積分ADC 600的結構和運作原理和連續(xù)時間三角積分ADC 400類似，比如三角積分調變器612功能與運作則與三角積分調變器212相似。不同的是，在連續(xù)時間三角積分ADC 600中，環(huán)路濾波器610的輸出級611不包括參考電流模塊2111。輸出晶體管Qq+ 和Qq-的第一端分別通過分壓器231(節(jié)點)C1)和232(節(jié)點Y1)耦接于電流源2331和2332。 由于電流源2331和2332提供的電流足夠輸出晶體管I和Q0-運作在飽和區(qū)域，因此環(huán)路濾波器610的輸出級611中不再需要圖5所示的電流源21111和21112。輸出晶體管Qq+和 Q0-可作為源極跟隨器運作來輸出環(huán)路電壓和\_，以便連續(xù)時間三角積分ADC 600與連續(xù)時間三角積分ADC 400等效，并由于節(jié)省了電流源21111和21112而降低了電流損耗。參照圖7，圖7是根據(jù)電流DAC240的第一實施例的電流DAC340的示意圖。電流 DAC340包括譯碼器；341和單元電路(cell circuit) 3420譯碼器；341從其輸入端I1 Ifrl) 接收數(shù)字輸出信號Siwut (比較結果信號^ ^frl))。譯碼器341根據(jù)數(shù)字輸出信號輸出開關信號、 ^。單元電路342根據(jù)開關信號、 產(chǎn)生反饋電流IFB+和IFB_。單元電路342包括注入電流模塊(souring current module) 3421、輸出電流模塊(draining current module) 3422和多個單元C1 CM。注入電流模塊3421包括多個注入電流源IDAm IDACPM。輸出電流模塊；3422包括多個輸出電流源Idacni Idacmo注入電流源Idacpi Idacpm和輸出電流源 Idacni Idacnm 提供相同幅值IDAe的電流。多個單元C1 Cm中的每個單元包括四個開關。例如，單元C1包括四個開關SW1PA、SWipb, SWina和SW1NB。開關SW1PA、SWipb, SWina和 SWinb的控制端C耦接于譯碼器的輸出端Z1，用于接收開關控制信號、；開關SW1PA、SWipb, SWina和SWinb的第一端1根據(jù)開關控制信號Sa耦接于開關SW1PA、SWipb, SWina和SWinb的第二端2。特別是，若開關控制信號、表明“輸出”，則開關SWina和SWipb將其第一端1耦接于第二端2，但開關SWinb和SWipa并不將其第一端1耦接于第二端2。這樣，輸出電流源Idacmi 通過單元C1從電流DAC340的輸出端O1輸出幅值為Idac的電流，注入電流源IDAm將幅值為 Idac的電流通過單元C1注入到電流DAC340的輸出端02。若開關控制信號、表明“注入”， 則開關SWinb和SWipa將其第一端1耦接于第二端2，但開關SWina和SWipb并不將其第一端1 耦接于第二端2。這樣，輸出電流源Idacni通過單元C1從電流DAC340的輸出端仏輸出幅值為I·的電流，注入電流源Idacpi將幅值為Idac的電流通過單元C1注入到電流DAC340的輸出端Oi。其余單元C2 Cm的結構和運作與單元C1類似，此處為簡潔不再贅述。通過譯碼器341將數(shù)字輸出信號Sdqut變換為開關控制信號、 Sqi，且電流模塊3421和3422根據(jù)開關控制信號、 Sqi通過單元C1 Cm輸出/注入電流，電流DAC340根據(jù)數(shù)字輸出信號 Sdout產(chǎn)生反饋電流Ifb+和Ifb-。請參照圖8，圖8是根據(jù)電流DAC240第二實施例的電流DAC440的示意圖。電流 DAC440包括譯碼器441和單元電路442。譯碼器441的結構和運作原理和譯碼器341類似，此處為簡潔不再贅述。比較單元電路442和342，單元電路442的每個單元C1 Cm僅包括兩個開關，且單元電路442僅包括注入電流模塊4421。舉例來說，單元C1包括兩個開關SWipa和SW1PB。注入電流源Idacpi提供單元電流IDAm。需注意，單元電流IDAm Idacpm的幅值全部等于IDA。2，且幅值IDA。2不同于前述幅值IDA。。這樣，根據(jù)幅值IDA。2對量化器230和430 的電流源2331和2332所提供的電流幅值進行調整，以保持正確輸出數(shù)字輸出信號&QUT。 開關SW1PA、SWipb根據(jù)開關控制信號、將其第一端1耦接于第二端2。舉例來說，若開關控制信號、表明“輸出”，則開關SWipb將其第一端1耦接于第二端2，但開關Wipa并不將其第一端1耦接于第二端2。這樣，注入電流源IDAm從電流DAC440的輸出端仏通過單元C1注入幅值為IDAe2的電流。若開關控制信號、表明“注入”，則開關SWipa將其第一端1耦接于第二端2，但開關SWipb并不將其第一端1耦接于第二端2。這樣，注入電流源IDAm從電流 DAC440的輸出端O1通過單元C1注入幅值為Idac2的電流。其余單元C2 Cm的結構和運作與單元C1類似，此處為簡潔不再贅述。通過譯碼器441將數(shù)字輸出信號變換為開關控制信號、 Sqi，且單元C1 Cm根據(jù)開關控制信號、 輸出/注入電流，電流DAC440 根據(jù)數(shù)字輸出信號產(chǎn)生反饋電流Ifb+和IFB_?？傊?，本發(fā)明提供具有緊湊求和電路的連續(xù)時間三角積分ADC。此外，本發(fā)明進一步將求和功能整合到量化器中，減少環(huán)路濾波器的輸出級的電流源，以及減少電流DAC中的電流源和開關。這樣，連續(xù)時間三角積分ADC變得緊湊，節(jié)省了布局面積和電流損耗，提升了系統(tǒng)性能。雖然本發(fā)明已就較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作各種的變更和潤飾。因此，本發(fā)明的保護范圍當視之前的權利要求書所界定為準。
權利要求
1. 一種具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于，包括 環(huán)路濾波器，包括三角積分調變器，用于接收模擬輸入信號，并對所述模擬輸入信號作噪聲整形，且相應地輸出第一模擬信號和第二模擬信號；以及輸出級，用于輸出第一環(huán)路電壓和第二環(huán)路電壓，包括 第一輸出晶體管，包括 控制端，用于接收所述第一模擬信號； 第一端，用于接收第一參考電流；以及Λ-Λ- ~·上山弟一兄而；其中所述第一輸出晶體管根據(jù)所述第一模擬信號和所述第一參考電流在所述第一輸出晶體管的所述第一端輸出所述第一環(huán)路電壓；以及第二輸出晶體管，包括 控制端，用于接收所述第二模擬信號； 第一端，用于接收所述第一參考電流；以及Λ-Λ- ~·上山弟一兄而；其中所述第二輸出晶體管根據(jù)所述第二模擬信號和所述第一參考電流在所述第二輸出晶體管的所述第一端輸出所述第二環(huán)路電壓；以及量化器，用于根據(jù)所述第一環(huán)路電壓和所述第二環(huán)路電壓間的差值輸出數(shù)字輸出信號，所述量化器包括第一參考電流模塊，用于提供所述第一參考電流；第一分壓器，耦接于所述第一輸出晶體管的所述第一端和所述第一參考電流模塊之間，用于接收所述第一參考電流，所述第一分壓器包括(N1-I)個第一分壓電阻，用于根據(jù)所述第一參考電流產(chǎn)生N1個第一比較電壓，且第A個第一比較電壓可用如下方程序表示 VCA+ = VC1++IEEFX (A-I) XRq ；第二分壓器，耦接于所述第二輸出晶體管的所述第一端和所述第一參考電流模塊之間，用于接收所述第一參考電流，所述第二分壓器包括(N1-I)個第二分壓電阻，用于根據(jù)所述第一參考電流產(chǎn)生N1個第二比較電壓，且第B個第二比較電壓可用如下方程序表示 Vcb- = VC1_+IEEFX (B-I) XRq ；其中A、B和N1為正整數(shù)，1彡A彡N1,1彡B彡N1, Vffl+代表所述第A個第一比較電壓， Vcb-代表所述第B個第二比較電壓，VC1+代表第一個第一比較電壓，VC1_代表第一個第二比較電壓，Ikef代表所述第一參考電流的幅值，以及&代表所述(N1-I)個第一分壓電阻其中之一的電阻值或所述(N1-I)個第二分壓電阻其中之一的電阻值；其中所述(N1-I)個第一分壓電阻和所述(N1-I)個第二分壓電阻的電阻值相同；以及比較模塊，包括(N1-I)個比較器，用于產(chǎn)生(N1-I)個比較結果信號；其中所述(N1-I) 個比較器的第M個比較器比較所述(N1-I)個第一比較電壓的第M個第一比較電壓和所述(N1-I)個第二比較電壓的第(N1-M)個第二比較電壓，以產(chǎn)生第M個比較結果信號，且 1 ^ M ^ (N1-I)；其中所述數(shù)字輸出信號系通過將所述(N1-I)個比較結果信號相結合所獲得；以及電流數(shù)模轉換器，耦接于所述第一分壓器、所述第二分壓器和所述第一參考電流模塊，用于根據(jù)所述數(shù)字輸出信號產(chǎn)生所述第一反饋電流和所述第二反饋電流。
2.如權利要求1所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述電流數(shù)模轉換器包括譯碼器，用于根據(jù)所述數(shù)字輸出信號輸出N2個開關控制信號，N2代表正整數(shù)；以及單元電路，用于根據(jù)所述N2個開關控制信號產(chǎn)生所述第一反饋電流和所述第二反饋電流。
3.如權利要求1所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述環(huán)路濾波器更包括第二參考電流模塊，用于提供第二參考電流至所述第一輸出晶體管和所述第二輸出晶體管。
4.一種具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于，包括環(huán)路濾波器，用于接收模擬輸入信號，并對所述模擬輸入信號作噪聲整形，且相應地輸出第一環(huán)路電壓和第二環(huán)路電壓； 求和電路，包括第一求和電阻，用于將第一反饋電流變換為第一反饋電壓，以及對所述第一環(huán)路電壓和所述第一反饋電壓求和以產(chǎn)生第一求和電壓； 以及量化器，用于根據(jù)所述第一求和電壓和所述第二環(huán)路電壓的差值產(chǎn)生數(shù)字輸出信號；以及電流數(shù)模轉換器，用于根據(jù)所述數(shù)字輸出信號產(chǎn)生所述第一反饋電流。
5.如權利要求4所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述電流數(shù)模轉換器根據(jù)所述數(shù)字輸出信號產(chǎn)生第二反饋電流；其中所述求和電路還包括第二求和電阻，用于將所述第二反饋電流變換為第二反饋電壓，以及對所述第二環(huán)路電壓和所述第二反饋電壓求和以產(chǎn)生第二求和電壓；其中所述量化器根據(jù)所述第一求和電壓和所述第二求和電壓的差值產(chǎn)生所述數(shù)字輸出信號。
6.如權利要求5所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述第一求和電阻和所述第二求和電阻具有相同電阻值。
7.如權利要求6所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述第一求和電壓和所述第二求和電壓間的所述差值可由如下方程序表示(VS+-VSJ = (Vl+-Ifb+xr)-(Vl_+Ifb_XR)；其中Vs+代表所述第一求和電壓，Vs_代表所述第二求和電壓，Vy代表所述第一環(huán)路電壓，代表所述第二環(huán)路電壓，IFB+代表所述第一反饋電流的幅值，IFB_代表所述第二反饋電流的幅值，R代表所述第一求和電阻其中之一的電阻值或所述第二求和電阻其中之一的電阻值。
8.如權利要求7所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述第一反饋電流或所述第二反饋電流的幅值可由如下方程序表示IFB — Nd0UT X Idac ‘其中Ifb代表所述第一反饋電流或所述第二反饋電流的幅值，Niwut代表所述數(shù)字輸出信號所表示的值，Idac代表所述電流數(shù)模轉換器的最低有效位電流的幅值。
9.如權利要求8所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 若所述數(shù)字輸出信號所表示的值大于默認值，則所述電流數(shù)模轉換器將所述第一反饋電流注入所述求和電路，并從所述求和電路中獲取所述第二反饋電流；若所述數(shù)字輸出信號所表示的值小于默認值，則所述電流數(shù)模轉換器從所述求和電路獲取所述第一反饋電流，并將所述第二反饋電流注入所述求和電路。
10.如權利要求5所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述第一反饋電壓系所述第一反饋電流流經(jīng)所述第一求和電阻所產(chǎn)生；所述第二反饋電壓系所述第二反饋電流流經(jīng)所述第二求和電阻所產(chǎn)生。
11.如權利要求5所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于， 所述電流數(shù)模轉換器包括譯碼器，用于根據(jù)所述數(shù)字輸出信號輸出隊個開關控制信號；以及單元電路，用于根據(jù)所述N2個開關控制信號產(chǎn)生所述第一反饋電流和所述第二反饋電流；其中N2代表正整數(shù)。
12.如權利要求11所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于，所述單元電路包括注入電流模塊，用于注入預設電流； N2個單元，其中第K個單元包括 第一開關，包括第一端，耦接于所述注入電流模塊；第二端，耦接于所述第一求和電阻和所述量化器；以及控制端，耦接于所述譯碼器，用于接收所述N2個開關控制信號的第K個開關信號； 其中若所述第K個開關信號表示注入，則所述第一開關將所述第一開關的所述第一端耦接于所述第一開關的所述第二端；其中若所述第K個開關信號表示輸出，則所述第一開關不將所述第一開關的所述第一端耦接于所述第一開關的所述第二端；以及第二開關，包括第一端，耦接于所述注入電流模塊；第二端，耦接于所述第二求和電阻和所述量化器；以及控制端，耦接于所述譯碼器，用于接收所述N2個開關控制信號的第K個開關信號； 其中若所述第K個開關信號表示輸出，則所述第二開關將所述第二開關的所述第一端耦接于所述第二開關的所述第二端；其中若所述第K個開關信號表示注入，則所述第二開關不將所述第二開關的所述第一端耦接于所述第二開關的所述第二端； 其中K代表正整數(shù)，且1彡K彡N2。
13.一種具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的求和電路，所述連續(xù)時間三角積分模數(shù)轉換器包括環(huán)路濾波器、量化器和電流數(shù)模轉換器，所述環(huán)路濾波器用于接收模擬輸入信號，并對所述模擬輸入信號作噪聲整形，且相應地輸出第一環(huán)路電壓和第二環(huán)路電壓，所述量化器用于根據(jù)第一求和電壓和所述第二環(huán)路電壓間的差值輸出數(shù)字輸出信號，所述電流數(shù)模轉換器根據(jù)所述數(shù)字輸出信號產(chǎn)生第一反饋電流，其特征在于，所述求和電路包括第一求和電阻，用于將所述第一反饋電流變換為第一反饋電壓，并對所述第一環(huán)路電壓和所述第一反饋電壓求和，以產(chǎn)生所述第一求和電壓。
14.如權利要求13所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的求和電路， 其特征在于，所述電流數(shù)模轉換器根據(jù)所述數(shù)字輸出信號產(chǎn)生第二反饋電流；其中所述求和電路還包括第二求和電阻，用于將所述第二反饋電流變換為第二反饋電壓，并對所述第二環(huán)路電壓和所述第二反饋電壓求和，以產(chǎn)生第二求和電壓；其中所述量化器根據(jù)所述第一求和電壓和所述第二求和電壓間的差值輸出所述數(shù)字輸出信號。
15.如權利要求14所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的求和電路， 其特征在于，所述第一求和電阻和所述第二求和電阻具有相同電阻值。
16.如權利要求15所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的求和電路， 其特征在于，所述第一求和電壓和所述第二求和電壓間的所述差值可由如下方程序表示(vs+-vsj = (vl+-ifb+xr)-(vl_+ifb_xr)；其中Vs+代表所述第一求和電壓，Vs_代表所述第二求和電壓，Vy代表所述第一環(huán)路電壓，代表所述第二環(huán)路電壓，IFB+代表所述第一反饋電流的幅值，IFB_代表所述第二反饋電流的幅值，R代表所述第一求和電阻其中之一的電阻值或所述第二求和電阻其中之一的電阻值。
17.如權利要求16所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的求和電路， 其特征在于，所述第一反饋電流或所述第二反饋電流的幅值可由如下方程序表示IFB — Nd0UT X Idac ‘其中Ifb代表所述第一反饋電流或所述第二反饋電流的幅值，Niwut代表所述數(shù)字輸出信號所表示的值，Idac代表所述電流數(shù)模轉換器的最低有效位電流的幅值。
18.如權利要求17所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的求和電路， 其特征在于，若所述數(shù)字輸出信號所表示的值大于默認值，則所述電流數(shù)模轉換器將所述第一反饋電流注入所述求和電路，并從所述求和電路中獲取所述第二反饋電流；若所述數(shù)字輸出信號所表示的值小于默認值，則所述電流數(shù)模轉換器從所述求和電路獲取所述第一反饋電流，并將所述第二反饋電流注入所述求和電路。
19.如權利要求14所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器的求和電路， 其特征在于，所述第一反饋電壓系所述第一反饋電流流經(jīng)所述第一求和電阻所產(chǎn)生；所述第二反饋電壓系所述第二反饋電流流經(jīng)所述第二求和電阻所產(chǎn)生。
20.如權利要求14所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于，所述電流數(shù)模轉換器包括譯碼器，用于根據(jù)所述數(shù)字輸出信號輸出N2個開關控制信號，N2代表正整數(shù)；以及單元電路，用于根據(jù)所述N2個開關控制信號產(chǎn)生所述第一反饋電流和所述第二反饋電流。
21.如權利要求20所述的具有緊湊結構的連續(xù)時間三角積分模數(shù)轉換器，其特征在于，所述環(huán)路濾波器更包括注入電流模塊，用于注入預設電流； N2個單元，其中一第K個單元包括 第一開關，包括第一端，耦接于所述注入電流模塊；第二端，耦接于所述第一求和電阻和所述量化器；以及控制端，耦接于所述譯碼器，用于接收所述N2個開關控制信號的第K個開關信號； 其中若所述第K個開關信號表示注入，則所述第一開關將所述第一開關的所述第一端耦接于所述第一開關的所述第二端；其中若所述第K個開關信號表示輸出，則所述第一開關不將所述第一開關的所述第一端耦接于所述第一開關的所述第二端；以及第二開關，包括第一端，耦接于所述注入電流模塊；第二端，耦接于所述第二求和電阻和所述量化器；以及控制端，耦接于所述譯碼器，用于接收所述N2個開關控制信號的第K個開關信號； 其中若所述第K個開關信號表示輸出，則所述第二開關將所述第二開關的所述第一端耦接于所述第二開關的所述第二端；其中若所述第K個開關信號表示注入，則所述第二開關不將所述第二開關的所述第一端耦接于所述第二開關的所述第二端； 其中K代表正整數(shù)，且1彡K彡N2。
全文摘要
本發(fā)明提供一種具有緊湊結構的連續(xù)時間三角積分ADC。該ADC包括環(huán)路濾波器，接收模擬輸入信號并作噪聲整形，且輸出第一、第二環(huán)路電壓；求和電路，包括第一求和電阻，用于將第一反饋電流變換為第一反饋電壓，以及對第一環(huán)路電壓和第一反饋電壓求和以產(chǎn)生第一求和電壓；量化器，用于根據(jù)第一求和電壓、第二環(huán)路電壓間的差值產(chǎn)生數(shù)字輸出信號；以及電流DAC，用于根據(jù)數(shù)字輸出信號產(chǎn)生第一、第二反饋電流。利用本發(fā)明，節(jié)省了布局面積和電流損耗，提升了系統(tǒng)性能。
文檔編號H03M1/52GK102270989SQ20111004965
公開日2011年12月7日 申請日期2011年3月2日 優(yōu)先權日2010年3月14日
發(fā)明者蔡仁哲 申請人:聯(lián)發(fā)科技股份有限公司