專(zhuān)利名稱(chēng)：包括模塊控制電路的半導(dǎo)體模塊及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括模塊控制電路的半導(dǎo)體模塊及其控制方法。
背景技術(shù)：
通常，模塊是具有各已知特性的機(jī)器或電子器件的構(gòu)成單元且是作為可裝上/可拆卸的功能單元的部件組。特別地，模塊在硬件方面構(gòu)成器件、設(shè)備或裝置的一部分，并且是所述器件、設(shè)備或裝置的部件互相耦合在一起而形成的組件。可以用另一個(gè)備用部件來(lái)替換模塊并且模塊可以測(cè)試功能。半導(dǎo)體存儲(chǔ)裝置可以包括執(zhí)行各種操作例如讀取操作、寫(xiě)入操作和刷新操作的多個(gè)半導(dǎo)體模塊。為了實(shí)現(xiàn)高集成度和高工作速度，目前所使用的半導(dǎo)體模塊被制造成包括多個(gè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的結(jié)構(gòu)。圖1示出了現(xiàn)有的半導(dǎo)體模塊的配置。如圖1所示，現(xiàn)有的半導(dǎo)體模塊包括多個(gè)DRAM、輸入命令信號(hào)CMD的命令引腳 CMD_PIN ；輸入/輸出數(shù)據(jù)的多個(gè)數(shù)據(jù)輸入/輸出引腳DQ_PIN ；以及命令譯碼器，所述命令譯碼器被配置為對(duì)命令信號(hào)CMD進(jìn)行譯碼并產(chǎn)生輸入命令CMD_IN。在半導(dǎo)體模塊中所包括的所有DRAM根據(jù)命令譯碼器所產(chǎn)生的輸入命令CMD_IN而同時(shí)執(zhí)行相同的功能。在現(xiàn)有的模塊中，即使在不需要半導(dǎo)體模塊中所包括的所有DRAM時(shí)，還是要根據(jù)輸入命令CMD_IN來(lái)一起操作半導(dǎo)體模塊中所包括的所有DRAM，因而使用現(xiàn)有的模塊導(dǎo)致了不必要的電流消耗。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)實(shí)施例涉及一種模塊控制電路，其能夠通過(guò)個(gè)別地或基于組地控制半導(dǎo)體模塊中所包括的多個(gè)DRAM來(lái)減少不必要的電流消耗。在一個(gè)實(shí)施例中，一種模塊控制電路包括輸入單元，其被配置為從多個(gè)數(shù)據(jù)輸入 /輸出引腳接收多個(gè)數(shù)據(jù)信號(hào)以及輸出識(shí)別信號(hào)和內(nèi)部命令信號(hào)；鎖存單元，其被配置為與第一使能信號(hào)同步地鎖存識(shí)別信號(hào)以輸出第一組識(shí)別信號(hào)，以及與第二使能信號(hào)同步地鎖存識(shí)別信號(hào)和內(nèi)部命令信號(hào)以輸出第二組識(shí)別信號(hào)和組命令信號(hào)；比較器，其被配置為將第一組識(shí)別信號(hào)與第二組識(shí)別信號(hào)進(jìn)行比較并且產(chǎn)生選擇信號(hào)；以及多路復(fù)用器，其被配置為響應(yīng)于選擇信號(hào)來(lái)選擇組命令信號(hào)和模塊命令信號(hào)中的一個(gè)作為輸入命令。在一個(gè)實(shí)施例中，一種半導(dǎo)體模塊包括模塊控制電路，其被配置為與使能信號(hào)同步地鎖存經(jīng)由多個(gè)數(shù)據(jù)輸入/輸出引腳而輸入的識(shí)別信號(hào)和內(nèi)部命令信號(hào)，以產(chǎn)生第一組識(shí)別信號(hào)和第二組識(shí)別信號(hào)以及組命令信號(hào)，以及根據(jù)第一組識(shí)別信號(hào)與第二組識(shí)別信號(hào)是否彼此相同來(lái)輸出組命令信號(hào)和模塊命令信號(hào)中的一個(gè)作為輸入命令；以及第一 DRAM， 其被配置為接收輸入命令并執(zhí)行輸入命令的操作。在一個(gè)實(shí)施例中，一種控制半導(dǎo)體模塊的方法包括在第一使能信號(hào)的使能時(shí)刻鎖存從第一數(shù)據(jù)輸入/輸出引腳輸入的第一數(shù)據(jù)信號(hào)，并輸出鎖存的第一數(shù)據(jù)信號(hào)作為第一組識(shí)別信號(hào)；在第二使能信號(hào)的使能時(shí)刻鎖存從第一數(shù)據(jù)輸入/輸出引腳輸入的第一數(shù)據(jù)信號(hào)，并輸出鎖存的第一數(shù)據(jù)信號(hào)作為第二組識(shí)別信號(hào)，以及鎖存從第二數(shù)據(jù)輸入/輸出引腳輸入的第二數(shù)據(jù)信號(hào)，并輸出鎖存的第二數(shù)據(jù)信號(hào)作為組命令信號(hào)；將第一組識(shí)別信號(hào)與第二組識(shí)別信號(hào)進(jìn)行比較，并產(chǎn)生選擇信號(hào)；以及響應(yīng)于選擇信號(hào)來(lái)選擇組命令信號(hào)和模塊命令信號(hào)中的一個(gè)，并輸出選中的信號(hào)作為輸入命令。在一個(gè)實(shí)施例中，一種控制半導(dǎo)體模塊的方法包括將用于產(chǎn)生第一使能信號(hào)和第二使能信號(hào)以及模塊命令信號(hào)的命令信號(hào)從存儲(chǔ)器控制單元傳送至半導(dǎo)體模塊；在第一使能信號(hào)的使能時(shí)刻將第一數(shù)據(jù)信號(hào)從存儲(chǔ)器控制單元傳送至半導(dǎo)體模塊；以及在第二使能信號(hào)的使能時(shí)刻將第二數(shù)據(jù)信號(hào)從存儲(chǔ)器控制單元傳送至半導(dǎo)體模塊。


根據(jù)以下結(jié)合附圖所進(jìn)行的詳細(xì)描述，將會(huì)更加清楚地理解上述和其他方面、特征和其他優(yōu)點(diǎn)。其中圖1示出現(xiàn)有的半導(dǎo)體模塊的配置；圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體模塊的配置；圖3示出在圖2的半導(dǎo)體模塊中所包括的第一模塊控制電路的配置；圖4A和圖4B是用于說(shuō)明圖3的第一模塊控制電路的操作的表格視圖；圖5是用于說(shuō)明圖2的半導(dǎo)體模塊的控制方法的視圖；以及圖6示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體模塊的配置。
具體實(shí)施例方式
下面將參照附圖描述本發(fā)明的實(shí)施例。然而，這些實(shí)施例僅僅是為了說(shuō)明的目的， 而并非旨在限制本發(fā)明的范圍。圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體模塊的配置。如圖2所示，根據(jù)本發(fā)明的本實(shí)施例的半導(dǎo)體模塊包括第一 DRAM 11至第八DRAM 18、第一模塊控制電路2、第二模塊控制電路3、第三模塊控制電路4和第四模塊控制電路5。 第一模塊控制電路2被配置為從第一至第五命令引腳CMD1_PIN至CMD5_PIN接收第一至第五命令信號(hào)CMD<1 5>，從第一至第八數(shù)據(jù)輸入/輸出引腳DQ1_PIN至DQ8_PIN接收第一至第八數(shù)據(jù)信號(hào)DQl至DQ8，以及產(chǎn)生用于操作第一 DRAM 11和第二 DRAM 12的第一輸入命令 CMD_IN1。第二模塊控制電路3被配置為從第一至第五命令引腳CMD1_PIN至CMD5_PIN接收第一至第五命令信號(hào)CMD<1 5>，從第九至第十六數(shù)據(jù)輸入/輸出引腳DQ9_PIN至DQ16_ PIN接收第九至第十六數(shù)據(jù)信號(hào)DQ9至DQ16，以及產(chǎn)生用于操作第三DRAM 13和第四DRAM 14的第二輸入命令CMD_IN2。第三模塊控制電路4被配置為從第一至第五命令引腳CMD1_ PIN至CMD5_PIN接收第一至第五命令信號(hào)CMD<1 5>，從第十七至第二十四數(shù)據(jù)輸入/輸出引腳DQ17_PIN至DQ24_PIN接收第十七至第二十四數(shù)據(jù)信號(hào)DQ17至DQ24，以及產(chǎn)生用于操作第五DRAM 15和第六DRAM 16的第三輸入命令CMD_IN3。第四模塊控制電路5被配置為從第一至第五命令引腳CMD1_PIN至CMD5_PIN接收第一至第五命令信號(hào)CMD<1 5>，從第二十五至第三十二數(shù)據(jù)輸入/輸出引腳DQ25_PIN至DQ32_PIN接收第二十五至第三十二數(shù)據(jù)信號(hào)DQ25至DQ32，以及產(chǎn)生用于操作第七DRAM 17和第八DRAM 18的第四輸入命令CMD_ IN4。雖然未具體示出，但是也可以經(jīng)由第一至第五命令引腳CMD1_PIN至CMD5_PIN輸入地址信號(hào)。例如，在較低功率DDR2(LPDDR2)的情況下，經(jīng)由相同的引腳來(lái)輸入命令信號(hào)和地址信號(hào)。將參照?qǐng)D3來(lái)更加詳細(xì)地描述第一模塊控制電路2的配置。如圖3所示，第一模塊控制電路2包括輸入單元20、使能信號(hào)發(fā)生單元21、鎖存單元22、比較器23、命令譯碼器M和多路復(fù)用器25。輸入單元20包括第一輸入部200和第二輸入部201。具體地，第一輸入部200被配置為從第一至第四數(shù)據(jù)輸入/輸出引腳DQ1_PIN至DQ4_PIN接收第一至第四數(shù)據(jù)信號(hào) DQl至DQ4，并輸出第一至第四識(shí)別信號(hào)ID<1:4>。第二輸入部201被配置為從第五至第八數(shù)據(jù)輸入/輸出引腳DQ5_PIN至DQ8_PIN接收第五至第八數(shù)據(jù)信號(hào)DQ5至DQ8，并輸出第一至第四內(nèi)部命令信號(hào)ICMD< 1 4>?？梢杂玫湫偷臄?shù)據(jù)輸入緩沖器來(lái)實(shí)現(xiàn)第一輸入部200和第二輸入部201。使能信號(hào)發(fā)生單元21被配置為從第一命令引腳CMD1_PIN和第二命令引腳及 CMD2_PIN接收第一和第二命令信號(hào)CMD<1 2>，對(duì)所接收的第一和第二命令信號(hào)CMD<1 2> 進(jìn)行譯碼，并產(chǎn)生第一使能信號(hào)Em和第二使能信號(hào)EN2，所述第一使能信號(hào)Em和第二使能信號(hào)EN2根據(jù)所接收的第一和第二命令信號(hào)CMD<1:2>來(lái)被選擇性地使能?？梢杂玫湫偷拿钭g碼器來(lái)實(shí)現(xiàn)使能信號(hào)發(fā)生單元21?？梢愿鶕?jù)實(shí)施例以多種方式來(lái)設(shè)置將第一使能信號(hào)Em和第二使能信號(hào)EN2使能的第一和第二命令信號(hào)CMD<1:2>的組合。根據(jù)一個(gè)實(shí)施例，第二使能信號(hào)EN2可以在比第一使能信號(hào)Em晚的時(shí)刻時(shí)間被使能為邏輯高電平。鎖存單元22包括第一鎖存部220、第二鎖存部221和第三鎖存部222。第一鎖存部 220被配置為當(dāng)?shù)谝皇鼓苄盘?hào)Em被使能為邏輯高電平時(shí)將第一至第四識(shí)別信號(hào)ID<1:4> 傳送作為第一組識(shí)別信號(hào)GIDl。第二鎖存部221被配置為當(dāng)?shù)诙鼓苄盘?hào)EN2被使能為邏輯高電平時(shí)將第一至第四識(shí)別信號(hào)ID<1:4>傳送作為第二組識(shí)別信號(hào)GID2。第三鎖存部222被配置為當(dāng)?shù)诙鼓苄盘?hào)EN2被使能為邏輯高電平時(shí)將第一至第四內(nèi)部命令信號(hào) ICMD<1:4>傳送作為組命令信號(hào)GCMD?？梢杂酶鞣N比特?cái)?shù)目的信號(hào)來(lái)實(shí)現(xiàn)第一組識(shí)別信號(hào) GID1、第二組識(shí)別信號(hào)GID2和組命令信號(hào)GCMD。例如，根據(jù)一個(gè)實(shí)施例，可以用4比特的信號(hào)來(lái)實(shí)現(xiàn)第一組識(shí)別信號(hào)GID1、第二組識(shí)別信號(hào)GID2和組命令信號(hào)GCMD。因此，因?yàn)榈谝绘i存部220、第二鎖存部221和第三鎖存部222接收4比特的信號(hào)和輸出4比特的信號(hào)，所以可以用4個(gè)D觸發(fā)器電路來(lái)實(shí)現(xiàn)第一鎖存部220、第二鎖存部221和第三鎖存部222。組命令信號(hào)GCMD是一種在半導(dǎo)體模塊中所包括的第一 DRAM 11至第八DRAM 18之中僅僅允許第一 DRAM 11和第二 DRAM 12同樣地操作的信號(hào)。比較器23被配置為將第一組識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2進(jìn)行比較，在第一組識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2是相同信號(hào)時(shí)產(chǎn)生邏輯高電平的選擇信號(hào) SEL,而在第一組識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2是不同的信號(hào)時(shí)產(chǎn)生邏輯低電平的選擇信號(hào)?？梢圆捎萌缦碌牡湫捅容^器來(lái)容易地實(shí)現(xiàn)比較器23 該比較器能夠一個(gè)比特接一個(gè)比特地確定第一組識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2的電平是否彼此相同。命令譯碼器M被配置為從第三至第五命令引腳CMD3_PIN至CMD5_PIN接收第三至第五命令信號(hào)CMD<3:5>，對(duì)所接收的第三至第五命令信號(hào)CMD<3:5>進(jìn)行譯碼，以及產(chǎn)生模塊命令信號(hào)MCMD。可以使用典型的命令譯碼器來(lái)實(shí)現(xiàn)命令譯碼器M。模塊命令信號(hào)MCMD 是如下信號(hào)其允許半導(dǎo)體模塊中所包括的第一 DRAM 11至第八DRAM 18同樣地操作。多路復(fù)用器25被配置為當(dāng)選擇信號(hào)SEL處于邏輯高電平時(shí)輸出組命令信號(hào)GCMD 作為第一輸入命令CMD_mi，而當(dāng)選擇信號(hào)SEL處于邏輯低電平時(shí)，輸出模塊命令信號(hào)MCMD 作為第一輸入命令CMD_IN1。下面將參照?qǐng)D4A和圖4B來(lái)描述如上述配置的第一模塊控制電路2的操作。首先，將描述如圖4A所示那樣輸入第一數(shù)據(jù)信號(hào)DQl至第八數(shù)據(jù)信號(hào)DQ8的情況。如圖4A所示，如果在第一使能信號(hào)Em被使能為邏輯高電平時(shí)輸入電平為“L，L， L, L”的第一至第四數(shù)據(jù)信號(hào)DQl至DQ4，則第一鎖存部220鎖存并輸出電平為“L，L，L，L” 的第一組識(shí)別信號(hào)GID1。在圖4A中，“L”表示邏輯低電平，“H”表示邏輯高電平，并且“X” 表示與邏輯電平無(wú)關(guān)。接下來(lái)，如圖4A所示，如果在第二使能信號(hào)EN2被使能為邏輯高電平時(shí)輸入電平為“L，L，L，L”的第一至第四數(shù)據(jù)信號(hào)DQl至DQ4，則第二鎖存部221鎖存并輸出電平為“L， L，L，L”的第二組識(shí)別信號(hào)GID2。此外，如果在第二使能信號(hào)EN2被使能為邏輯高電平時(shí)輸入電平為“L，L，L，L”的第五至第八數(shù)據(jù)信號(hào)DQ5至DQ8，則第三鎖存部222鎖存并輸出電平為“L，L，L，L”的組命令信號(hào)GCMD。因?yàn)榈谝唤M識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2具有相同的電平“L，L，L，L”， 即它們彼此相同，所以比較器23產(chǎn)生邏輯高電平的選擇信號(hào)SEL。多路復(fù)用器25接收邏輯高電平的選擇信號(hào)SEL并將電平為“L，L，L，L”的組命令信號(hào)GCMD輸出作為第一輸入命令CMD_mi。因此，接收第一輸入命令CMD_mi的第一 DRAM 11和第二 DRAM 12的操作受到控制。例如，在接收電平為“1^丄丄丄”的第一輸入命令01 _ mi的第一DRAMll和第二DRAM 12中執(zhí)行激活操作(active operation)。在一個(gè)實(shí)施例中， 當(dāng)?shù)谝惠斎朊頒MD_mi具有電平“L，L，L，H”時(shí)，第一 DRAM 11和第二 DRAM 12被設(shè)置為執(zhí)行自刷新操作(self refresh operation)。當(dāng)?shù)谝惠斎朊頒MD_mi具有電平“L，L，H， L”時(shí)，第一 DRAM 11和第二 DRAM 12被設(shè)置為執(zhí)行預(yù)充電斷電操作(precharge powerdown operation)。當(dāng)?shù)谝惠斎朊頒MD_mi具有電平“L，L，H，H”時(shí)，DRAMll和DRAM 12被設(shè)置為執(zhí)行激活供電操作(active power operation)。根據(jù)實(shí)施例可以不同地修改和調(diào)整這些設(shè)置。下面將描述如圖4B所示那樣輸入第一至第八數(shù)據(jù)信號(hào)DQl至DQ8的情況。如圖4B所示，如果在第一使能信號(hào)Em被使能為邏輯高電平時(shí)輸入電平為“L，L， L, L”的第一至第四數(shù)據(jù)信號(hào)DQl至DQ4，則第一鎖存部220鎖存并輸出電平為“L，L，L，L” 的第一組識(shí)別信號(hào)GIDl。接下來(lái)，如圖4B所示，如果在第二使能信號(hào)EN2被使能為邏輯高電平時(shí)輸入電平為“L，L，H，L”的第一至第四數(shù)據(jù)信號(hào)DQl至DQ4，則第二鎖存部221鎖存并輸出電平為“L， L，H，L”的第二組識(shí)別信號(hào)GID2。此外，如果在第二使能信號(hào)EN2被使能為邏輯高電平時(shí)輸入電平為“L，L，H，H”的第五至第八數(shù)據(jù)信號(hào)DQ5至DQ8，則第三鎖存部222鎖存并輸出電平為“L，L，H，H”的組命令信號(hào)GCMD。因?yàn)殡娖綖椤癓，L，L，L”的第一組識(shí)別信號(hào)GIDl與電平為“L，L，H，L”的第二組識(shí)別信號(hào)GID2彼此不相同，所以比較器23產(chǎn)生邏輯低電平的選擇信號(hào)SEL。多路復(fù)用器25接收邏輯低電平的選擇信號(hào)SEL并輸出命令譯碼器M所產(chǎn)生的模塊命令信號(hào)MCMD作為第一輸入命令CMD_mi。因此，由模塊命令信號(hào)MCMD來(lái)操作接收第一輸入命令CMD_mi的第一 DRAM 11和第二 DRAM 12，所述模塊命令信號(hào)MCMD被產(chǎn)生用來(lái)同樣地操作半導(dǎo)體模塊中所包括的第一 DRAM 11至第八DRAM 18，而不管組命令信號(hào)GCMD如何。由于除了具體的輸入/輸出信號(hào)之外，第二模塊控制電路3、第三模塊控制電路4 和第四模塊控制電路5具有與第一模塊控制電路2的配置基本相同的配置，因此它們的操作也基本相同，因而將省略其詳細(xì)描述。圖5是包括圖2的半導(dǎo)體模塊的集成電路的配置圖。圖5所示的集成電路包括控制半導(dǎo)體模塊的存儲(chǔ)器控制單元。存儲(chǔ)器控制單元被配置為傳送第一至第五命令信號(hào)CMD<1:5>用于控制半導(dǎo)體模塊，以及傳送第一至第四數(shù)據(jù)信號(hào)DQl至DQ4和第五至第八數(shù)據(jù)信號(hào)DQ5至DQ8用于圖3所示的第一模塊控制電路2 的操作。更具體地，半導(dǎo)體模塊通過(guò)對(duì)從存儲(chǔ)器控制單元傳送來(lái)的第一至第五命令信號(hào) CMD<1:5>中的第一和第二命令信號(hào)CMD<1:2>進(jìn)行譯碼來(lái)順序地將第一使能信號(hào)Em和第二使能信號(hào)EN2使能，以及通過(guò)對(duì)第一至第五命令信號(hào)CMD<1:5>中的第三至第五命令信號(hào) CMD<3 5>進(jìn)行譯碼來(lái)產(chǎn)生模塊命令信號(hào)MCMD。隨后，當(dāng)?shù)谝皇鼓苄盘?hào)Em被使能為邏輯高電平時(shí)，半導(dǎo)體模塊從存儲(chǔ)器控制單元接收第一至第四數(shù)據(jù)信號(hào)DQl至DQ4作為第一至第四識(shí)別信號(hào)ID<1 4>，以及產(chǎn)生第一組識(shí)別信號(hào)GIDl。隨后，當(dāng)?shù)诙鼓苄盘?hào)EN2被使能為邏輯高電平時(shí)，半導(dǎo)體模塊從存儲(chǔ)器控制單元接收第一至第四數(shù)據(jù)信號(hào)DQl至DQ4作為第一至第四識(shí)別信號(hào)ID<1 4>，以及產(chǎn)生第二組識(shí)別信號(hào)GID2。此外，半導(dǎo)體模塊接收第五至第八數(shù)據(jù)信號(hào)DQ5至DQ8作為第一至第四內(nèi)部命令信號(hào)ICMD<1:4>，以及產(chǎn)生組命令信號(hào)GCMD。隨后，將第一組識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2進(jìn)行比較，半導(dǎo)體模塊在第一組識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2彼此相同時(shí)輸出組命令信號(hào)GCMD作為第一輸入命令CMD_mi，而在第一組識(shí)別信號(hào)GIDl與第二組識(shí)別信號(hào)GID2彼此不相同時(shí)輸出模塊命令信號(hào)MCMD作為第一輸入命令CMD_IN1。如上所述，根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體模塊可以通過(guò)使用數(shù)據(jù)輸入/輸出引腳來(lái)將半導(dǎo)體模塊所包括的多個(gè)DRAM中的一些DRAM歸類(lèi)成組，并且基于組地將分組后的DRAM設(shè)置為執(zhí)行相同的操作。因此，由于并不操作在半導(dǎo)體模塊所包括的DRAM中的不需要執(zhí)行操作的DRAM，由此通過(guò)消除不必要的電流消耗而降低了電流消耗。在根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體模塊中，將兩個(gè)DRAM歸類(lèi)成組并提供用于控制兩個(gè)DRAM的操作的模塊控制電路。然而，根據(jù)實(shí)施例可以多樣地改變模塊控制電路的數(shù)量。也就是說(shuō)，與根據(jù)本發(fā)明的實(shí)施例的圖6的半導(dǎo)體模塊的配置一樣，半導(dǎo)體模塊可以包括控制八個(gè)DRAM的操作的八個(gè)模塊控制電路。 出于說(shuō)明的目的，上面已經(jīng)公開(kāi)了本發(fā)明的上述實(shí)施例。但是本領(lǐng)域技術(shù)人員將會(huì)理解的是，在不脫離所附權(quán)利要求書(shū)所限定的本發(fā)明的范圍和精神的前提下，可以進(jìn)行多種修改、補(bǔ)充和替代。
權(quán)利要求
1.一種模塊控制電路，包括輸入單元，所述輸入單元被配置為從多個(gè)數(shù)據(jù)輸入/輸出引腳接收多個(gè)數(shù)據(jù)信號(hào)，輸出識(shí)別信號(hào)，以及輸出內(nèi)部命令信號(hào)；鎖存單元，所述鎖存單元被配置為根據(jù)第一使能信號(hào)來(lái)鎖存所述識(shí)別信號(hào)以輸出第一組識(shí)別信號(hào)，根據(jù)第二使能信號(hào)來(lái)鎖存所述識(shí)別信號(hào)以輸出第二組識(shí)別信號(hào)，以及根據(jù)所述第二使能信號(hào)來(lái)鎖存所述內(nèi)部命令信號(hào)以輸出組命令信號(hào)；比較器，所述比較器被配置為將所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)進(jìn)行比較，并產(chǎn)生選擇信號(hào)；以及多路復(fù)用器，所述多路復(fù)用器被配置為響應(yīng)于所述選擇信號(hào)來(lái)選擇所述組命令信號(hào)和模塊命令信號(hào)中的一個(gè)作為輸入命令。
2.如權(quán)利要求1所述的模塊控制電路，其中所述輸入單元包括第一輸入部，所述第一輸入部被配置為從第一數(shù)據(jù)輸入/輸出引腳接收第一數(shù)據(jù)信號(hào)，以及輸出所述第一數(shù)據(jù)信號(hào)作為所述識(shí)別信號(hào)；以及第二輸入部，所述第二輸入部被配置為從第二數(shù)據(jù)輸入/輸出引腳接收第二數(shù)據(jù)信號(hào)，以及輸出所述第二數(shù)據(jù)信號(hào)作為所述內(nèi)部命令信號(hào)。
3.如權(quán)利要求1所述的模塊控制電路，其中所述鎖存單元包括第一鎖存部，所述第一鎖存部被配置為在與所述第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存所述識(shí)別信號(hào)，并輸出所述第一組識(shí)別信號(hào)；第二鎖存部，所述第二鎖存部被配置為在與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存所述識(shí)別信號(hào)，并輸出所述第二組識(shí)別信號(hào)；以及第三鎖存部，所述第三鎖存部被配置為在與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存所述內(nèi)部命令信號(hào)，并輸出所述組命令信號(hào)。
4.如權(quán)利要求1所述的模塊控制電路，其中當(dāng)所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)彼此相同時(shí)，所述選擇信號(hào)具有第一電平，而當(dāng)所述第一組識(shí)別信號(hào)與所述二組識(shí)別信號(hào)彼此不相同時(shí)，所述選擇信號(hào)具有不同于所述第一電平的第二電平。
5.如權(quán)利要求4所述的模塊控制電路，其中當(dāng)所述選擇信號(hào)具有所述第一電平時(shí)，所述多路復(fù)用器選擇并輸出所述組命令信號(hào)作為所述輸入命令，而當(dāng)所述選擇信號(hào)具有所述第二電平時(shí)，所述多路復(fù)用器選擇并輸出所述模塊命令信號(hào)作為所述輸入命令。
6.如權(quán)利要求1所述的模塊控制電路，還包括使能信號(hào)發(fā)生單元，所述使能信號(hào)發(fā)生單元被配置為通過(guò)對(duì)從命令引腳輸入的命令信號(hào)進(jìn)行譯碼來(lái)產(chǎn)生所述第一使能信號(hào)和所述第二使能信號(hào)。
7.如權(quán)利要求6所述的模塊控制電路，其中與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)處在與所述第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)之后。
8.如權(quán)利要求1所述的模塊控制電路，還包括命令譯碼器，所述命令譯碼器被配置為通過(guò)對(duì)從命令引腳輸入的命令信號(hào)進(jìn)行譯碼來(lái)產(chǎn)生所述模塊命令信號(hào)。
9.一種半導(dǎo)體模塊，包括模塊控制電路，所述模塊控制電路被配置為根據(jù)使能信號(hào)來(lái)鎖存識(shí)別信號(hào)和內(nèi)部命令信號(hào)以產(chǎn)生第一組識(shí)別信號(hào)、第二組識(shí)別信號(hào)和組命令信號(hào)，以及根據(jù)所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)的比較來(lái)選擇性地輸出所述組命令信號(hào)和模塊命令信號(hào)中的一個(gè)作為輸入命令；以及第一存儲(chǔ)器，所述第一存儲(chǔ)器被配置為接收所述輸入命令并且執(zhí)行與所述輸入命令相對(duì)應(yīng)的操作。
10.如權(quán)利要求9所述的半導(dǎo)體模塊，其中所述模塊控制電路包括輸入單元，所述輸入單元被配置為從多個(gè)數(shù)據(jù)輸入/輸出引腳接收多個(gè)數(shù)據(jù)信號(hào)，輸出所述識(shí)別信號(hào)，以及輸出所述內(nèi)部命令信號(hào)；鎖存單元，所述鎖存單元被配置為根據(jù)第一使能信號(hào)來(lái)鎖存所述識(shí)別信號(hào)以輸出所述第一組識(shí)別信號(hào)，根據(jù)第二使能信號(hào)來(lái)鎖存所述識(shí)別信號(hào)以輸出所述第二組識(shí)別信號(hào)，以及根據(jù)所述第二使能信號(hào)來(lái)鎖存所述內(nèi)部命令信號(hào)以輸出所述組命令信號(hào)；比較器，所述比較器被配置為將所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)進(jìn)行比較并且產(chǎn)生選擇信號(hào)；以及多路復(fù)用器，所述多路復(fù)用器被配置為響應(yīng)于所述選擇信號(hào)來(lái)選擇和輸出所述組命令信號(hào)和所述模塊命令信號(hào)中的一個(gè)作為所述輸入命令。
11.如權(quán)利要求10所述的半導(dǎo)體模塊，其中所述輸入單元包括第一輸入部，所述第一輸入部被配置為從第一數(shù)據(jù)輸入/輸出引腳接收第一數(shù)據(jù)信號(hào)，以及輸出所述第一數(shù)據(jù)信號(hào)作為所述識(shí)別信號(hào)；以及第二輸入部，所述第二輸入部被配置為從第二數(shù)據(jù)輸入/輸出引腳接收第二數(shù)據(jù)信號(hào)，以及輸出所述第二數(shù)據(jù)信號(hào)作為所述內(nèi)部命令信號(hào)。
12.如權(quán)利要求10所述的半導(dǎo)體模塊，其中所述鎖存單元包括第一鎖存部，所述第一鎖存部被配置為在與所述第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存所述識(shí)別信號(hào)并輸出所述第一組識(shí)別信號(hào)；第二鎖存部，所述第二鎖存部被配置為在與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存所述識(shí)別信號(hào)并輸出所述第二組識(shí)別信號(hào)；以及第三鎖存部，所述第三鎖存部被配置為在與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存所述內(nèi)部命令信號(hào)并輸出所述組命令信號(hào)。
13.如權(quán)利要求10所述的半導(dǎo)體模塊，其中當(dāng)所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)彼此相同時(shí)，所述選擇信號(hào)具有第一電平，而當(dāng)所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)彼此不相同時(shí)，所述選擇信號(hào)具有不同于所述第一電平的第二電平。
14.如權(quán)利要求13所述的半導(dǎo)體模塊，其中當(dāng)所述選擇信號(hào)具有所述第一電平時(shí)，所述多路復(fù)用器選擇并輸出所述組命令信號(hào)作為所述輸入命令，以及當(dāng)所述選擇信號(hào)具有所述第二電平時(shí)，所述多路復(fù)用器選擇并輸出所述模塊命令信號(hào)作為所述輸入命令。
15.如權(quán)利要求10所述的半導(dǎo)體模塊，還包括使能信號(hào)發(fā)生單元，所述使能信號(hào)發(fā)生單元被配置為通過(guò)對(duì)從命令引腳輸入的命令信號(hào)進(jìn)行譯碼來(lái)產(chǎn)生所述第一使能信號(hào)和所述第二使能信號(hào)。
16.如權(quán)利要求15所述的半導(dǎo)體模塊，其中與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)處在與所述第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)之后。
17.如權(quán)利要求10所述的半導(dǎo)體模塊，還包括命令譯碼器，所述命令譯碼器被配置為通過(guò)對(duì)從命令引腳輸入的命令信號(hào)進(jìn)行譯碼來(lái)產(chǎn)生所述模塊命令信號(hào)。
18.如權(quán)利要求9所述的半導(dǎo)體模塊，還包括第二存儲(chǔ)器，所述第二存儲(chǔ)器被配置為接收所述輸入命令并執(zhí)行與所述輸入命令相對(duì)應(yīng)的操作。
19.一種控制半導(dǎo)體模塊的方法，包括在與第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存從第一數(shù)據(jù)輸入/輸出引腳輸入的第一數(shù)據(jù)信號(hào)并輸出第一組識(shí)別信號(hào)；在與第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)鎖存從第一數(shù)據(jù)輸入/輸出引腳輸入的第一數(shù)據(jù)信號(hào)并輸出第二組識(shí)別信號(hào)，以及鎖存從第二數(shù)據(jù)輸入/輸出引腳輸入的第二數(shù)據(jù)信號(hào)并輸出組命令信號(hào)；將所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)進(jìn)行比較，并產(chǎn)生選擇信號(hào)；以及響應(yīng)于所述選擇信號(hào)來(lái)選擇所述組命令信號(hào)和模塊命令信號(hào)中的一個(gè)，并輸出所選擇的信號(hào)作為輸入命令。
20.如權(quán)利要求19所述的方法，其中與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)處在與所述第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)之后。
21.如權(quán)利要求19所述的方法，其中通過(guò)對(duì)從命令引腳輸入的命令信號(hào)進(jìn)行譯碼來(lái)產(chǎn)生所述模塊命令信號(hào)。
22.—種控制半導(dǎo)體模塊的方法，包括將用于產(chǎn)生第一使能信號(hào)、第二使能信號(hào)和模塊命令信號(hào)的命令信號(hào)從存儲(chǔ)器控制單元傳送至半導(dǎo)體模塊；在與所述第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)將第一數(shù)據(jù)信號(hào)從所述存儲(chǔ)器控制單元傳送至所述半導(dǎo)體模塊；以及在與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)將第二數(shù)據(jù)信號(hào)從所述存儲(chǔ)器控制單元傳送至所述半導(dǎo)體模塊。
23.如權(quán)利要求22所述的方法，其中與所述第二使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)處在與所述第一使能信號(hào)的使能相對(duì)應(yīng)的時(shí)間點(diǎn)之后。
24.如權(quán)利要求22所述的方法，其中在所述第一數(shù)據(jù)信號(hào)的傳送中，接收所述第一數(shù)據(jù)信號(hào)的所述半導(dǎo)體模塊接收所述第一數(shù)據(jù)信號(hào)作為識(shí)別信號(hào)并且產(chǎn)生第一組識(shí)別信號(hào)。
25.如權(quán)利要求M所述的方法，其中在所述第二數(shù)據(jù)信號(hào)的傳送中，接收所述第二數(shù)據(jù)信號(hào)的所述半導(dǎo)體模塊接收所述第一數(shù)據(jù)信號(hào)作為識(shí)別信號(hào)并且產(chǎn)生第二組識(shí)別信號(hào)， 以及接收所述第二數(shù)據(jù)信號(hào)作為內(nèi)部命令信號(hào)并且產(chǎn)生組命令信號(hào)，以及將所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)進(jìn)行比較，以及根據(jù)所述第一組識(shí)別信號(hào)與所述第二組識(shí)別信號(hào)的比較來(lái)選擇并輸出所述模塊命令信號(hào)和所述組命令信號(hào)中的一個(gè)作為輸入命令。
全文摘要
本發(fā)明公開(kāi)了一種模塊控制電路，一種半導(dǎo)體模塊以及一種控制半導(dǎo)體模塊的方法。所述模塊控制電路包括被配置為從多個(gè)數(shù)據(jù)輸入/輸出引腳接收多個(gè)數(shù)據(jù)信號(hào)以及輸出識(shí)別信號(hào)和內(nèi)部命令信號(hào)的輸入單元。鎖存單元被配置為根據(jù)第一使能信號(hào)來(lái)鎖存識(shí)別信號(hào)以輸出第一組識(shí)別信號(hào)，根據(jù)第二使能信號(hào)來(lái)鎖存識(shí)別信號(hào)以輸出第二組識(shí)別信號(hào)，以及根據(jù)第二使能信號(hào)來(lái)鎖存內(nèi)部命令信號(hào)以輸出組命令信號(hào)。比較器被配置為將第一組識(shí)別信號(hào)與第二組識(shí)別信號(hào)進(jìn)行比較并且產(chǎn)生選擇信號(hào)。多路復(fù)用器被配置為響應(yīng)于選擇信號(hào)來(lái)選擇組命令信號(hào)和模塊命令信號(hào)中的一個(gè)作為輸入命令。
文檔編號(hào)H03K19/00GK102237867SQ201110073569
公開(kāi)日2011年11月9日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2010年3月30日
發(fā)明者李鉉雨, 金基漢 申請(qǐng)人:海力士半導(dǎo)體有限公司