專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件，并且更為具體而言涉及在半導體襯底上形成的壓控振蕩器(VCO)的部件的版圖。
背景技術：
隨著諸如PCI EXPRESS之類的高速接口技術的發(fā)展，增加的關注已投向通過使用廉價和緊湊的互補型金屬氧化物半導體(CM0Q技術在接口電路上安裝諸如VCO之類的部分。例如，包括單片半導體襯底上的CMOS晶體管的LC振蕩回路VCO已在“A IO-Ghz CMOS LC VCO with Wide Tuning Range Using Capacitive Degeneration，，,TAE-Guen Yu, Seong-IK Cho和Hang-Geun Jeong，半導體技術和科學雜志，第6卷，第4期，2006年12月中提出。

發(fā)明內容
然而，根據(jù)“AIO-Ghz CMOS LC VCO with Wide Tuning Range Using Capacitive Degeneration”中的LC振蕩回路VCO的版圖，互相分隔地放置螺旋電感器和MOS變容器。 因而向耦合這些部件的布線添加了寄生電感器和寄生電容。因此，所測量的VCO振蕩頻率有時偏離由電路模擬獲得的理論估算。也即，假設L是LC振蕩回路中所包括的螺旋電感器的電感，并且C是MOS變容器的電容，則VCO的理論振蕩頻率fl由下式給出Π = 1/[2 X π X {LXC}172](1)此外，假設Lp是向耦合螺旋電感器和MOS變容器的布線添加的寄生電感器的電感，并且假設Cp是向布線添加的寄生電容，則所測量的VCO的振蕩頻率f2由下式給出f2 = 1/[2X 31 X {(L+Lp) X (C+Cp)}1/2] (2)由于耦合螺旋電感器和MOS變容器的布線在“A 10-Ghz CMOS LCVCO with Wide Tuning Range Using Capacitive Degeneration" ψ^^^WixW^iS 所以在式⑵中的Lp和Cp的值變大。因此，由式(2)給出的頻率f2明顯偏離由式⑴給出的理論頻率Π。因此，本發(fā)明提供一種半導體器件，該半導體器件可以降低添加至耦合VCO中所包括的螺旋電感器和MOS變容器的布線的寄生電感器和/或寄生電容。依據(jù)本發(fā)明的實施例的半導體器件包括半導體襯底和在半導體襯底上形成的LC 振蕩回路VCO。LC振蕩回路VCO包括第一螺旋電感器和第二螺旋電感器以及第一 MOS變容器和第二 MOS變容器。當垂直于半導體襯底觀看時，第一 MOS變容器和第二 MOS變容器被設置在第一螺旋電感器和第二螺旋電感器之間的區(qū)域。依據(jù)本發(fā)明的實施例，可以降低添加至耦合VCO中所包括的螺旋電感器和MOS變容器的布線的寄生電感器和/或寄生電容。


圖1示出了依據(jù)本發(fā)明實施例的半導體器件的配置；圖2示出了圖1中所示的半導體器件中所包括的⑶R的配置；圖3示出了圖1中所示的半導體器件中所包括的PLL的配置；圖4示出了圖2中所示的⑶R中所包括的VCO和輸出緩沖器的配置；圖5是垂直于半導體襯底觀看的依據(jù)第一實施例的VCO和輸出緩沖器的視圖；圖6是圖5中所示的輸出緩沖器和第一和第二 MOS變容器的布置和布線的放大視圖；圖7示出了依據(jù)本發(fā)明實施例的半導體器件中凸塊的布置；圖8是垂直于半導體襯底觀看的依據(jù)第一實施例的修改形式的輸出緩沖器和VCO 的視圖；圖9是垂直于半導體襯底觀看的依據(jù)第二實施例的輸出緩沖器和VCO的視圖；以及圖10是垂直于半導體襯底觀看的依據(jù)第二實施例的修改形式的輸出緩沖器和 VCO的視圖。
具體實施例方式下面將參考附圖描述本發(fā)明的實施例。第一實施例圖1示出了依據(jù)本發(fā)明實施例的半導體器件的配置。參見圖1，半導體器件1是用于將串行數(shù)據(jù)和并行數(shù)據(jù)互相轉換的物理層的半導體芯片。半導體器件1包括PHYLogiC 2、鎖相環(huán)(PLL) 3、解串行器(DEQ 8、串行化器 (SER)4、時鐘數(shù)據(jù)恢復(⑶R)7、接收緩沖器6和發(fā)送緩沖器5。接收緩沖器6向⑶R輸出通過耦合至串行線的輸入PAD 82接收的串行信號IN。⑶R 7根據(jù)所接收的串行信號IN來恢復時鐘信號CLKl和數(shù)據(jù)信號DO。DES 8向PHYLogic輸出從CDR 7輸出的時鐘信號CLKl0 DES8還將從CDR 7輸出的串行數(shù)據(jù)信號DO轉換成并行數(shù)據(jù)信號，并向PHYLogic 2輸出并行數(shù)據(jù)信號。PHYLogic 2接收來自DES 8的并行數(shù)據(jù)信號，并向上層輸出并行數(shù)據(jù)信號。 PHYLogic 2還向SER 4輸出從上層接收的并行數(shù)據(jù)信號。由PHYLogic 2輸出的并行數(shù)據(jù)信號與從PLL 3輸出的時鐘信號CLKl同步。PLL 3向SER 4輸出與參考時鐘信號Refclk同步的時鐘信號CLK2。SER 4將從PHYLogic 2輸出的并行數(shù)據(jù)信號以與從PLL 3輸出的時鐘信號CLK 2 同步的方式轉換成串行數(shù)據(jù)信號。發(fā)送緩沖器5接收從SER 4輸出的串行數(shù)據(jù)信號，并通過輸出PAD 81向串行線輸出串行數(shù)據(jù)信號。(CDR 的配置)圖2示出了圖1中所示的半導體器件中所包括的⑶R的配置。參見圖2，⑶R 7具有相位檢測器(PD) 16、相位頻率檢測器(PFD) 15、環(huán)路濾波器 (LF) 17、VCO 18和輸出緩沖器21。PFD 15將參考時鐘信號Refclk的上升沿與從VCO 18輸出的時鐘信號的上升沿進行比較，并基于比較結果來輸出信號。PD 16將從接收緩沖器6輸出的串行信號IN的相位與從VCO 18輸出的時鐘信號的相位進行比較，并依據(jù)相位差來輸出信號。LF 17是將從PFD 15和PD 16輸出的信號平滑的低通濾波器。VCO 18按照從LF 17輸出的信號(電壓)的幅度來控制輸出頻率。輸出緩沖器21向外部輸出從VCO 18輸出的信號。(PLL 的配置)圖3示出了圖1所示的半導體器件中所包括的PLL的配置。參見圖3，PLL 2具有PFD 11、LF 12、VCO 13和輸出緩沖器14。PFD 11將兩個輸入信號的相位/頻率進行比較，并基于比較結果輸出信號。LF 12是平滑從PFD 11輸出的信號的低通濾波器。VCO 13按照從LF 12輸出的信號(電壓)的幅度來控制輸出頻率。輸出緩沖器14向外部輸出從VCO 13輸出的信號。(VC0和輸出緩沖器的配置)圖4示出了圖2所示的⑶R中所包括的VCO和輸出緩沖器的配置。圖3所示的 PLL 3中所包括的VCO 13和輸出緩沖器14與這些VCO和輸出緩沖器相同。圖4中所有的電路元件形成于單片硅半導體襯底上。圖4中所示的VCO是具有LC并聯(lián)諧振電路(LC振蕩回路電路)的CMOS VC0。這個VCO包括第一 MOS變容器Cl、第二 MOS變容器C2、第一螺旋電感器Li、第二螺旋電感器L2和穩(wěn)定電路M。穩(wěn)定電路M包括差分MOS晶體管對22和恒流源23。第一螺旋電感器Ll的一端耦合至電源VDD，而另一端耦合至節(jié)點附。第二螺旋電感器L2的一端耦合至電源VDD，而另一端耦合至節(jié)點N2。第一螺旋電感器Ll和第二螺旋電感器L2是芯片上的螺旋電感器。第一 MOS變容器Cl的一端耦合至節(jié)點Ni，而另一端耦合至節(jié)點N3。第二 MOS變容器C2的一端耦合至節(jié)點N2，而另一端耦合至節(jié)點N3。節(jié)點N3接收用于設定第一 MOS變容器Cl和第二 MOS變容器C2中每一個的電容的控制電壓vc (圖3中所示的輸入信號IN)。差分MOS晶體管對22包括第一 N溝道MOS晶體管Tl和第二 N溝道MOS晶體管 T2。提供差分MOS晶體管對22以維持振蕩。第一 N溝道MOS晶體管Tl具有耦合至節(jié)點m的柵極、耦合至節(jié)點N2的漏極和耦合至節(jié)點N4的源極。第二 N溝道MOS晶體管T2具有耦合至節(jié)點N2的柵極、耦合至節(jié)點m 的漏極和耦合至節(jié)點N5的源極。恒流源23包括第三N溝道MOS晶體管T3和第四N溝道MOS晶體管T4。第三N溝道MOS晶體管T3具有接收偏置電壓vbias的柵極、耦合至節(jié)點N4的漏極和耦合接地的源極。第四N溝道晶體管T4具有接收偏置電壓vbias的柵極、耦合至節(jié)點N5的漏極和耦合接地的源極。輸出緩沖器21接收節(jié)點m和節(jié)點N2處的電壓并輸出第一輸出信號VOUtp和第二輸出信號voutn。輸出緩沖器21例如由CMOS反相器或差分放大器配置而成。(版圖)圖5是垂直于半導體襯底觀看的依據(jù)第一實施例的VCO和輸出緩沖器的視圖。參見圖5，當垂直于半導體襯底觀看時，第一MOS變容器Cl、第二MOS變容器C2、穩(wěn)定電路M和輸出緩沖器21設置在由直線LN2、直線LN3、直線LN6和直線LN7劃界的區(qū)域 (也即頂點是點A、點B、點C和點D的方形區(qū)域)內。直線LN2是垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點的直線LNl的直線，并且直線LN2通過第一螺旋電感器Ll上的最為接近第二螺旋電感器 L2的點PTl。直線LN3是垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中心02的直線LNl的直線，并且直線LN3通過第二螺旋電感器L2上的最為接近第一螺旋電感器Ll的點PT2。直線LN6是連接點PT3和點PT4的直線。點PT3是第一螺旋電感器Ll的內環(huán)的邊緣上的與直線LN4相交的一個點，直線LN4垂直于連接第一螺旋電感器Ll的中心01和第二螺旋電感器L2的中心02的直線LNl，并且直線LN4通過第一螺旋電感器Ll的中心01。 點PT4是第二螺旋電感器L2的內環(huán)的邊緣上的與直線LN5相交的一個點，直線LN5垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點02的直線LNl，并且直線 LN5通過第二螺旋電感器L2的中點02。直線LN7是連接點PT5和點PT6的直線。點PT5是第一螺旋電感器Ll的內環(huán)的邊緣上的與直線LN4相交的另一點，直線LN4垂直于連接第一螺旋電感器Ll的中心01和第二螺旋電感器L2的中心02的直線LN1，并且直線LN4通過第一螺旋電感器Ll的中心01。 點PT6是第二螺旋電感器L2的內環(huán)的邊緣上的與直線LN5相交的另一個點，直線LN5垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點02的直線LNl，并且直線 LN5通過第二螺旋電感器L2的中點02。電源線VDD和接地電源線VSS設置在第一螺旋電感器Li、第二螺旋電感器L2、第一 MOS變容器Cl、第二 MOS變容器C2、穩(wěn)定電路M和輸出緩沖器21的上方和下方。由第一螺旋電感器Ll的內環(huán)劃界的區(qū)域是禁止虛設圖案的區(qū)域R1。由第二螺旋電感器L2的內環(huán)劃界的區(qū)域是禁止虛設圖案的區(qū)域R2。在這些區(qū)域中不產生虛設圖案。這是為了阻止添加寄生部件。盡管為了便于說明而將螺旋電感器的形狀描述為環(huán)形，但是螺旋電感器的形狀可以是平面方形或是多角形。同樣在這樣的平面方形或多角形的情形中， 點PT3至點PT6是形狀邊緣上的點。(版圖(放大的))圖6是圖5中顯示的第一和第二 MOS變容器和輸出緩沖器的布置和布線的放大視圖。在圖6中，兩個CMOS反相器用作輸出緩沖器21。參見圖6，在P阱內(圖中未示) 設置N溝道MOS晶體管Tl至T6，以及MOS變容器Cl和C2。在N阱內(圖中未示)設置P溝道MOS晶體管T7和T8。第一 MOS變容器Cl具有成對的N型擴散區(qū)FLl 13和FLl 14以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第二 MOS變容器C2具有成對的N型擴散區(qū)FL115和FL116 以及設置在這些區(qū)域之間的由多晶硅形成的柵極。N型擴散區(qū)FL113、N型擴散區(qū)FL114、N 型擴散區(qū)FL115和N型擴散區(qū)FL116通過接觸孔CT19、接觸孔CT21、接觸孔CTM、接觸孔 CT22和第一層金屬線互相耦合并接收控制電壓vc。第一 N溝道MOS晶體管T 1具有成對的N型擴散區(qū)FLlOl (漏極)和FL102 (源極)以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第二 N溝道MOS晶體管T2具有成對的N型擴散區(qū)FL103(漏極)和FL102(源極)以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第三N溝道MOS晶體管T3具有成對的N型擴散區(qū)FL104 (漏極)和FL105 (源極) 以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第四N溝道MOS晶體管T4具有成對的N 型擴散區(qū)FL106(漏極)和FL 105(源極)以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第五N溝道MOS晶體管T5具有成對的N型擴散區(qū)FL107 (漏極)和FL108 (源極) 以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第六N溝道MOS晶體管T6具有成對的 N型擴散區(qū)FL109(漏極)和FL108(源極)以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第一 P溝道MOS晶體管T7具有成對的P型擴散區(qū)FLllO (漏極)和FLlll (源極)以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第二 P溝道MOS晶體管T8具有成對的P型擴散區(qū)FL112(漏極)和FLlll (源極)以及設置在這些區(qū)域之間的由多晶硅形成的柵極。第五N溝道MOS晶體管T5和第一 P溝道MOS晶體管T7形成CMOS反相器。第六 N溝道MOS晶體管T6和第二 P溝道晶體管T8形成CMOS反相器。P型擴散區(qū)FLlll通過接觸孔CT17和第一層金屬線耦合至電源VDD。N型擴散區(qū) FL108通過接觸孔CT13和第一層金屬線耦合至接地電源VSS。N型擴散區(qū)FL104通過接觸孔CT6和第一層金屬線耦合至接地電源VSS。N型擴散區(qū)FL106通過接觸孔CTlO和第一層金屬線耦合至接地電源VSS。P型擴散區(qū)FLllO通過接觸孔CT16和第一層金屬線耦合至通路孔VA7。N型擴散區(qū)FL107通過接觸孔CTll和第一層金屬線耦合至通路孔VA7。通路孔VA7通過第二層金屬線輸出輸出信號voutp。P型擴散區(qū)FL112通過接觸孔CT18和第一層金屬線耦合至通路孔 VAS0 N型擴散區(qū)FL109通過接觸孔CT15和第一層金屬線耦合至通路孔VA8。通路孔VA8 通過第二層金屬線輸出輸出信號voutn。第三N溝道MOS晶體管T3的多晶硅柵極通過接觸孔CT7和第一層金屬線接收偏置電壓vbias。第四N溝道MOS晶體管T4的多晶硅柵極通過接觸孔CT9和第一層金屬線接收偏置電壓vbias。N型擴散區(qū)FL102通過接觸孔CT3、第一層金屬線、通路孔VA2、第二層金屬線、通路孔VA4和接觸孔CT8耦合至N型擴散區(qū)FL105。第一變容器Cl的多晶硅柵極、第一 N溝道MOS晶體管Tl的多晶硅柵極、N型擴散區(qū)FL103、第五N溝道MOS晶體管T5的多晶硅柵極、第一 P溝道MOS晶體管T7的多晶硅柵極通過接觸孔CT20、接觸孔CT2、接觸孔CT5、通路孔VA1、通路孔VA5、接觸孔CT12、第一層金屬線和第二層金屬線互相耦合并且耦合至第一螺旋電感器Li。第二變容器C2的多晶硅柵極、第二 N溝道MOS晶體管T2的多晶硅柵極、N型擴散區(qū)FL101、第六N溝道MOS晶體管T6的多晶硅柵極、第二 P溝道MOS晶體管T8的多晶硅柵極通過接觸孔CT23、接觸孔CT4、接觸孔CT1、通路孔VA3、通路孔VA6、接觸孔CT14、第一層金屬線和第二層金屬線互相耦合并且耦合至第二螺旋電感器L2。(版圖(凸塊))依據(jù)本發(fā)明實施例的半導體器件具有稱為晶圓工藝封裝(WPP)的結構。在WPP結構中，使用Cu等從半導體芯片附近的Al焊盤電極開始在芯片上執(zhí)行重布線，電極在整個芯片區(qū)域之上延伸，并且在這個電極上形成焊料凸塊。圖7示出了依據(jù)本發(fā)明實施例的半導體器件中凸塊的布置。參見圖7，多個凸塊以交錯的方式設置在半導體芯片的主表面(前表面)上。當垂直于半導體襯底觀看時，凸塊#1至凸塊#4設置在未重疊第一螺旋電感器Ll 和第二螺旋電感器L2的區(qū)域中。這使得可以阻止添加寄生組件。如上所述，在依據(jù)本發(fā)明第一實施例的半導體器件中，當垂直于半導體襯底觀看時，第一 MOS變容器Cl、第二 MOS變容器C2、穩(wěn)定電路M和輸出緩沖器21設置在由直線 LN2、直線LN3、直線LN6和直線LN7劃界的區(qū)域中。因此，耦合螺旋電感器Ll和L2、M0S變容器Cl和C2、穩(wěn)定電路M和輸出緩沖器21的布線長度比相關領域中的布線要短，從而使得可以降低向耦合這些部件的布線添加的寄生電感器和/或寄生電容。第一實施例的修改方式圖8是當垂直于半導體襯底觀看的依據(jù)第一實施例修改方式的輸出緩沖器和VCO 的視圖。參見圖8，當垂直于半導體襯底觀看時，第一MOS變容器Cl、第二MOS變容器C2、穩(wěn)定電路M和輸出緩沖器21可以設置在位于直線LN6和直線LN7之間且位于第一螺旋電感器Ll和第二螺旋電感器之間的區(qū)域中(該區(qū)域基于第一和第二螺旋電感器的形狀可以不必是方形)。如上所述，在依據(jù)本發(fā)明第一實施例修改方式的半導體器件中，當垂直于半導體襯底觀看時，第一 MOS變容器Cl、第二 MOS變容器C2、穩(wěn)定電路M和輸出緩沖器21設置在位于直線LN6和直線LN7之間且位于第一螺旋電感器Ll和第二螺旋電感器L2之間的區(qū)域中。因此，耦合螺旋電感器Ll和L2、M0S變容器Cl和C2、穩(wěn)定電路M和輸出緩沖器21的布線的長度比相關領域中布線的長度要短，從而使得可以減少向耦合這些部件的布線添加的寄生電感器和/或寄生電容。第二實施例圖9是當垂直于半導體襯底觀看的依據(jù)第二實施例的輸出緩沖器和VCO的視圖。參見圖9，當垂直于半導體襯底觀看時，第一MOS變容器Cl、第二MOS變容器C2、穩(wěn)定電路M和輸出緩沖器21設置在由直線LN2、直線LN3、直線LN8和直線LN9劃界的區(qū)域中，該區(qū)域也即頂點為點E、點F、點G和點H的方形區(qū)域。直線LN2是垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點的直線LNl的直線，并且直線LN2通過第一螺旋電感器Ll上的最為接近第二螺旋電感器 L2的點PTl。
直線LN3是垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點02的直線LNl的直線，并且直線LN3通過第二螺旋電感器L2上的最為接近第一螺旋電感器Ll的點PT2。直線LN8是連接點PT7和點PT8的直線。點PT7是第一螺旋電感器Ll的外環(huán)邊緣上的與直線LN4相交的一個點，直線LN4垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點02的直線LNl并通過第一螺旋電感器Ll的中點01。點PT8是第二螺旋電感器L2的外環(huán)邊緣上的與直線LN5相交的一個點，直線LN5垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點02的直線LNl并通過第二螺旋電感器L2 的中點02。直線LN9是連接點PT9和點PTlO的直線。點PT9是第一螺旋電感器Ll的外環(huán)邊緣上的與直線LN4相交的另一個點，直線LN4垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點02的直線LNl并通過第一螺旋電感器Ll的中點01。點PTlO是第二螺旋電感器L2的外環(huán)邊緣上的與直線LN5相交的另一個點，直線LN5垂直于連接第一螺旋電感器Ll的中點01和第二螺旋電感器L2的中點02的直線LNl并通過第二螺旋電感器L2的中點02。如上所述，在依據(jù)本發(fā)明第二實施例的半導體器件中，當垂直于半導體襯底觀看時，第一 MOS變容器Cl、第二 MOS變容器C2、穩(wěn)定電路M和輸出緩沖器21設置在由直線 LN2、直線LN3、直線LN8和直線LN9劃界的區(qū)域中。因此，耦合螺旋電感器Ll和L2、M0S變容器Cl和C2、穩(wěn)定電路M和輸出緩沖器21的布線長度比相關領域中布線長度要短，從而使得可以降低向耦合這些部件的布線添加的寄生電感器和/或寄生電容。第二實施例的修改方式圖10是當垂直于半導體襯底觀看的依據(jù)第二實施例修改方式的輸出緩沖器和 VCO的視圖。參見圖10，當垂直于半導體襯底觀看時，第一 MOS變容器Cl、第二 MOS變容器C2、 穩(wěn)定電路M和輸出緩沖器21可以設置在位于直線LN8和直線LN9之間并位于第一螺旋電感器Ll和第二螺旋電感器之間的區(qū)域中。這個區(qū)域包括例如比圖9中所示點E更為接近第一螺旋電感器Ll的點。如上所述，在依據(jù)本發(fā)明第二實施例的修改方式的半導體器件中，當垂直于半導體襯底觀看時，第一MOS變容器Cl、第二MOS變容器C2、穩(wěn)定電路M、輸出緩沖器21設置在位于直線LN8和直線LN9之間且位于第一螺旋電感器Ll和第二螺旋電感器L2之間的區(qū)域中。因此，耦合螺旋電感器Ll和L2、M0S變容器Cl和C2、穩(wěn)定電路M和輸出緩沖器21的布線的長度短于相關領域中的布線長度，從而使得可以降低向耦合這些部件的布線添加的寄生電感器和/或寄生電容。本發(fā)明不限于上述實施例，而是包括例如下面的修改。盡管在本發(fā)明的上述實施例中，通過N溝道MOS晶體管配置了差分MOS晶體管對和恒流源，但是本發(fā)明不限于此。還可以通過P溝道MOS晶體管來配置差分MOS晶體管對和恒流源。盡管通過兩個MOS晶體管配置了恒流源，但是還可以通過單個晶體管來配置恒流源。
此處公開的實施例在所有方面僅為示意性的，并不應當被限制性地解釋。本發(fā)明的范圍并非由上面的描述來限定，而是通過所附的權利要求書來限定，并且本發(fā)明的范圍意于涵蓋落入所附權利要求書范圍內的所有這類等同方式和變化形式。
權利要求
1.一種半導體器件，包括 半導體襯底；以及在所述半導體襯底之上形成的LC振蕩回路VC0， 其中所述LC振蕩回路VCO包括 第一螺旋電感器和第二螺旋電感器；以及第一 MOS變容器和第二 MOS變容器，并且其中，當垂直于所述半導體襯底觀看時，所述第一 MOS變容器和所述第二MOS變容器設置在所述第一螺旋電感器和所述第二螺旋電感器之間的區(qū)域中。
2.根據(jù)權利要求1的半導體器件，其中，當垂直于所述半導體襯底觀看時，所述第一 MOS變容器和所述第二MOS變容器設置在夾于第一直線和第二直線之間的區(qū)域中的位置，其中所述第一直線是連接所述第一螺旋電感器的外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的一個點，和所述第二螺旋電感器的外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的一個點的直線，以及其中所述第二直線是連接所述第一螺旋電感器的外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的另一個點，和所述第二螺旋電感器的外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的另一個點的直線。
3.根據(jù)權利要求1的半導體器件，其中，當垂直于所述半導體襯底觀看時，所述第一MOS變容器和所述第二MOS變容器設置在夾于第一直線和第二直線之間的區(qū)域中的位置，其中所述第一直線是連接所述第一螺旋電感器的內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的一個點，和所述第二螺旋電感器的內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的一個點的直線，以及其中所述第二直線是連接所述第一螺旋電感器的內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的另一個點，和所述第二螺旋電感器的內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的另一個點的直線。
4.根據(jù)權利要求1的半導體器件，其中，當垂直于所述半導體襯底觀看時，所述第一MOS變容器和所述第二MOS變容器設置在由第一直線、第二直線、第三直線和第四直線劃界的區(qū)域中的位置，其中所述第一直線是垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并且通過所述第一螺旋電感器上的與所述第二螺旋電感器最為接近的點的直線，其中所述第二直線是垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并且通過所述第二螺旋電感器上的與所述第一螺旋電感器最為接近的點的直線，其中所述第三直線是連接所述第一螺旋電感器的外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的一個點，和所述第二螺旋電感器的外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的一個點的直線，以及其中所述第四直線是連接所述第一螺旋電感器外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的另一個點，和所述第二螺旋電感器外邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的另一個點的直線。
5.根據(jù)權利要求1的半導體器件，其中，當垂直于所述半導體襯底觀看時，所述第一 MOS變容器和所述第二MOS變容器設置在由第一直線、第二直線、第三直線和第四直線劃界的區(qū)域中的位置，其中所述第一直線是垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并且通過所述第一螺旋電感器上的與所述第二螺旋電感器最為接近的點的直線，其中所述第二直線是垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并且通過所述第二螺旋電感器上的與所述第一螺旋電感器最為接近的點的直線，其中所述第三直線是連接所述第一螺旋電感器的內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的一個點，和所述第二螺旋電感器的內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的一個點的直線，以及其中所述第四直線是連接所述第一螺旋電感器內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第一螺旋電感器的中心的直線相交的另一個點，和所述第二螺旋電感器內邊緣上的與垂直于連接所述第一螺旋電感器的中心和所述第二螺旋電感器的中心的直線并通過所述第二螺旋電感器的中心的直線相交的另一個點的直線。
6.根據(jù)權利要求1的半導體器件，其中由所述第一螺旋電感器和所述第二螺旋電感器中每一個的內邊緣劃界的區(qū)域不包括虛設圖案。
7.根據(jù)權利要求1的半導體器件，該半導體器件還包括多個凸塊，設置在所述半導體襯底的主表面之上，其中，當垂直于所述半導體襯底觀看時，所述凸塊設置在與所述第一螺旋電感器和所述第二螺旋電感器不重疊的區(qū)域中。
8.根據(jù)權利要求1的半導體器件，該半導體器件還包括輸出緩沖器，形成于所述半導體襯底之上并且具有第一輸入端和第二輸入端， 其中所述第一輸入端耦合于所述第一螺旋電感器和所述第一 MOS變容器之間，并且所述第二輸入端耦合于所述第二螺旋電感器和所述第二 MOS變容器之間，以及其中，當垂直于所述半導體襯底觀看時，所述輸出緩沖器設置在所述第一螺旋電感器和所述第二螺旋電感器之間的區(qū)域中。
9.根據(jù)權利要求8的半導體器件， 其中所述LC振蕩回路VCO還包括 耦合接地的恒流源；第一 MOS晶體管；以及第二 MOS晶體管，其中所述第一 MOS晶體管提供于所述第二輸入端和所述恒流源之間，并且具有耦合至所述第一輸入端的柵極端，其中所述第二 MOS晶體管提供于所述第一輸入端和所述恒流源之間，并且具有耦合至所述第二輸入端的柵極端，以及其中，當垂直于所述半導體襯底觀看時，所述恒流源、所述第一 MOS晶體管和所述第二 MOS晶體管設置在所述第一螺旋電感器和所述第二螺旋電感器之間的區(qū)域中。
全文摘要
提供一種半導體器件，其可以降低向耦合VCO中所包括的螺旋電感器和MOS變容器的布線添加的寄生電感器和/或寄生電容。LC振蕩回路VCO包括第一螺旋電感器和第二螺旋電感器以及第一MOS變容器和第二MOS變容器。當垂直于半導體襯底觀看時，第一MOS變容器和第二MOS變容器設置在第一螺旋電感器和第二螺旋電感器之間的區(qū)域中。
文檔編號H03H3/02GK102355217SQ20111012973
公開日2012年2月15日 申請日期2011年5月13日 優(yōu)先權日2010年5月14日
發(fā)明者廣田尊則 申請人:瑞薩電子株式會社