專利名稱：一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法及其電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時間數(shù)字轉(zhuǎn)換方法，具體地說，涉及一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法及其電路，屬于電子技術(shù)領(lǐng)域。
背景技術(shù)：
隨著現(xiàn)代電子技術(shù)和科學(xué)基礎(chǔ)研究的發(fā)展，時間和頻率的測量和控制技術(shù)在科學(xué)技術(shù)各領(lǐng)域中占據(jù)著越來越重要的地位，近年來，國內(nèi)外的頻率標(biāo)準(zhǔn)的準(zhǔn)確度和穩(wěn)定度提高很快，應(yīng)用范圍也更加廣泛，但是，對高準(zhǔn)確度和穩(wěn)定度頻率信號的測量和對比技術(shù)的精度還不能滿足。一般而言，時間數(shù)字轉(zhuǎn)換電路(Time to Digital Converting, TDC)就是用來測量頻率信號的電路，它通過測量信號的延遲程度，并將信號的延遲程度轉(zhuǎn)換成世紀(jì)延遲級的延遲量，也就是將信號的延遲程度以確切數(shù)目的延遲級表示。現(xiàn)有的做法為分別將第一信號和第二信號送入第一延遲電路和第二延遲電路， 其中第一延遲信號(通常為待測信號)送入的時間較第二信號(通常為已知的參考信號) 早，但第一延遲電路的延遲級的延遲量較第二延遲電路的延遲級的延遲量較大。因此，第二信號會慢慢追上第一信號，而當(dāng)?shù)诙盘栕飞系谝恍盘枙r，便可計算兩信號分別經(jīng)過的延遲級數(shù)量，并計算兩延遲級群組的差異總量，便可計算出第一信號的延遲程度。常見的做法是，先以其他機制算出延遲量較大的延遲級Ts與延遲量較小的延遲級Tf的差(Ts-Tf)， 再將待測信號的延遲情況以N(Ts-Tf)表示。由于此類型時間數(shù)字轉(zhuǎn)換電路的結(jié)構(gòu)和操作方式，以及如何計算出待測信號的延遲情況為本領(lǐng)域一般技術(shù)人員所知悉，本文在此不再一一贅述。然而，這樣的做法，往往需要是用整條的延遲電路，電路非常復(fù)雜，并且雖然該種做法可以達到較高的測量精度，但往往所能達到的時間或頻率量程較小。

發(fā)明內(nèi)容
本發(fā)明要解決的問題是針對以上不足，提供一種精密的基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法及其電路，以用來解決目前時間測量電路較為復(fù)雜以及量程有限的問題。為解決以上問題，本發(fā)明采用以下技術(shù)方案一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法，包括以下步驟
提供第一延遲電路，所述第一延遲電路具有第一延遲級，以延遲第一輸入信號并產(chǎn)生第一輸出信號；
提供第二延遲電路，所述第二延遲電路具有第二延遲級，以延遲第二輸入信號并產(chǎn)生第二輸出信號；
提供第一計數(shù)器，所述第一計數(shù)器耦接于第一延遲電路，用來計數(shù)所述第一輸出信號產(chǎn)生第一計數(shù)值并且當(dāng)?shù)诙斎胄盘栞斎霑r停止計數(shù)；
提供第二計數(shù)器，所述第二計數(shù)器耦接于所述第一延遲電路，用來當(dāng)?shù)诙斎胄盘栭_始時計數(shù)所述第一輸出信號產(chǎn)生第二計數(shù)值；
提供相位比較器，所述相位比較器耦接于所述第一延遲電路，第二延遲電路和第二計數(shù)器，用來比較所述第一輸出信號和第二輸出信號的相位以產(chǎn)生比較信號并輸出第一輸入信號和第二輸入信號的時間差； 所述比較信號包含相位信息。作為上述技術(shù)方案的進一步改進
所述第一延遲級的延遲量比第二延遲級的延遲量大。所述第一延遲電路將第一輸出信號分為N個等分的相位； 第二延遲電路將第二輸出信號分為N個等分的相位；
N為大于2的奇數(shù)。所述相位比較器對所述第一輸出信號和第二輸出信號的N個相位分別進行比較， 并當(dāng)所述第一輸出信號和第二輸出信號的某個相位完全同步時第二計數(shù)器計數(shù)停止，產(chǎn)生比較信號并輸出所述兩個輸入信號的時間差，所述比較信號包含相位信息。
所述第一輸入信號和第二輸入信號的時間差為根據(jù)所述第一計數(shù)值獲得的時間、根據(jù)第二計數(shù)值獲得的時間延遲差以及相位比較器的相位信息代表的時間差之和。一種實現(xiàn)基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法的電路，包括 第一延遲電路，包括一個與門ANDl和N個反相器NOTl ；
與門ANDl的一個輸入端接第一輸入信號；
N個反相器NOTl依次串聯(lián)在與門ANDl的輸出端和與門ANDl的另一個輸入端之間。第二延遲電路，包括一個與門AND2和N個反相器N0T2 ； 與門AND2的一個輸入端接第二輸入信號；
N個反相器N0T2依次串聯(lián)在與門AND2的輸出端和與門AND2的另一個輸入端之間。第一計數(shù)器，耦接于所述第一延遲電路的第一個相位輸出端和第一輸入信號； 與門AND3和反相器NOT，第二輸入信號經(jīng)反相器NOT接與門AND3的一個輸入端； 第一延遲電路的第一個相位輸出端接與門AND3的另一個輸入端；
與門AND3的輸出端、第一輸入信號接第一計數(shù)器。第二計數(shù)器，耦接于所述第一延遲電路的第一個相位輸出端和第二輸入信號。
N個相位比較器，相位比較器的輸入端連接第一延遲電路與第二延遲電路的對應(yīng)相位輸出端；
或非門N0R，N個相位比較器的輸出端接或非門NOR的輸入端； 與門AND4，或非門NOR的輸出端接與門AND4的一個輸入端； 與門AND4的另一個輸入端接第一延遲電路的第一個相位輸出端； 與門AND4的輸出端、第二輸入信號接第二計數(shù)器。本發(fā)明采用以上技術(shù)方案，與現(xiàn)有技術(shù)相比，具有以下優(yōu)點根據(jù)本發(fā)明實施例中的時間數(shù)字轉(zhuǎn)換電路和時間數(shù)字轉(zhuǎn)換方法，通過比較第一輸出信號和第二輸出信號的各個相位，將信號周期切割成多段，并分別進行比較，提高了時間測量精度，并可滿足更大的測量量程。通過基于游標(biāo)延遲鏈的技術(shù)，以所述延遲鏈為基礎(chǔ)產(chǎn)生延遲電路，用以延遲全數(shù)字鎖相環(huán)產(chǎn)生的振蕩信號，通過該種簡單有效的測量技術(shù)，能夠?qū)崿F(xiàn)高精度的測量，它不僅能夠測量較大量程的時間間隔，并且實現(xiàn)結(jié)構(gòu)簡單、成本低廉，易于實現(xiàn)大規(guī)模應(yīng)用。
5
下面結(jié)合附圖和實施例對本發(fā)明進一步說明。


圖1為本發(fā)明實施例中時間數(shù)字轉(zhuǎn)換方法的流程圖； 圖2為本發(fā)明實施例中電路的結(jié)構(gòu)示意圖3為本發(fā)明實施例中電路的信號相位比較圖； 圖中，1-第一延遲電路，2-第二延遲電路。
具體實施例方式在本發(fā)明中使用了某些詞匯來指稱特定的元件。本領(lǐng)域技術(shù)人員應(yīng)可理解，各元件提供商可能會用不同的名稱來稱呼同一元件。本發(fā)明并不以名稱的差異來區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準(zhǔn)則，在本發(fā)明中，耦接一詞在此時包含任何直接及間接的電氣連接手段。實施例，如圖1所示，一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法，包括如下步驟 提供第一延遲電路1，所述第一延遲電路1具有第一延遲級，以延遲第一輸入信號并產(chǎn)
生第一輸出信號；
提供第二延遲電路2，所述第二延遲電路2具有第二延遲級，以延遲第二輸入信號并產(chǎn)生第二輸出信號；
提供第一計數(shù)器，所述第一計數(shù)器耦接于第一延遲電路1，用以計數(shù)所述第一輸出信號產(chǎn)生第一計數(shù)值并且當(dāng)?shù)诙斎胄盘栞斎霑r停止計數(shù)；
提供第二計數(shù)器，所述第二計數(shù)器耦接于所述第一延遲電路1，用以當(dāng)?shù)诙斎胄盘栭_始時計數(shù)所述第一輸出信號產(chǎn)生第二計數(shù)值；
提供相位比較器，所述相位比較器耦接于所述第一延遲電路1，第二延遲電路2和第二計數(shù)器，用以比較所述第一輸出信號和第二輸出信號的相位以產(chǎn)生比較信號并輸出第一輸入信號和第二輸入信號的時間差； 所述比較信號包含相位信息。所述第一延遲級的延遲量比第二延遲級的延遲量大。所述第一延遲電路1將第一輸出信號分為N個等分的相位； 第二延遲電路2將第二輸出信號分為N個等分的相位；
N為大于2的奇數(shù)。所述相位比較器對所述第一輸出信號和第二輸出信號的N個相位分別進行比較， 并當(dāng)所述第一輸出信號和第二輸出信號的某個相位完全同步時第二計數(shù)器計數(shù)停止，產(chǎn)生比較信號并輸出所述兩個輸入信號的時間差，所述比較信號包含相位信息。
所述第一輸入信號和第二輸入信號的時間差為根據(jù)所述第一計數(shù)值獲得的時間、根據(jù)第二計數(shù)值獲得的時間延遲差以及相位比較器的相位信息代表的時間差之和。關(guān)于兩個輸入信號時間差的計數(shù)方式在實現(xiàn)時間數(shù)字轉(zhuǎn)換方法的電路中進行詳細(xì)說明，這里不再做一一贅述。根據(jù)時間數(shù)字轉(zhuǎn)換方法，通過比較第一輸出信號和第二輸出信號的各個相位，將信號周期切割成多段，并分別進行比較，提高了時間測量精度，并可滿足更大的測量量程。
如圖2所示，下面結(jié)合具體附圖進行詳細(xì)說明，附圖為N=5時的電路圖，圖中只標(biāo)示出五個反相器N0T1、五個反相器N0T2和五個相位比較器，其中數(shù)量還可以減少或增加， 本發(fā)明并不限制其中的實施方式，任何基于該種電路的時間差計算方式皆在本發(fā)明的保護范圍之內(nèi)。基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換電路，包括
第一延遲電路1，具有第一延遲級，用以延遲第一輸入信號以產(chǎn)生第一輸出信號； 第一延遲電路1包括一個與門ANDl和五個反相器N0T1，第一輸入信號接與門ANDl的一個輸入端，五個反相器NOTl依次串聯(lián)在與門ANDl的輸出端和與門ANDl的另一個輸入端之間，所述第一輸出信號由第一延遲電路1分為五個等分的相位；
第二延遲電路2，具有第二延遲級，用以延遲第二輸入信號產(chǎn)生第二輸出信號； 第二延遲電路2包括一個與門AND2和五個反相器N0T2，第二輸入信號接與門AND2的一個輸入端，五個反相器N0T2依次串聯(lián)在與門AND2的輸出端和與門AND2的另一個輸入端，所述第一輸出信號由第一延遲電路1分為五個等分的相位；
第二延遲電路2的反相器N0T2具有比第一延遲電路1的反相器NOTl較小的單位延遲， 第一延遲電路1的第一延遲級比所述第二延遲電路2的第二延遲級具有較大的延遲量；
以游標(biāo)延遲鏈技術(shù)為基礎(chǔ)產(chǎn)生延遲電路，用以延遲振蕩器產(chǎn)生的振蕩信號。延遲鏈技術(shù)是一種簡單有效的測量技術(shù)，能夠?qū)崿F(xiàn)高精度的測量，它不僅能夠測量較大量程的時間間隔，并且實現(xiàn)結(jié)構(gòu)簡單、成本低廉，易于實現(xiàn)大規(guī)模應(yīng)用。第一計數(shù)器，耦接于所述第一延遲電路1的第一個相位輸出端PAO和第一輸入信號，對第一輸入信號的周期數(shù)進行計數(shù)，用以計數(shù)所述第一輸出信號產(chǎn)生第一計數(shù)值，第一個相位輸出端PAO為與門ANDl的輸出端；
由于第二輸入信號經(jīng)反相器NOT接與門AND3的一個輸入端，第一延遲電路1的第一個相位輸出端PAO接與門AND3的另一個輸入端，與門AND3的輸出端、第一輸入信號接第一計數(shù)器，所以，第一計數(shù)器在第二輸入信號輸入時停止計數(shù)；
利用第二輸入信號控制第一計數(shù)器停止計數(shù)，可以有多種實現(xiàn)方式，基于以上方案，本領(lǐng)域的技術(shù)人員可以進行多種改進，本發(fā)明并不限制其中的實施方式。第二計數(shù)器，耦接于所述第一延遲電路1的第一個相位輸出端PAO和第二輸入信號，對第二輸入信號的周期數(shù)進行計數(shù)，用以當(dāng)?shù)诙斎胄盘栭_始時計數(shù)所述第一輸出信號產(chǎn)生第二計數(shù)值，第一個相位輸出端PAO為與門ANDl的輸出端；
五個相位比較器，相位比較器的輸入端連接第一延遲電路1與第二延遲電路2的對應(yīng)相位輸出端，五個相位比較器的輸出端接或非門NOR的輸入端，或非門NOR的輸出端接與門AND4的一個輸入端，與門AND4的另一個輸入端接第一延遲電路1的第一個相位輸出端 ΡΑ0，與門AND4的輸出端、第二輸入信號接第二計數(shù)器；
相位比較器的數(shù)量與第一延遲電路1和第二延遲電路2中反相器的數(shù)量相對應(yīng)； 相位比較器包括第一相位比較器、第二相位比較器、第三相位比較器、第四相位比較器和第五相位比較器；
第一相位比較器的輸入端與第一延遲電路1的第一個相位輸出端ΡΑ0、第二延遲電路2 的第一個相位輸出端PBO連接，第一個相位輸出端PAO為與門ANDl的輸出端，第一個相位輸出端PBO為與門AND2的輸出端；第二相位比較器的輸入端與第一延遲電路1的第二個相位輸出端PA1、第二延遲電路2 的第二個相位輸出端PBl連接，第二個相位輸出端PAl為第一延遲電路1中第一個非門的輸出端，第二個相位輸出端PBl為第二延遲電路2中第一個非門的輸出端；
第三相位比較器的輸入端與第一延遲電路1的第三個相位輸出端PA2、第二延遲電路2 的第三個相位輸出端PB2連接，第三個相位輸出端PA2為第一延遲電路1中第二個非門的輸出端，第三個相位輸出端PB2為第二延遲電路2中第二個非門的輸出端；
第四相位比較器的輸入端與第一延遲電路1的第四個相位輸出端PA3、第二延遲電路2 的第四個相位輸出端PB3連接，第四個相位輸出端PA3為第一延遲電路1中第三個非門的輸出端，第四個相位輸出端PB3為第二延遲電路2中第三個非門的輸出端；
第五相位比較器的輸入端與第一延遲電路1的第五個相位輸出端PA4、第二延遲電路2 的第五個相位輸出端PB4連接，第五個相位輸出端PA4為第一延遲電路1中第四個非門的輸出端，第五個相位輸出端PB4為第二延遲電路2中第四個非門的輸出端；
第一相位比較器、第二相位比較器、第三相位比較器、第四相位比較器和第五相位比較器的輸出端接或非門NOR的輸入端，或非門NOR的輸出端接與門AND4的一個輸入端，與門 AND4的另一個輸入端接第一延遲電路1的第一個相位輸出端ΡΑ0，與門AND4的輸出端、第二輸入信號接第二計數(shù)器，所以，相位比較器檢測到同步信號后，第二計數(shù)器停止計數(shù)；
利用相位比較器輸出一個控制信號控制第二計數(shù)器，可以有其它實現(xiàn)方式，作為另一種方案，用一個串聯(lián)的或門和一個非門替代或非門也可以實現(xiàn)以上目的；基于以上方案，本領(lǐng)域的技術(shù)人員可以進行多種改進，本發(fā)明并不限制其中的實施方式。對于時間差的計算方法，如圖3所示，第一延遲電路1和第二延遲電路2分別將第一輸入信號和第二輸入信號進行劃分為5個等分的相位的時間差計算方法，如下所述
第一輸入信號和第二輸入信號的時間差由三部分組成
1第一計數(shù)器計得數(shù)字為m ；第一延遲級構(gòu)成的振蕩器的振蕩周期為Tl，則第一計數(shù)器計得的時間為(N1*T1);
2第二計數(shù)器計得數(shù)字為N2 ；第一延遲級和第二延遲級的周期差為TD12 ；第一延遲級和第二延遲級具備相同級數(shù)η ；第一延遲級和第二延遲級每級的延遲差為Tunit ；里面有 TD12=n*Tunit ；第二計數(shù)器計得時間為(N2 * TD12) = (N2 * η * Tunit)；
3相位比較器輸出相位信息N，計得時間為(N*Timit);
所以第一輸入信號和第二輸入信號的時間差為(附* Tl ) + (N2 * η * Tunit ) + (N* Tunit)；
第一計數(shù)值為STOP的邊沿到達后記錄PAO的振蕩周期數(shù)，為1個周期；記n=l ； 第二計數(shù)值為STOP的邊沿到達時間起到相位比較器檢測到同步之間PAO的振蕩周期數(shù)NX，NX〉1，NX=1相當(dāng)于振蕩器振蕩一次累計的延時差，因為示例中有5個相位，所以相當(dāng)于一個振蕩器周期累計到5個延時差；
相位比較器的比較結(jié)果為PA2和PB2首次同步，那么NF=2，就是2個延時差，其時延時差為PA和PB的單位延時差，也就是計時的精度；
因此，總的時間差應(yīng)該是1個震蕩周期+5個延時差+2個延時差。根據(jù)本發(fā)明實施例中的時間數(shù)字轉(zhuǎn)換電路，通過比較第一輸出信號和第二輸出信號的各個相位，將信號周期切割成多段，并分別進行比較，提高了時間測量精度，并可滿足更大的測量量程。 本發(fā)明實施例通過以所述延遲鏈為基礎(chǔ)產(chǎn)生延遲電路，用以延遲全數(shù)字鎖相環(huán)產(chǎn)生的振蕩信號。延遲鏈技術(shù)是一種簡單有效的測量技術(shù)，能夠?qū)崿F(xiàn)高精度的測量，它不僅能夠測量較大量程的時間間隔，并且實現(xiàn)結(jié)構(gòu)簡單、成本低廉，易于實現(xiàn)大規(guī)模應(yīng)用。
本領(lǐng)域技術(shù)人員應(yīng)該認(rèn)識到，上述的具體實施方式
只是示例性的，是為了使本領(lǐng)域技術(shù)人員能夠更好的理解本發(fā)明內(nèi)容，不應(yīng)理解為是對本發(fā)明保護范圍的限制，只要是根據(jù)本發(fā)明技術(shù)方案所作的改進，均落入本發(fā)明的保護范圍。
權(quán)利要求
1.一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法，其特征在于所述方法包括以下步驟 提供第一延遲電路(1 )，所述第一延遲電路(1)具有第一延遲級，以延遲第一輸入信號并產(chǎn)生第一輸出信號；提供第二延遲電路(2)，所述第二延遲電路(2)具有第二延遲級，以延遲第二輸入信號并產(chǎn)生第二輸出信號；提供第一計數(shù)器，所述第一計數(shù)器耦接于第一延遲電路(1 )，用來計數(shù)所述第一輸出信號產(chǎn)生第一計數(shù)值并且當(dāng)?shù)诙斎胄盘栞斎霑r停止計數(shù)；提供第二計數(shù)器，所述第二計數(shù)器耦接于所述第一延遲電路(1 )，用來當(dāng)?shù)诙斎胄盘栭_始時計數(shù)所述第一輸出信號產(chǎn)生第二計數(shù)值；提供相位比較器，所述相位比較器耦接于所述第一延遲電路(1)，第二延遲電路(2)和第二計數(shù)器，用來比較所述第一輸出信號和第二輸出信號的相位以產(chǎn)生比較信號并輸出第一輸入信號和第二輸入信號的時間差； 所述比較信號包含相位信息。
2.根據(jù)權(quán)利要求1所述一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法，其特征在于 所述第一延遲級的延遲量比第二延遲級的延遲量大。
3.根據(jù)權(quán)利要求2所述一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法，其特征在于 所述第一延遲電路(1)將第一輸出信號分為N個等分的相位；第二延遲電路(2)將第二輸出信號分為N個等分的相位； N為大于2的奇數(shù)。
4.根據(jù)權(quán)利要求3所述一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法，其特征在于 所述相位比較器對所述第一輸出信號和第二輸出信號的N個相位分別進行比較，并當(dāng)所述第一輸出信號和第二輸出信號的某個相位完全同步時第二計數(shù)器計數(shù)停止，產(chǎn)生比較信號并輸出所述兩個輸入信號的時間差，所述比較信號包含相位信息。
5.根據(jù)權(quán)利要求4所述一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法，其特征在于所述第一輸入信號和第二輸入信號的時間差為根據(jù)所述第一計數(shù)值獲得的時間、根據(jù)第二計數(shù)值獲得的時間延遲差以及相位比較器的相位信息代表的時間差之和。
6.一種實現(xiàn)如權(quán)利要求1-5其中之一所述基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法的電路，其特征在于所述電路包括第一延遲電路(1 )，包括一個與門ANDl和N個反相器NOTl ； 與門ANDl的一個輸入端接第一輸入信號；N個反相器NOTl依次串聯(lián)在與門ANDl的輸出端和與門ANDl的另一個輸入端之間。
7.如權(quán)利要求6所述的電路，其特征在于所述電路還包括 第二延遲電路(2 )，包括一個與門AND2和N個反相器N0T2 ； 與門AND2的一個輸入端接第二輸入信號；N個反相器N0T2依次串聯(lián)在與門AND2的輸出端和與門AND2的另一個輸入端之間。
8.如權(quán)利要求7所述的電路，其特征在于所述電路還包括第一計數(shù)器，耦接于所述第一延遲電路(1)的第一個相位輸出端(PAO)和第一輸入信號；與門AND3和反相器NOT，第二輸入信號經(jīng)反相器NOT接與門AND3的一個輸入端；第一延遲電路(1)的第一個相位輸出端(PAO)接與門AND3的另一個輸入端； 與門AND3的輸出端、第一輸入信號接第一計數(shù)器。
9.如權(quán)利要求8所述的電路，其特征在于所述電路還包括第二計數(shù)器，耦接于所述第一延遲電路(1)的第一個相位輸出端(PAO)和第二輸入信號。
10.如權(quán)利要求9所述的電路，其特征在于所述電路還包括N個相位比較器，相位比較器的輸入端連接第一延遲電路(1)與第二延遲電路(2 )的對應(yīng)相位輸出端；或非門N0R，N個相位比較器的輸出端接或非門NOR的輸入端； 與門AND4，或非門NOR的輸出端接與門AND4的一個輸入端； 與門AND4的另一個輸入端接第一延遲電路(1)的第一個相位輸出端(PAO)； 與門AND4的輸出端、第二輸入信號接第二計數(shù)器。
全文摘要
本發(fā)明公開了一種基于游標(biāo)延遲鏈的時間數(shù)字轉(zhuǎn)換方法及其電路，包括提供第一延遲電路、第二延遲電路、第一計數(shù)器和第二計數(shù)器，第一計數(shù)器計數(shù)所述第一輸出信號產(chǎn)生第一計數(shù)值并且當(dāng)?shù)诙斎胄盘栞斎霑r停止計數(shù)，第二計數(shù)器當(dāng)?shù)诙斎胄盘栭_始時計數(shù)所述第一輸出信號產(chǎn)生第二計數(shù)值，相位比較器比較第一輸出信號和第二輸出信號的相位以產(chǎn)生比較信號并輸出第一輸入信號和第二輸入信號的時間差，通過比較第一輸出信號和第二輸出信號的各個相位，將信號周期切割成多段，并分別進行比較，提高了時間測量精度，并可滿足更大的測量量程，能夠?qū)崿F(xiàn)高精度的測量，它不僅能夠測量較大量程的時間間隔，并且實現(xiàn)結(jié)構(gòu)簡單、成本低廉，易于實現(xiàn)大規(guī)模應(yīng)用。
文檔編號H03M1/56GK102355267SQ20111014240
公開日2012年2月15日 申請日期2011年5月30日 優(yōu)先權(quán)日2011年5月30日
發(fā)明者梁紅濤, 郎咸忠, 郝榮剛 申請人:山東壽光科迪電子有限公司