專利名稱：一種sigma-delta模數(shù)轉(zhuǎn)換器中的調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模數(shù)轉(zhuǎn)換器中的調(diào)制器，尤其涉及一種sigma-delta模數(shù)轉(zhuǎn)換器中的調(diào)制器。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器的功能是將時間和幅度上都連續(xù)的信號轉(zhuǎn)變?yōu)闀r間和幅度上都離散的數(shù)字信號。各種模擬世界的信號，如聲音、圖像等物理量都要通過模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換，變成數(shù)字信號，才能給DSP (Digital Signal Processer，數(shù)字信號處理器)或CPU (Central Processing Unit，中央處理器)等計算處理。根據(jù)結(jié)構(gòu)的不同，模數(shù)轉(zhuǎn)換器可分為全并行結(jié)構(gòu)、逐次逼近結(jié)構(gòu)、流水線結(jié)構(gòu)和sigma-delta結(jié)構(gòu)。Sigma-delta結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器由 sigma-delta調(diào)制器和數(shù)字濾波器組成。Sigma-delta調(diào)制器通過噪聲整形和過采樣，將量化噪聲移到感興趣的頻帶外，數(shù)字濾波器再將帶外信號濾除。根據(jù)sigma-delta調(diào)制器內(nèi)濾波器的反饋環(huán)路，可以將sigma-delta調(diào)制器大致分為單環(huán)結(jié)構(gòu)和級聯(lián)結(jié)構(gòu)；根據(jù)濾波器的階數(shù)可以將sigma-delta調(diào)制器分為單階和多階結(jié)構(gòu)；根據(jù)量化器的精度又可以將sigma-delta調(diào)制器分為單比特量化結(jié)構(gòu)和多比特量化結(jié)構(gòu)；根據(jù)積分器的類型可以將sigma-delta調(diào)制器分為離散時間結(jié)構(gòu)和連續(xù)時間結(jié)構(gòu)。單比特量化是指在采樣周期內(nèi)對輸入電平量化得到0或者1兩種數(shù)據(jù)，用1比特就可以表示。多比特量化是指在采樣周期內(nèi)對輸入電平量化，量化的結(jié)果不止2種數(shù)據(jù)，需要使用多個比特來表示結(jié)果。單比特量化的優(yōu)點是線性度好，結(jié)構(gòu)簡單，缺點是量化誤差非常大，原因是單比特量化結(jié)果是0或1兩種數(shù)據(jù)。多比特量化器相對于單比特量化器來說， 缺點是非線性，結(jié)構(gòu)相對復(fù)雜，優(yōu)點是量化誤差小，原因是多比特量化結(jié)果不限于0或1兩種數(shù)據(jù)(即多于兩種數(shù)據(jù))。多比特量化雖然能夠帶來很大性能上的提升，但是所引入的非線性效應(yīng)會破壞模數(shù)轉(zhuǎn)換器的性能(原因是非線性會直接增加誤差到輸入信號)。為了解決此種問題，通常是通過動態(tài)單元匹配數(shù)字加權(quán)平均等算法降低多比特數(shù)模轉(zhuǎn)換器的非線性。然而，在芯片上實施這些算法增加了芯片的復(fù)雜度、功耗和環(huán)路延時。隨著對模數(shù)轉(zhuǎn)換器帶寬和功耗要求的進(jìn)一步提高，此問題將成為sigma-delta模數(shù)轉(zhuǎn)換器的設(shè)計難點。2011 年 3 月 IEEE JSSC 期刊中刊登的文章-A continuous time
multi-bit Δ Σ ADC using time domain quantizer and feedback element ( 一禾中米用時域量化器和反饋單元的連續(xù)時間多比特△ Σ模數(shù)轉(zhuǎn)換器)，該文章提出了使用PWM(PUlse Width Modulation，脈沖寬度調(diào)制)模塊和 TDC (Time-to-Digital Converter，時間-數(shù)字轉(zhuǎn)換)模塊來代替?zhèn)鹘y(tǒng)sigma-delta調(diào)制器中的多比特量化器，并用單比特DAC(數(shù)模轉(zhuǎn)換)器代替多比特DAC(數(shù)模轉(zhuǎn)換)器，參見圖1、圖2。圖1是傳統(tǒng)的多比特Sigma-delta調(diào)制器原理框圖。圖2是現(xiàn)有技術(shù)的sigma-delta調(diào)制器原理框圖。圖2中，該sigma-delta 利用了比采樣頻率更高的時鐘，在單采樣周期內(nèi)，用多個時鐘對PWM模塊的輸出進(jìn)行采樣， 實現(xiàn)了時間到數(shù)字的轉(zhuǎn)換，并將得到的數(shù)字信號通過單比特DAC，將波形反饋回輸入端。
圖3是圖2中的PWM模塊示意圖。該P(yáng)WM模塊在單周期內(nèi)將輸入信號VFilt。ut與三角波信號Vr比較，從而將輸入至該P(yáng)WM模塊的電壓信號VFilt。ut轉(zhuǎn)換成時間信號ρ⑴，并將該時間信號P(t)輸出至TDC(時間-數(shù)字轉(zhuǎn)換)模塊。圖4是圖2中的TDC模塊示意圖。該TDC模塊在單采樣周期Ts內(nèi)對該P(yáng)WM模塊的輸出信號P(t)用多個時鐘進(jìn)行量化，每次量化輸出為0或者1。以單周期內(nèi)量化8次為例，對時間信號P(t)量化，則輸出上升和下降沿的時間編號接近于2和6，如圖5所示。圖 5是圖2中的TDC模塊的輸出波形示意圖。返回圖2，該TDC模塊的輸出信號經(jīng)單比特DAC后(單比特數(shù)模轉(zhuǎn)換器)后，輸出上升和下降沿的時間編號是2和6。也就是說，PWM模塊輸出的時間信號ρ (t)經(jīng)TDC模塊及單比特DAC后，實現(xiàn)了在采樣周期內(nèi)的2時刻上升及在6時刻下降，如圖6所示。圖6是圖2中的單比特DAC輸出波形示意圖。由圖6可知，在單采樣周期內(nèi)，輸出信號Dout上升沿和下降沿的時間編號分別為 2和6，且其以時間編號4為中心對稱；其中，時間編號2可通過兩個比特10來表示。由于量化周期(量化周期為8)已知，并且輸出信號Dout以時間編號4為中心對稱，因此，在時間編號2確定情況下(即通過比特10表示)，時間編號6也是確定的。由此可見，輸出信號Dout可通過兩個比特表示，量化精度較低。同時，由于PWM模塊中的三角波周期與采樣周期相同，因此，輸入信號經(jīng)采樣量化后具有對稱性(如圖6所示，時間編號2和6以時間編號4為中心對稱)，進(jìn)而降低了量化精度。

發(fā)明內(nèi)容
本發(fā)明提供了一種能夠解決以上問題的Sigma-delta模數(shù)轉(zhuǎn)換器中的調(diào)制器。在第一方面，本發(fā)明提供了一種sigma-delta調(diào)制器，包括PWM模塊，用于生成單采樣周期內(nèi)的單調(diào)信號，并將該P(yáng)WM模塊接收到的模擬信號根據(jù)所述采樣周期進(jìn)行采樣保持后得到的信號與所述單采樣周期內(nèi)的單調(diào)信號進(jìn)行比較，得到比較結(jié)果；其中，所述單調(diào)信號與所述采樣保持后的信號具有相同相位或者具有相位偏差。TDC模塊，將所述比較結(jié)果做時間-數(shù)字轉(zhuǎn)換，得到數(shù)字信號。本發(fā)明提高了量化精度，同時提高了 sigma-delta模數(shù)轉(zhuǎn)換器的動態(tài)范圍。此外， 本發(fā)明降低了設(shè)計難度，同時降低了功耗。


圖1是傳統(tǒng)的多比特Sigma-delta調(diào)制器原理框圖；圖2是現(xiàn)有技術(shù)的sigma-delta調(diào)制器原理框圖；圖3是圖2中的PWM模塊示意圖；圖4是圖2中的TDC模塊示意圖；圖5是圖2中的PWM模塊的輸出波形示意圖；圖6是圖2中的TDC模塊的輸出波形示意圖；圖7是本發(fā)明一個實施例的sigma-delta調(diào)制器原理框圖；圖8是本發(fā)明另一個實施例的sigma-delta調(diào)制器原理框圖；圖9是兩種鋸齒波信號示意圖10是圖8中的采樣保持模塊、鋸齒波信號生成模塊、比較模塊、TDC模塊輸出信號關(guān)系示意圖；圖11是具有相位偏差的信號Vs與鋸齒波信號Vlr位置關(guān)系示意圖；圖12是本發(fā)明又一個實施例的sigma-delta調(diào)制器原理框圖；圖13是周期為兩倍采樣周期的三角波示意圖；圖14是圖12中的采樣保持模塊、三角波信號生成模塊、比較模塊、TDC模塊以及數(shù)字后處理模塊輸出信號關(guān)系示意圖；圖15是具有相位偏差的信號V2s與三角波信號V2r位置關(guān)系示意圖；圖16是本發(fā)明再一個實施例的sigma-delta調(diào)制器示意圖。
具體實施例方式下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。圖7是本發(fā)明一個實施例的sigma-delta調(diào)制器原理框圖。該sigma-delta調(diào)制器包括PWM模塊710和TDC模塊720。該P(yáng)WM模塊710用于生成單采樣周期內(nèi)的單調(diào)信號，并將該P(yáng)WM模塊接收到的模擬信號根據(jù)所述采樣周期進(jìn)行采樣保持后得到的信號與所述單采樣周期內(nèi)的單調(diào)信號進(jìn)行比較，得到比較結(jié)果。其中，上述單調(diào)信號與所述采樣保持后的信號具有相同相位或者具有相位偏差。該TDC模塊720用于將上述比較結(jié)果做時間_數(shù)字轉(zhuǎn)換，得到數(shù)字信號。需要說明的是，上述單采樣周期內(nèi)的單調(diào)信號是指在每個采樣時間間隔內(nèi)PWM模塊所產(chǎn)生的信號是單調(diào)的(如單調(diào)上升或單調(diào)降低)，而并非是在采樣保持后得到信號各周期內(nèi)單調(diào)。因此，該P(yáng)WM模塊所產(chǎn)生的信號與該采樣保持后的信號可以具有相同相位或者具有相位偏差。一個例子中，上述單采樣周期內(nèi)的單調(diào)信號是鋸齒波信號。另一個例子中，上述單采樣周期內(nèi)的單調(diào)信號是兩倍采樣周期內(nèi)的三角波信號。下面將通過圖8對PWM模塊產(chǎn)成鋸齒波信號為例進(jìn)行闡述，通過圖12、圖16對PWM模塊產(chǎn)成兩倍采樣周期的三角波信號為例進(jìn)行闡述。圖7中的單比特DAC、加法器以及環(huán)路濾波器可參見2011年3月IEEE JSSC期刊
中干 1J登的文章-A continuous time multi-bit Δ Σ ADC using time domain quantizer
and feedback element (—種采用時域量化器和反饋單元的連續(xù)時間多比特Δ Σ模數(shù)轉(zhuǎn)換器)，在此不再贅述。圖8是本發(fā)明另一個實施例的sigma-delta調(diào)制器原理框圖。該sigma-delta調(diào)制器包括PWM模塊810、TDC模塊820、單比特數(shù)模轉(zhuǎn)換器830 (以下簡稱單比特DAC)、加法器、環(huán)路濾波器；其中，PWM模塊810包括鋸齒波信號生成模塊811、采樣保持模塊812、比較模塊813。圖8中，采樣保持模塊812在采樣時鐘控制下對輸入至其的連續(xù)信號VFilt。ut進(jìn)行采樣，設(shè)定采樣周期為Ts，并將該采樣得到的電壓值保持Ts時間，從而得到電壓幅度連續(xù)且時間離散的信號Vs，如圖10所示。需要說明的是，該采樣保持模塊812可以是現(xiàn)有技術(shù)中的任意一種采樣保持模塊。舉例，該采樣保持模塊包括采樣時鐘CLK1、電容Csl、采樣時鐘CLK2、電容Cs2，具體連接方式參見圖3。該鋸齒波信號生成模塊811用于產(chǎn)生鋸齒波，如圖10中的Vlr所示，且所產(chǎn)生的鋸齒波信號的周期與采樣保持模塊812對信號VFilt。ut(即環(huán)路濾波器輸出至PWM模塊的信號)進(jìn)行采樣的周期Ts相同，即該鋸齒波周期等于采樣周期Ts，具體波形如圖9所示。圖 9示意出兩種鋸齒波信號，分別為單周期內(nèi)的單調(diào)遞增鋸齒波和單周期內(nèi)的單調(diào)遞減鋸齒波，此兩種鋸齒波均適用于本實施例。下面將以圖9中單周期內(nèi)的單調(diào)遞增鋸齒波(即圖 9中的上圖)為例進(jìn)行闡述。返回圖8，比較模塊813將采樣保持模塊812得到的波形Vs與鋸齒波信號生成模塊得到的鋸齒波Vlr進(jìn)行比較，得到時間信號pi (t)，如圖10所示。該TDC模塊820將由比較模塊813得到的時間信號pi (t)進(jìn)行量化，例如量化周期為8，從而得到數(shù)字信號Dlout，并輸出。需要說明的是，上述量化是在電壓幅度上對時間信號pi (t)做單比特量化，并在采樣周期內(nèi)做多次量化，如8次。圖10是圖8中的采樣保持模塊、鋸齒波信號生成模塊、比較模塊、TDC模塊輸出信號關(guān)系示意圖；其中，Vs是采樣保持模塊對信號VFilt。ut進(jìn)行采樣保持后得到的波形；Vlr 是鋸齒波信號生成模塊產(chǎn)生的鋸齒波形；Pl(t)是比較模塊對波形Vs、波形Vlr進(jìn)行比較后得到的時間信號波形；Dlout是經(jīng)TDC模塊進(jìn)行時間-數(shù)字轉(zhuǎn)換后得到的離散信號，且該 Dlout是該sigma-delta調(diào)制器的輸出信號。由圖10可知，該sigma-delta調(diào)制器輸出Dlout的高電平均位于各周期左側(cè)， 而低電平位于各周期右側(cè)，并且單周期內(nèi)的上升沿位置與下降沿位置具有非對稱性。圖 10中，該Dlout信號的高電平“1”的個數(shù)，用十進(jìn)制可表示為5、4、1、5，用二進(jìn)制可表示為101,100,OOlUOlo由此可見，該sigma-delta調(diào)制器的輸出需要3個比特來表示，因此該sigma-delta調(diào)制器相對于2011年3月IEEE JSSC期刊中刊登的“A continuous time multi-bit Δ Σ ADC using time domain quantizer and feedback element，，，量化精度更尚O需要說明的是，圖10示意的是采樣保持后得到的信號Vs與鋸齒波信號Vlr具有相同相位情況，實際上，該采樣保持后得到的信號與該鋸齒波信號可以具有一定相位偏差， 如圖11所示。圖11是具有相位偏差的信號Vs與鋸齒波信號Vlr位置關(guān)系示意圖。圖11中，Vs是采樣保持模塊對信號VFilt。ut進(jìn)行采樣保持后得到的波形；Vlr是鋸齒波信號生成模塊產(chǎn)生的鋸齒波形，且該鋸齒波Vlr與該采樣保持得到的波形Vs具有相位偏差；Pl (t)是比較模塊對波形Vs、波形Vlr進(jìn)行比較后得到的時間信號波形；Dlout是經(jīng) TDC模塊進(jìn)行時間-數(shù)字轉(zhuǎn)換后得到的離散信號，且該Dlout是該sigma-delta調(diào)制器的輸出信號。由圖11可知，該Dlout信號高電平“1”的個數(shù)，用十進(jìn)制可表示為5、4、1、5，用二進(jìn)制可表示為101、100、001、101。由此可見，該sigma-delta調(diào)制器的輸出需要3個比特來表示，因此該sigma-delta調(diào)制器相對于2011年3月IEEE JSSC期刊中刊登的 "A continuous time multi-bit Δ Σ ADC using time domain quantizer and feedback element”，量化精度更高。
需要說明的是，圖8中的單比特DAC、加法器以及環(huán)路濾波器可參見2011年3月
IEEE JSSC 期刊中刊登的文章-A continuous time multi-bit Δ Σ ADC using time
domain quantizer and feedback element(—種采用時域量化器和反饋單元的連續(xù)時間多比特Δ Σ模數(shù)轉(zhuǎn)換器)，在此不再贅述。圖12是本發(fā)明又一個實施例的sigma-delta調(diào)制器原理框圖。該sigma-delta 調(diào)制器包括PWM模塊、TDC模塊、數(shù)字后處理模塊122、單比特DAC、加法器、環(huán)路濾波器；其中，該P(yáng)WM模塊包括三角波信號生成模塊121、采樣保持模塊、比較模塊。該采樣保持模塊對來自環(huán)路濾波器的連續(xù)信號VFilt。ut進(jìn)行采樣，且采樣周期為 Ts，并將該采樣得到的電壓值保持Ts時間，從而得到電壓連續(xù)且時間離散的信號Vs，如圖 14所示。圖14是圖12中的采樣保持模塊、三角波信號生成模塊、比較模塊、TDC模塊、數(shù)字后處理模塊輸出信號關(guān)系示意圖；其中，Vs是采樣保持模塊對信號VFilt。ut進(jìn)行采樣保持后得到的波形；V2r是三角波信號生成模塊產(chǎn)生的周期為2*Ts的三角波信號；p2(t)是比較模塊對波形Vs、波形V2r進(jìn)行比較后得到的時間信號；Ddata是經(jīng)TDC模塊進(jìn)行時間-數(shù)字轉(zhuǎn)換后得到的離散信號；D2out是經(jīng)數(shù)字后處理模塊對Ddata進(jìn)行鏡像后得到的信號，且該 D2out是該sigma-delta調(diào)制器的輸出信號。返回圖12，該三角波信號生成模塊111用于產(chǎn)生周期為兩倍采樣周期Ts的三角波 V2r，具體波形如圖13所示。圖13是周期為兩倍采樣周期的三角波示意圖。由圖13可知， 該周期為兩倍采樣周期的三角波信號在第奇數(shù)個采樣周期內(nèi)是單調(diào)上升的，在第偶數(shù)個采樣周期內(nèi)是單調(diào)下降的。此外，也可以在在第偶數(shù)個采樣周期內(nèi)是單調(diào)上升的，在第奇數(shù)個采樣周期內(nèi)是單調(diào)下降的。該比較模塊將該采樣保持模塊得到的波形Vs與三角波信號生成模塊121得到的周期為2*T s的三角波V2r進(jìn)行比較，從而得到時間信號p2(t)，如圖14所示。較佳地，該三角波產(chǎn)生模塊所產(chǎn)生的周期為2*Ts的三角波V2r各周期的起始位置與該采樣保持模塊得到波形V2s中各周期的起始位置不同，即三角波V2r與波形V2s具有一定的相位偏差，參見圖15。圖15是本發(fā)明一個實施例的具有相位差的信號V2s與三角波信號V2r位置關(guān)系示意圖。返回圖12，該TDC模塊將來自該比較模塊的時間信號p2(t)進(jìn)行量化，其量化周期為8，從而得到數(shù)字信號Ddata，并將該數(shù)字信號Ddata輸出至數(shù)字后處理模塊122。該數(shù)字后處理模塊122接收該數(shù)字信號Ddata，并對該數(shù)字信號Ddata中特定周期內(nèi)(每隔一個采樣周期Ts)的信號做鏡像處理，使得該數(shù)字信號Ddata在各周期內(nèi)的高電平處于同一側(cè)，而低電平處于另一側(cè)，然后將該鏡像處理后得到的信號D2out作為該 sigma-delta調(diào)制器的輸出信號，如圖14所示。需要說明的是，圖14僅示意出輸出信號 D2out在各周期內(nèi)，高電平處于左側(cè)而低電平處于右側(cè)情況。由圖14可知，該sigma-delta調(diào)制器輸出D2out的高電平均位于各周期左側(cè)，而低電平位于各周期右側(cè)，并且單周期內(nèi)的上升沿位置與下降沿位置具有非對稱性。圖14 中，該D2out信號的高電平“1”的個數(shù)，用十進(jìn)制表示為5、4、1、5，其二進(jìn)制為101、100、001、 101。因此，該sigma-delta調(diào)制器的輸出需要3個比特來表示，因此該sigma-delta調(diào)制器相對于 2011 年 3 月 IEEE JSSC 期刊中刊登的 “A continuous time multi-bit Δ Σ ADC using time domain quantizer and feedback element，，，量化精度更高。
需要說明的是，本發(fā)明不限于通過鏡像方式將高電平置于各周期左側(cè)，也可以將高電平置于各周期右側(cè)，或者將高電平雜亂無章(即無規(guī)則)地分布于各周期內(nèi)，或者將高電平置于各周期相對中間位置。由于通過兩倍采樣周期的三角波得到的輸出信號不具有對稱性，因此即使高電平處于相對中間位置也不是絕對中間位置。例如，圖14中的D2out信號中第三周期信號“ 10000000”，在將其高電平置于中間位置時，要么為“00010000”，要么為“00001000”。因此，此種將高電平置于各周期的相對中間位置的實現(xiàn)方式仍舊需要3個比特表示輸出信號。此外，該單比特DAC、加法器、環(huán)路濾波器參見2011年3月IEEE JSSC期刊中刊登的文章"A continuou stime multi-bit Δ Σ ADC using time domain quantizer and feedback element”，在此不再贅述。圖16是本發(fā)明又一個實施例的sigma-delta調(diào)制器示意圖。該sigma-delta調(diào)制器與圖12調(diào)制器所包含的模塊、各模塊連接方式以及各模塊的功能作用相同，區(qū)別在于， 圖16的sigma-delta調(diào)制器與圖12調(diào)制器輸出位置不同。圖16中，該sigma-delta的輸出為TDC模塊的輸出，而圖12調(diào)制器的輸出則是數(shù)字后處理模塊的輸出。此種將TDC模塊的輸出作為該sigma-delta調(diào)制器輸出的實現(xiàn)方式，需要連接到該sigma-delta調(diào)制器之后的數(shù)字濾波器中做后續(xù)處理，從而使該數(shù)字濾波器能夠識別其接收到的信號，并使該sigma-delta調(diào)制器具有較高量化精度。該數(shù)字濾波器的具體處理方式為，在每個采樣周期Ts內(nèi)，統(tǒng)計高電平和低電平在該周期內(nèi)出現(xiàn)的個數(shù)(或者位置)， 以便得到相應(yīng)輸出結(jié)果。需要說明的是，本發(fā)明除上述采用鋸齒波和兩倍周期三角波之外，也可以采用任意一種單采樣周期內(nèi)的單調(diào)的信號。如周期為兩個采樣周期的余弦波、對數(shù)波形、二次方波等。然而由于余弦波、對數(shù)波形、二次方便的時間域多比特量化器屬于非線性量化器，因此需要在數(shù)字后處理模塊中增加線性化功能。并且該單采樣周期內(nèi)的單調(diào)信號是指在采樣周期時間內(nèi)該信號是單調(diào)的，也就是說，該單調(diào)信號與采樣保持后得到的信號可以具有一定相位偏差。最后所應(yīng)說明的是，以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種Sigma-delta調(diào)制器，其特征在于，包括PWM模塊，生成單采樣周期內(nèi)的單調(diào)信號，并將該P(yáng)WM模塊接收到的模擬信號根據(jù)所述采樣周期進(jìn)行采樣保持后得到的信號與所述單采樣周期內(nèi)的單調(diào)信號進(jìn)行比較，得到比較結(jié)果；其中，所述單調(diào)信號與所述采樣保持后的信號具有相同相位或者具有相位偏差；TDC模塊，將所述比較結(jié)果做時間-數(shù)字轉(zhuǎn)換，得到數(shù)字信號。
2.如權(quán)利要求1所述的一種sigma-delta調(diào)制器，其特征在于，所述單采樣周期內(nèi)的單調(diào)信號是鋸齒波信號。
3.如權(quán)利要求1所述的一種sigma-delta調(diào)制器，其特征在于，所述單采樣周期內(nèi)的單調(diào)信號是周期為兩倍采樣周期的三角波信號。
4.如權(quán)利要求3所述的一種sigma-delta調(diào)制器，其特征在于，該sigma-delta調(diào)制器還包括數(shù)字后處理模塊，該數(shù)字后處理模塊用于對所述數(shù)字信號做鏡像處理。
5.如權(quán)利要求4所述的一種sigma-delta調(diào)制器，其特征在于，每隔一個采樣周期，對所述數(shù)字信號做鏡像處理。
6.如權(quán)利要求4或5所述的一種sigma-delta調(diào)制器，其特征在于，所述鏡像處理是使所述數(shù)字信號的高電平或者低電平處于各采樣周期的左側(cè)位置、右側(cè)位置或者中間位置， 或者無規(guī)律地分布。
7.如權(quán)利要求4所述的一種sigma-delta調(diào)制器，其特征在于，將所述數(shù)字后處理模塊的輸出作為該sigma-delta調(diào)制器的輸出。
8.如權(quán)利要求1或4所述的一種sigma-delta調(diào)制器，其特征在于，將所述TDC模塊的輸出作為該sigma-delta調(diào)制器的輸出。
9.如權(quán)利要求1所述的一種sigma-delta調(diào)制器，其特征在于，所述sigma-delta調(diào)制器用于sigma-delta模數(shù)轉(zhuǎn)換器中。
全文摘要
本發(fā)明涉及一種sigma-delta模數(shù)轉(zhuǎn)換器中的調(diào)制器。該sigma-delta調(diào)制器包括PWM模塊和TDC模塊。該P(yáng)WM模塊用于生成單采樣周期內(nèi)的單調(diào)信號，并將該P(yáng)WM模塊接收到的模擬信號根據(jù)所述采樣周期進(jìn)行采樣保持后得到的信號與所述單采樣周期內(nèi)的單調(diào)信號進(jìn)行比較，得到比較結(jié)果。其中，該單調(diào)信號與所述采樣保持后的信號具有相同相位或者具有相位偏差。該TDC模塊用于將所述比較結(jié)果做時間-數(shù)字轉(zhuǎn)換，從而得到數(shù)字信號。本發(fā)明的sigma-delta調(diào)制器量化精度更高，能夠廣泛應(yīng)用于模數(shù)轉(zhuǎn)換器中。
文檔編號H03M3/02GK102332923SQ20111020857
公開日2012年1月25日 申請日期2011年7月25日 優(yōu)先權(quán)日2011年7月25日
發(fā)明者侯朝煥, 華斯亮, 洪纓, 王東輝 申請人:中國科學(xué)院聲學(xué)研究所