專利名稱：復(fù)位電路以及具備該復(fù)位電路的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及復(fù)位電路，該復(fù)位電路具備N溝道MOSFET和柵極驅(qū)動電路，該柵極驅(qū)動電路根據(jù)電源電壓超過應(yīng)該解除復(fù)位的預(yù)定的閾值而將所述N溝道MOSFET從導(dǎo)通變?yōu)榻刂?，由此將所述N溝道MOSFET的漏極電壓從表示復(fù)位狀態(tài)的低電平切換為表示復(fù)位解除狀態(tài)的高電平。
背景技術(shù)：
作為現(xiàn)有技術(shù)，已知當(dāng)檢測出電源電壓超過預(yù)定閾值后上升時解除復(fù)位信號的上電復(fù)位(Power-on-reset)電路。圖1是上電復(fù)位電路的一例、即漏極開路輸出(open-drain output)的復(fù)位電路1的結(jié)構(gòu)圖。在圖1的復(fù)位電路1的情況下，當(dāng)電源電壓VDD通過電阻Rl和R2、R3而得的分壓電壓Vc比基準(zhǔn)電壓Vref低時，比較器Cl將高電平的柵極驅(qū)動信號VG作為輸出信號來輸出。因此，復(fù)位電路1通過高電平的柵極驅(qū)動信號VG使晶體管 NO導(dǎo)通(ON)，因此使輸出端子13的電壓電平POR成為低電平。反之，當(dāng)分壓電壓Vc比基準(zhǔn)電壓Vref高時，比較器Cl將低電平的柵極驅(qū)動信號VG作為輸出信號來輸出。因此，復(fù)位電路1通過低電平的柵極驅(qū)動信號VG使晶體管NO截止(OFF)，從而使輸出端子13的電壓電平POR成為高電平。S卩，在圖1的電路的情況下，當(dāng)電源電壓VDD的電壓狀態(tài)為應(yīng)該對未圖示的外部裝置實施復(fù)位的低電壓狀態(tài)時，電壓電平POR變?yōu)榈碗娖?，?dāng)電源電壓VDD的電壓狀態(tài)為能夠解除外部裝置的復(fù)位的正常電壓狀態(tài)時，電壓電平POR變?yōu)楦唠娖?。此外，作為與復(fù)位電路相關(guān)的現(xiàn)有技術(shù)文獻(xiàn)，已知例如專利文獻(xiàn)1。在圖1的電路的情況下，在電源電壓VDD為比零V稍大的極低電壓狀態(tài)下，以電源電壓VDD作為工作電源電壓的比較器Cl無法輸出可以使晶體管NO導(dǎo)通的程度的柵極電壓。因此，晶體管NO無法吸收電流，結(jié)果，輸出端子13的電壓電平POR變?yōu)楦唠娖健Ｈ欢?，微型計算機(jī)等的控制電路的工作電壓的低電壓化近年來取得了進(jìn)展，因此， 即使電源電壓VDD為極低電壓狀態(tài)，當(dāng)電壓電平POR變?yōu)楦唠娖綍r，盡管不是應(yīng)該解除復(fù)位的電源電壓，這種控制電路也有可能識別為解除了復(fù)位。在這方面，即使電源電壓VDD為極低電壓狀態(tài)也能夠使輸出端子的電壓成為低電平的專利文獻(xiàn)1的發(fā)明是以CMOS輸出的情況為對象，因此，在圖1的電路那樣的漏極開路輸出的情況下無法直接應(yīng)用。專利文獻(xiàn)日本特開2001-141761號公報

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供即使電源電壓為極低電壓狀態(tài)，也能夠防止復(fù)位被解除的復(fù)位電路以及具備該復(fù)位電路的裝置。為了達(dá)成上述目的，本發(fā)明的復(fù)位電路具備N溝道MOSFET和柵極驅(qū)動電路，該柵極驅(qū)動電路根據(jù)電源電壓超過應(yīng)該解除復(fù)位的預(yù)定的閾值而將所述N溝道MOSFET從導(dǎo)通變?yōu)榻刂?，由此，將所述N溝道MOSFET的漏極電壓從表示復(fù)位狀態(tài)的低電平切換為表示復(fù)位解除狀態(tài)的高電平，其中，具備吸收電路，其吸收流過所述N溝道MOSFET的漏極側(cè)的電流，由此將所述漏極電壓維持為低電平；以及切斷電路，其當(dāng)所述電源電壓超過所述閾值時，切斷由所述吸收電路吸收所述電流。 根據(jù)本發(fā)明，即使電源電壓為極低電壓狀態(tài)，也能夠防止復(fù)位被解除。


圖1是現(xiàn)有的復(fù)位電路1的結(jié)構(gòu)圖。圖2是作為本發(fā)明的一個實施方式的控制裝置100的結(jié)構(gòu)圖。圖3是具備復(fù)位電路4的控制裝置200的結(jié)構(gòu)圖。圖4是總結(jié)了電源電壓VDD的電壓狀態(tài)、晶體管NO、Pl、m的導(dǎo)通/截止?fàn)顟B(tài)和電壓電平POR的高/低狀態(tài)的關(guān)系的圖。圖5是圖1的復(fù)位電路1中的電源電壓VDD和電壓電平POR的關(guān)系圖。圖6是圖3的復(fù)位電路4中的電源電壓VDD和電壓電平POR的關(guān)系圖。圖7是具備復(fù)位電路5的控制裝置300的結(jié)構(gòu)圖。符號說明1、2、4復(fù)位電路3控制電路Al柵極驅(qū)動電路A2吸收電路A3切斷電路Cl比較器Nl耗盡型N溝道MOSFETMl負(fù)電源100、200、300 控制裝置
具體實施例方式以下，參照

本發(fā)明的實施方式。圖2是作為本發(fā)明的一個實施方式的控制裝置100的結(jié)構(gòu)圖。控制裝置100是具備復(fù)位電路2和控制電路3的系統(tǒng)電路。例如， 復(fù)位電路2和控制電路3是系統(tǒng)芯片(system on chip S0C)的集成電路。復(fù)位電路2對控制電路3的復(fù)位以及復(fù)位解除進(jìn)行控制。作為控制電路3的具體例子，例如中央運算處理裝置(CPU)，作為控制裝置100的具體例子，例如將控制電路3作為CPU來內(nèi)置的微型計算機(jī)。復(fù)位電路2具有以下功能當(dāng)電源電壓VDD的電壓狀態(tài)為應(yīng)該對控制電路3等周邊電路實施復(fù)位的低電壓狀態(tài)時，將電壓電平POR維持為低電平，當(dāng)電源電壓VDD的電壓狀態(tài)為能夠解除控制電路3等周邊電路的復(fù)位的正常電壓狀態(tài)時，將電壓電平POR維持為高電平。 通過未圖示的穩(wěn)壓器等電壓控制電路來控制電源電壓VDD，使其與預(yù)先設(shè)定的目標(biāo)電壓一致。在電源電壓VDD的上升時，以比電源電壓VDD的目標(biāo)電壓稍低的電壓，復(fù)位電路2的輸出端子13的電壓電平POR從低電平切換為高電平，由此，從復(fù)位模式轉(zhuǎn)移到復(fù)位解除模式。另外，在電源電壓VDD的下降時也同樣，以比電源電壓VDD的目標(biāo)電壓稍低的電壓，電壓電平POR從高電平切換為低電平，由此，從復(fù)位解除模式轉(zhuǎn)移到復(fù)位模式。復(fù)位電路2具備晶體管NO、柵極驅(qū)動電路Al、吸收(sink)電路A2和切斷電路A3。晶體管NO是增強(qiáng)型MOS電場效應(yīng)晶體管(FET)。晶體管NO是以漏極開路輸出來構(gòu)成復(fù)位電路2的輸出部的源極接地電路。在與晶體管NO的漏極連接的輸出端子13和電源電壓VDD的電源端子11之間插入在復(fù)位電路2上外接的電阻R4。電阻R4被插入晶體管NO的漏極和電源電壓VDD之間即可，因此可以內(nèi)置在控制電路3中，也可以內(nèi)置在復(fù)位電路2中。柵極驅(qū)動電路Al根據(jù)電源電壓VDD超過應(yīng)該解除復(fù)位的預(yù)定的閾值Vth而將晶體管NO從導(dǎo)通變?yōu)榻刂?，由此，將輸出端?3(即晶體管NO的漏極電壓)的電壓電平POR 從表示復(fù)位狀態(tài)的低電平切換到表示復(fù)位解除狀態(tài)的高電平。柵極驅(qū)動電路Al通過將低電平的柵極驅(qū)動信號VG輸出到晶體管NO的柵極來將晶體管NO截止，通過將高電平的柵極驅(qū)動信號VG輸出到晶體管NO的柵極來將晶體管NO導(dǎo)通。柵極驅(qū)動電路Al是以電源電壓 VDD作為工作電源電壓的電路。柵極驅(qū)動電路Al例如具有以電源電壓VDD作為工作電源電壓的比較器Cl。比較器Cl作為用于比較電源電壓VDD和閾值Vth的電路，根據(jù)其比較結(jié)果將柵極驅(qū)動信號VG 的電壓電平切換為高電平或低電平。吸收電路A2吸收流過晶體管NO的漏極側(cè)的輸出端子13的電流I，由此將晶體管 NO的漏極電壓的電壓電平POR維持為低電平。電流I經(jīng)由電阻R4流入吸收電路A2。當(dāng)電源電壓VDD超過了閾值Vth時，切斷電路A3切斷由吸收電路A2吸收電流I， 由此對吸收電路A2將電壓電平POR維持為低電平進(jìn)行解除。此外，復(fù)位電路2的電源端子11與控制電路3的電源端子16連接，復(fù)位電路2的輸出端子13與控制電路3的復(fù)位輸入端子18連接，復(fù)位電路2的接地端子12與控制電路 3的接地端子17連接。因此，根據(jù)具備這種結(jié)構(gòu)的復(fù)位電路2，即使由于電源電壓VDD為極低電壓狀態(tài)而使晶體管NO截止，也通過吸收電路A2將晶體管NO的漏極電壓的電壓電平POR強(qiáng)制地維持為低電平，因此可以防止電壓電平POR變?yōu)楦唠娖健Ｆ浣Y(jié)果，可以防止盡管不是應(yīng)該解除復(fù)位的電源電壓，控制電路3仍識別為解除了復(fù)位。另外，若電源電壓VDD超過閾值VthJlJK 收電路A2進(jìn)行的電流I的吸收被切斷電路A3切斷，同時，晶體管NO按照低電平的柵極驅(qū)動信號VG而截止。由此，電壓電平POR變?yōu)楦唠娖剑砸部梢苑乐乖趹?yīng)該解除復(fù)位的電源電壓未解除復(fù)位。接下來，說明作為復(fù)位電路2的具體例子的復(fù)位電路4。圖3是具備復(fù)位電路4的控制裝置200的結(jié)構(gòu)圖。關(guān)于與上述相同的結(jié)構(gòu)，省略其說明。柵極驅(qū)動電路Al具有電阻分壓電路(Rl、R2、R3)、比較器Cl和生成基準(zhǔn)電壓 Vref的基準(zhǔn)電壓生成電路Si。電阻分壓電路(R1、R2、R3)是監(jiān)視電源電壓VDD的監(jiān)視電路。電阻分壓電路(R1、 R2、R3)作為電阻R1、R2和R3的串聯(lián)電路，被插入與接地端子12連接的接地圖案(ground pattern)和與電源端子11連接的電源圖案之間。電阻分壓電路(R1、R2、R3)從電阻Rl和電阻R2的連接點輸出對電源電壓VDD分壓而得的檢測電壓Vc。即，檢測電壓Vc是與電源電壓VDD對應(yīng)的值。電阻分壓電路(Rl、R2、R3)，當(dāng)比較器Cl的輸出電壓(柵極驅(qū)動信號VG)為低電平時晶體管B 1截止，因此通過用電阻Rl和R2、R3對電源電壓VDD進(jìn)行分壓而輸出檢測電壓Vc，當(dāng)比較器Cl的輸出電壓為高電平時晶體管Bl導(dǎo)通，因此通過用電阻Rl和電阻R2對電源電壓VDD進(jìn)行分壓而輸出檢測電壓Vc。由此，可以使檢測電壓Vc具有滯后。比較器Cl被輸入檢測電壓Vc和基準(zhǔn)電壓Vref來進(jìn)行比較，輸出與該比較輸入結(jié)果對應(yīng)的柵極驅(qū)動信號VG?；鶞?zhǔn)電壓Vref是通過基準(zhǔn)電壓生成電路S對電源電壓VDD進(jìn)行降壓變換所生成的恒定的電壓值?；鶞?zhǔn)電壓Vref被輸入到比較器Cl的同相輸入端子， 檢測電壓Vc被輸入到比較器Cl的反相輸入端子。因此，比較器Cl當(dāng)檢測出檢測電壓Vc 未超過基準(zhǔn)電壓Vref時，輸出高電平的柵極驅(qū)動信號VG，當(dāng)檢測出檢測電壓Vc超過了基準(zhǔn)電壓Vref時，輸出低電平的柵極驅(qū)動信號VG。生成基準(zhǔn)電壓Vref的基準(zhǔn)電壓生成電路S，例如通過使從恒流源Sl流出的恒定電流流過基準(zhǔn)電壓生成元件S2，生成比電源電壓VDD低的恒定的基準(zhǔn)電壓Vref。恒流源S1例如由漏極與電源電壓VDD連接、并且柵極和源極間短路的耗盡型M0SFET(d印letion-type M0SFET)構(gòu)成?；鶞?zhǔn)電壓生成元件S2例如由進(jìn)行了二極管連接的耗盡型MOSFET構(gòu)成。另外，復(fù)位電路4具備將柵極和源極之間經(jīng)由電阻R5短路的耗盡型N溝道 M0SFET、即晶體管Ni，作為圖2所示的吸收電路A2。將晶體管m的柵極接地，將晶體管m 的源極經(jīng)由電阻R5接地。由此，可以使晶體管m的源極基準(zhǔn)的柵極電壓為零V。并且，晶體管m的源極基準(zhǔn)的柵極電壓為零V、并且晶體管m的漏極與晶體管NO的漏極連接，因此只要后述的由晶體管Pl以及電阻R5構(gòu)成的切斷電路不切斷流過晶體管NO的漏極側(cè)的電流I，晶體管m始終(特別是即使電源電壓VDD為極低電壓狀態(tài))可以將其吸收。另外，復(fù)位電路4具備作為P溝道MOSFET的晶體管P1和電阻R5，作為圖2所示的切斷電路A2。晶體管Pl按照從比較器Cl輸出的低電平的柵極驅(qū)動信號VG，將晶體管m 的源極電位提升到電源電壓VDD，由此，晶體管m的漏極源極間電壓變?yōu)榧s0V，因此可以對由晶體管m吸收電流ι進(jìn)行切斷。晶體管PI的柵極與比較器Cl的輸出端子以及晶體管 NO的柵極連接。由此，可以對晶體管Pl的柵極輸入柵極驅(qū)動信號VG。晶體管Pl的源極與電源電壓VDD連接，晶體管Pl的漏極與晶體管m的源極和電阻R5的連接點相連。電阻R5 被插入晶體管W和源極和地之間。圖4是總結(jié)了電源電壓VDD的電壓狀態(tài)、復(fù)位電路4的晶體管NO、Pl、m的導(dǎo)通/ 截止?fàn)顟B(tài)和輸出端子13的電壓電平POR的高/低狀態(tài)的關(guān)系的圖。當(dāng)電源電壓VDD為電壓VL以下的極低電壓狀態(tài)時，電源電壓VDD低于比較器Cl 能夠正常工作的最低工作電壓，因此，以電源電壓VDD作為工作電源電壓的比較器Cl的輸出電壓比能夠?qū)ňw管NO的柵極電壓的閾值低。因此，當(dāng)電源電壓VDD為極低電壓狀態(tài)時晶體管NO截止。另一方面，由于電源電壓VDD為極低電壓狀態(tài)，因此，晶體管Pl的柵極-源極間的電位差比能夠?qū)ňw管Pl的柵極電壓的閾值小。因此，當(dāng)電源電壓VDD為極低電壓狀態(tài)時晶體管Pl截止，因此，由于晶體管m的導(dǎo)通引起的電流I的吸收，電壓電平POR變?yōu)榈碗娖健．?dāng)電源電壓VDD為大于電壓VL且在閾值Vth以下的低電壓狀態(tài)時，電源電壓VDD超過比較器Cl能夠正常工作的最低工作電壓。另外，當(dāng)電源電壓為低電壓狀態(tài)時，檢測電壓Vc比基準(zhǔn)電壓Vref小。因此，從以電源電壓VDD作為工作電源電壓的比較器Cl輸出的柵極驅(qū)動信號VG的電壓電平為高電平，因此晶體管NO導(dǎo)通。另一方面，柵極驅(qū)動信號VG 的電壓電平為高電平，因此，晶體管Pl的柵極_源極間的電位差比能夠?qū)ňw管Pl的柵極電壓的閾值小。因此，當(dāng)電源電壓VDD為低電壓狀態(tài)時晶體管Pl截止，因此，由于晶體管 Nl的導(dǎo)通引起的電流I的吸收，電壓電平POR變?yōu)榈碗娖健．?dāng)電源電壓VDD為超過閾值Vth的正常電壓狀態(tài)時，檢測電壓Vc比基準(zhǔn)電壓Vref 大。因此，比較器Cl的柵極驅(qū)動信號VG的電壓電平為低電平，因此晶體管NO截止。另一方面，柵極驅(qū)動信號VG的電壓電平為低電平，因此，晶體管Pl的柵極-源極間的電位差超過能夠?qū)ňw管Pl的柵極電壓的閾值，因此晶體管Pl導(dǎo)通。通過晶體管Pl的導(dǎo)通，晶體管m截止，因此通過晶體管m進(jìn)行的電流ι的吸收被切斷。因此，電壓電平POR變?yōu)楦唠娖?。圖5是圖1的復(fù)位電路1中的電源電壓VDD和電壓電平POR的關(guān)系圖。圖6是圖 3的復(fù)位電路4中的電源電壓VDD和電壓電平POR的關(guān)系圖。比較圖5、圖6可以明了，即使電源電壓VDD為極低電壓狀態(tài)也可以將電壓電平POR維持為低電平。例如，工作電壓為IV的微型計算機(jī)將電壓在(0. 8 X VDD)以上的電壓電平POR檢測為高電平，識別為復(fù)位被解除。另外，將電壓在(0.2XVDD)以下的電壓電平POR檢測為低電平，識別為實施了復(fù)位。對于這種規(guī)格的微型計算機(jī)，當(dāng)電源電壓VDD為0. 6V時，使電壓電平POR為低電平，希望成為實施了復(fù)位的狀態(tài)。在這種情況下，在具有圖5的特性的現(xiàn)有的復(fù)位電路1中，當(dāng)電源電壓VDD為0. 6V 時，電壓電平POR的電壓為0. 6V，因此，微型計算機(jī)將電壓電平POR檢測為高電平，識別為復(fù)位被解除。然而，在作為具有圖6的特性的本發(fā)明的實施方式的復(fù)位電路4中，當(dāng)電源電壓VDD為0.6V時，電壓電平POR為(0. 2XVDD)以下的電壓。因此，微型計算機(jī)將電壓電平 POR檢測為低電平，不識別為復(fù)位被解除。以上，詳細(xì)說明了本發(fā)明的優(yōu)選實施例，但是本發(fā)明不受上述實施例的限制，在不脫離本發(fā)明的范圍的情況下可以對上述實施例加以各種變形以及置換。例如，本發(fā)明的復(fù)位電路不限于圖3所示的結(jié)構(gòu)。圖7是具備復(fù)位電路5的控制裝置300的結(jié)構(gòu)圖。復(fù)位電路5具備負(fù)電源M1，作為圖2所示的切斷電路A3。負(fù)電源Ml 通過使晶體管W的柵極_源極間電壓成為預(yù)定值以下的負(fù)值，可以切斷由晶體管W吸收電流I。當(dāng)為不需要切斷電流I的低電壓狀態(tài)(包含極低電壓狀態(tài))時，將晶體管m的柵極以及源極與大地短接即可。另外，作為本發(fā)明的一個實施方式，圖2所示的控制裝置100可以是DC-DC變換器 (典型地是升壓穩(wěn)壓器)。例如，在即使電源電壓VDD為極低電壓狀態(tài)也能夠工作的控制電路3是控制電源電壓VDD的升壓的升壓控制電路的情況下，也能夠有效地應(yīng)用本發(fā)明。
權(quán)利要求
1.一種復(fù)位電路，具備N溝道MOSFET和柵極驅(qū)動電路，該柵極驅(qū)動電路根據(jù)電源電壓超過應(yīng)該解除復(fù)位的預(yù)定的閾值而將所述N溝道MOSFET從導(dǎo)通變?yōu)榻刂梗纱?，將所述N 溝道MOSFET的漏極電壓從表示復(fù)位狀態(tài)的低電平切換為表示復(fù)位解除狀態(tài)的高電平，所述復(fù)位電路的特征在于，具備吸收電路，其吸收流過所述N溝道MOSFET的漏極側(cè)的電流，由此將所述漏極電壓維持為低電平；以及切斷電路，其當(dāng)所述電源電壓超過所述閾值時，切斷由所述吸收電路吸收所述電流。
2.根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述柵極驅(qū)動電路具有比較所述電源電壓和所述閾值的比較器，所述切斷電路根據(jù)所述比較器的輸出信號切斷由所述吸收電路吸收所述電流。
3.根據(jù)權(quán)利要求1或2所述的復(fù)位電路，其特征在于，所述吸收電路具有柵極_源極間電壓為能夠吸收所述電流的零以下的電壓的耗盡型N 溝道 MOSFET。
4.根據(jù)權(quán)利要求3所述的復(fù)位電路，其特征在于，所述切斷電路通過提升所述耗盡型N溝道MOSFET的源極電位，切斷由所述耗盡型N溝道MOSFET吸收所述電流。
5.一種控制裝置，其特征在于，所述控制裝置具備權(quán)利要求1至4中任一項所述的復(fù)位電路、和當(dāng)所述漏極電壓為高電平時解除復(fù)位的控制電路。
6.一種微型計算機(jī)，其特征在于，所述微型計算機(jī)具備權(quán)利要求1至4中任一項所述的復(fù)位電路、和當(dāng)所述漏極電壓為高電平時解除復(fù)位的中央運算處理裝置。
全文摘要
本發(fā)明提供一種復(fù)位電路以及具備該復(fù)位電路的裝置，所述復(fù)位電路即使電源電壓為極低電壓狀態(tài)也能夠防止復(fù)位被解除。復(fù)位電路具備作為N溝道MOSFET的晶體管(N0)；根據(jù)電源電壓(VDD)超過應(yīng)該解除復(fù)位的預(yù)定的閾值(Vth)而將晶體管(N0)從導(dǎo)通變?yōu)榻刂?，由此將晶體管(N0)的漏極電壓從表示復(fù)位狀態(tài)的低電平切換為表示復(fù)位解除狀態(tài)的高電平的柵極驅(qū)動電路(A1)，其中，具備吸收電路(A2)，其通過吸收流過晶體管(N0)的漏極側(cè)的電流(I)，將晶體管(N0)的漏極電壓維持為低電平；以及切斷電路(A3)，其當(dāng)電源電壓(VDD)超過閾值(Vth)時切斷由吸收電路(A2)吸收電流(I)。
文檔編號H03K17/22GK102347753SQ20111021535
公開日2012年2月8日 申請日期2011年7月25日 優(yōu)先權(quán)日2010年7月26日
發(fā)明者平井勝 申請人:三美電機(jī)株式會社