專利名稱：多模數除頻器以及相關的控制方法
技術領域：
本發(fā)明是相關于頻率合成器，尤指使用于頻率合成器中的多模數除頻器。
背景技術：
頻率合成器是無線通訊系統(tǒng)中一個重要的構成單元，負責執(zhí)行高頻載波與基頻信號之間的轉換。其設計優(yōu)劣決定了信號轉換的品質與傳輸系統(tǒng)的性能。在一個射頻無線傳輸系統(tǒng)中，頻率合成器大多以鎖相回路的型式來實現。在設計上，以和差調制分數型鎖相回路架構為目前的主流。此種架構，結合了多模數除頻器(Multi-modulus divider)與和差調制器(Σ -Amodulator),來實現一個分數型除頻電路?！DI為依據S. Vaucher于IEEE J. Solid-State Circuit所公開的論文而實現的多模數除頻器10，其中具有8個除法器CEtlNCE715除數由控制信號Pci-P7K構成。圖2為圖I中的一除法器CEn，其中η為O到7的整數。除法器CEn對頻率輸入端F1的輸入頻率除以2或3，而在頻率輸出端F。產生輸出頻率。而除法器CEn是處于除2或是除3其中的哪個狀態(tài)，可以透過控制端P1上的控制信號Pn與模數輸入端M1上的模數輸入信號MIn所控制。圖I中的多模數除頻器10可以對除法器CEtl的頻率輸入端F1的輸入頻率，以一除數進行除頻，結果可以在除法器CEtl的模數輸出端Μ。輸出。多模數除頻器10的可執(zhí)行的除數范圍為28 28+1-1。為了可以延展可執(zhí)行的除數范圍，使一多模數除頻器采用單一輸入頻率時，就能夠適用于多種不同應用協(xié)定的頻率范圍，圖3中加入了除數延展邏輯(divider extensionlogic) 12，所構成的多模數除頻器14可執(zhí)行的除數范圍延展到25 28+1-1。在圖3中，除數是由控制信號Ptl-P8所構成。以下將以數串[P8，P7,...，PJ來做為除數控制P，表示P。 P8的邏輯值。簡單的來說，除數延展邏輯12依據當下的除數，選擇性地跳過(bypass)最后幾個除法器，使其等效上，對于輸入頻率Fin，沒有提供除頻的功能。舉例來說，除數為63時，除數控制P為
。因為控制信號P6 P8都為0，所以模數輸入信號MI4固定為1，除法器CE5 CE7被跳過，沒有提供除頻的功能。此時，模數輸出信號MOtl MO4的頻率，都會一樣，大約是除法器CEtl的頻率輸入端F1的信號頻率的63分之一。

發(fā)明內容
本發(fā)明的實施例提供一種多模數除頻器，包含有一除數下載器、一多模數除頻電路、以及一模數控制器。該除數下載器，于一下載信號指示一除法周期開始時，下載一除數。該多模數除頻電路包含有多個除法器串接(cascade)在一起，依據一輸入頻率以及該除數，該多模數除頻電路可提供一輸出頻率。這些除法器分別輸出多個模數輸出信號(outputmodulus signal)。每一除法器可操作于一回路導通狀態(tài)(close-loop status)或一回路斷開狀態(tài)(open-loop status)。該模數控制器,依據該除數，選擇并控制這些除法器其中之一，使其在該除法周期結束時，確定維持在該回路斷開狀態(tài)。該下載信號是對應這些模數輸出信號其中之一。
本發(fā)明的實施例提供一種多模數除頻電路的控制方法。該多模數除頻電路包含有多個除法器串接(cascade)在一起，依據一輸入頻率以及該除數，該多模數除頻電路可提供一輸出頻率。每一除法器可操作于一回路導通狀態(tài)或一回路斷開狀態(tài)。該方法包含有提供一下載信號，其中，該下載信號可定義一除法周期；于該除法周期開始時，載入一除數；依據該除數選擇這些除法器其中之一，作為一被選擇除法器；以及，于該除法周期中，該下載信號的一切換緣之后，控制該被選擇除法器，以使該被選擇除法器于該除法周期中，均操作于該回路斷開狀態(tài)。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結合附圖對本發(fā)明的具體實施方式
作詳細說明，其中圖I為已經公開于一論文的多模數除頻器。圖2為圖I中的一除法器。圖3為有加入了除數延展邏輯的一多模數除頻器。圖4顯示圖3中的一些信號的時序。圖5顯示依據本發(fā)明所實施的鎖相回路架構。圖6顯示圖5中的多模數除頻器。圖7顯示圖6中的除數下載器。圖8顯示了圖6中的一除法器。圖9A以及圖9B顯示二模數控制器。圖10顯示圖6中的一些信號的時序。圖IlA以及圖IlB顯示另二模數控制器。圖12顯示圖6中的模數控制器被圖IlA中的模數控制器取代時的一些信號時序圖。主要元件符號說明10 多模數除頻器12 除數延展邏輯14 多模數除頻器16 區(qū)域18 區(qū)域20 鎖相回路架構24 相位檢測器26 電荷泵28 回路濾波器30 電壓緩沖器32 電壓控制震蕩器34 除數決定器60 多模數除頻器62 除數下載器
64、64a、64b、64c 下載信號選擇器66模數設定選擇器68、68a、68b、68c 模數控制器70多模數除頻電路CE。 CE7、CS0 CS7 除法器Clkrav除頻后時脈DL1、DL2、DL3、DL4D 鎖存器DT 端
DT5 信號F1 頻率輸入端F0 頻率輸出端LOAD 下載信號M1模數輸入端MItl MI7 模數輸入信號M0 模數輸出端MO0 MO7 模數輸出信號M0_pre 端MO-PRE4 MO-PRE7 信號Ms 設定端Msel 選擇信號MSET5 MSET7 設定信號P0 P8控制信號PP0 PP8 控制信號
具體實施例方式要實現一個分數型除頻電路，多模數除頻器的除數可能會在兩個或以上的整數值之間切換。舉例來說，如果希望實現分數除數為63. 5，一種可能的除數數列可能是出3，64，63,64,…)。一個多模數除頻器應該要在除數切換的過程中，都必須精確的執(zhí)行所希望的除頻效果。不然，輸出錯誤的頻率時，可能會造成整個鎖相回路無法收斂的結果。圖3的多模數除頻器14在一些特定的除數數列，會輸出錯誤的頻率。圖4顯示圖3中的一些信號的時序，其中也顯示了依時間順序所出現的除數序列為(64，63，63，64，63)。信號DT5為除法器CE5內的DT端上的信號。如圖4的區(qū)域18所示，模數輸出信號MO4的脈波(pulse)過短，而無法傳遞而產生模數輸出信號MO3，所以造成這個除63周期的輸出結果遺失。圖4中的錯誤頻率發(fā)生原因是除法器CE5的操作狀態(tài)差異。在除數為63時，圖3中的除數控制P為
。此時，雖然除法器CE5S該跳過，但是控制信號P5Si,模數輸入信號MI5為1，因此，除法器CE5會對頻率輸出信號FO4進行頻率除3的動作，而產生模數輸出信號M05。請參考圖2，一除法器中的D鎖存器DLl與DL2以及其中的連線可以構成一個頻率除2回路，而DT端點上的信號，會決定這個頻率除2的回路是導通(close)還是斷開(open)。如果要進行頻率除3，頻率除2的回路會斷開一段時間，然后再導通。所以，除法器CE5在除數為63時，其中的頻率除2回路狀態(tài)可能是導通，也可能是斷開。當除數由63切換成64時，除法器CE5操作于不同的回路狀態(tài)就會有不同的結果，所以可能產生錯誤頻率。如同圖4所示，在第一個除63除數周期快結束時，信號DT5轉態(tài)，除法器CE5中的頻率除2回路從斷開，改變?yōu)閷āＴ诘诙€除63的除數周期中，信號DT5固定使頻率除2回路為導通。圖4可以看出，在區(qū)域16提早出現了模數輸出信號MOO M04，所以模數輸出信號MOO的頻率，并不是所希望的除64的結果。從模數輸出信號M04來看，也是錯誤地執(zhí)行了除32的除頻結果。圖5顯示依據本發(fā)明所實施的鎖相回路架構20，包含有相位檢測器(phasedetector) 24、電荷泵(charge pump) 26、回路濾波器(loop filter) 28、電壓緩沖器(voltage buffer) 30、電壓控制震蕩器(voltage controlled oscilla tor) 32、多模數除頻器60、以及除數決定器(modulus decider)34。多模數除頻器60以其中的模數輸出信號MO0作為除頻后時脈Clkrav，提供給相位檢測器24與除數決定器34。除數決定器34可以包含有一和差調制器(Σ -Amodulator)，輸出控制信號PPtl PP8給多模數除頻器60，決定當下供給多模數除頻器60的除數。圖6顯示圖5中的多模數除頻器60，其中包含有除數下載器62、模數控制器68、以及多模數除頻電路70。除數下載器62下載除數決定器34所輸出的控制信號PPtl PP8,作為控制信號Ptl P8,提供模數控制器68與多模數除頻電路70所使用。模數控制器68依據控制信號P6 P8,產生下載信號LOAD以及設定信號MSET5 MSET7。多模數除頻電路70就依據控制信號Ptl P8與設定信號MSET5 MSET7,對輸入頻率FIN，執(zhí)行除頻的功能，產生模數輸出信號MCV多模數除頻電路70具有8個串接(cascade)在一起的除法器CStl CS7。圖7顯示圖6中的除數下載器62，其中具有9個D觸發(fā)器(flip flop)。在下載信號LOAD的下降緣時，D觸發(fā)器下載控制信號PPtl PP8,作為控制信號Ptl P8。這意味著，下載信號LOAD的下降緣指示了一除法周期的開始以及前一除法周期的結束，下載了除數決定器34所決定的除數，供多模數除頻器60內部使用。圖8顯示了一除法器CSn，其中η為O到7的整數。當設定端Ms為I時，圖8的除法器CSn操作與功能將完全等同圖2的除法器CEn。因此，圖6中的除法器CStl CS4,每一個都可以用圖2的除法器取代，而保有一樣的功效。在DT端上的信號DTnS I時，D鎖存器DLl與DL2所構成頻率除2回路導通，所以除法器CSn操作于回路導通狀態(tài)；相反的，信號DTn為O時，除法器CSn操作于回路斷開狀態(tài)。當設定端Ms為O時，D鎖存器DL3的D輸入，最多經過一段時間，就會強迫模數輸出端M。所輸出的模數輸出信號MOn設定為I。若此時P為I，最多再經過一段時間，會強迫DT端上的信號DTn設定為0，強迫除法器CSn操作于回路斷開狀態(tài)。圖9A顯示模數控制器68。模數控制器68有兩個裝置下載信號選擇器64以及模數設定選擇器66。下載信號選擇器64選擇模數輸出信號MO4 MO7其中之一,并將其反向后，來當作下載信號LOAD。換言之，下載信號是依據這些模數輸出信號中的一者產生。模數設定選擇器66則是依據控制信號P6 P8,選擇并控制除法器CS5 CS7其中之一內的設定端Ms,使其接收下載信號LOAD。圖9A所提供的選擇規(guī)則大致解釋如下。從當下的除數，也就是除數控制P，可以得知當下的除法周期中，需要使用到前k+1個除法器CStlN CSk來提供除頻，所以需要被跳過不用的就有除法器csk+1 cs7。此時，就會取用被需要的除法器中的最后一個除法器，也就是除法器CSk的模數輸出信號MOk，來產生下載信號LOAD。而需要被跳過不用的除法器中的第一個，也就是除法器CSk+1，的設定端Ms將會接收下載信號LOAD。舉例來說，當[P6，P7，P8]等于
時(除數范圍是32到63)，最后一個需要提供除頻的除法器是除法器CS4,而第一個被跳過不用除法器是除法器CS5。此時，在圖9A中，模數輸出信號MO4的反向，就會是下載信號LOAD ;除法器CS5的設定端Ms，會收到模數輸出信號M04。類似的，除數范圍是64到127時([P6，P7, P8]等于[1，0，0])，模數輸出信號MO5的反向，就會是下載信號LOAD ;除法器CS6的設定端Ms，會收到模數輸出信號MO50除數范圍是128到255時([P6, P7, P8]等于[X，I，O])，模數輸出信號MO6的反向，就會是下載信號LOAD ;除法器CS7的設定端Ms，會收至議數輸出信號M06。以此類推。圖10顯示圖6中的一些信號的時序，其中也顯示了除數序列為(64，63，63，64)。模數輸出信號MO4的上升緣，定義了一除法周期的開始，所以下載產生了當時除數。除數為63的除法周期中，除法器CS5的設定端Ms上的設定信號MSET5，就是等于模數輸出信號腸4。從圖10也可以看出，在除數為63的除法周期中，信號DT5會一直為O時，除法器CS5保持操 作于一回路斷開狀態(tài)。也因為除法器CS5在除數為63的除法周期結束時，其操作狀態(tài)是可以確定為回路斷開，所以，進入除數為64的除法周期時，可以確定執(zhí)行除數為64的除頻動作。相較于圖4，也可以發(fā)現圖10中的除法周期都有正確的執(zhí)行相對應除數所期望的除頻動作。從圖10中也可以發(fā)現，除數為63的除法周期中，模數輸出信號MO5雖然有機會成為邏輯上的0，但是很快地就被模數輸出信號MO4的下降緣所設定或控制，而回復到邏輯上的1，所以沒有影響除數63執(zhí)行的正確性。圖9B顯示另一種模數控制器68a。與圖9A相異的，多工器80的控制端不是接收選擇信號MS1與MS2,而是接收其他的選擇信號Msel。舉例來說，選擇信號Msa可以直接由圖5中的除數決定器(modulus decider) 34來產生。圖IlA顯示另一種模數控制器68b，其與圖9A相異處在于，圖IlA中多工器80的輸入端，不再是接收模數輸出信號MO4 MO7,而是接收信號MO-PRE-B4 M0_PRE_B7。信號MO-PRE-Bn是除法器CSn中，于端上的信號。圖IlA中，多工器80直接輸出下載信號LOAD。圖12顯示圖6中的模數控制器68被模數控制器68b取代時的一些信號時序圖。從圖12可以發(fā)現，除法周期改由信號MO-PRE-B4所決定。在信號MO-PRE-B4的下降緣，也就是下載信號LOAD的上升緣時，除數被下載下來，來更新作為當下的除數。在除數為63的除法周期中，設定信號MSET5等于信號MO-PRE-BJ^反向。圖12也顯示了不論除數為63或是64的除法周期，除頻都是正確的執(zhí)行。 圖IIB顯示另一種模數控制器68c，可以依據圖9B與圖11A，以及相關的解釋而了解，故不再累敘。在圖6的實施例中，下載信號LOAD隨著除數不同而可能連接到不一樣的模數輸出信號。在另一個實施例中，下載信號LOAD則是固定采用一個模數輸出信號，譬如說下載信號LOAD固定是模數輸出信號MO4的反向。以上的實施例雖然采用8個除法器CS。 CS7，但此業(yè)界中具有普通技術能力者，可以依據以上的教導，使用任何數目的除法器。在本發(fā)明的實施例中，第一個被跳過不用除法器，其中的頻率除2回路都是被維持在斷開狀態(tài)。如此，可以確保這第一個被跳過不用除法器，在后續(xù)除法周期中，萬一變成不再被跳過時，可以正確的執(zhí)行除頻的功能。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的修改和完善，因此本發(fā)明的保護范圍當以權利要求書所界定的為準。
權利要求
1.一種多模數除頻器，包含有 一除數下載器，于一下載信號指示一除法周期開始時，下載一除數； 一多模數除頻電路，包含有多個串接的除法器，依據一輸入頻率以及該除數，該多模數除頻電路提供一輸出頻率，所述除法器分別輸出多個模數輸出信號，每一除法器操作于一回路導通狀態(tài)或一回路斷開狀態(tài)；以及 一模數控制器，依據該除數，選擇并控制所述除法器中的一者在該除法周期結束前，維持于該回路斷開狀態(tài)； 其中，該下載信號是依據這些模數輸出信號中的一者產生。
2.如權利要求I所述的多模數除頻器，其特征在于，該除數下載器于該下載信號的一第一切換緣時，下載該除數；以及，該模數控制器是于該下載信號的一第二切換緣之后，控制被選擇的該除法器。
3.如權利要求I所述的多模數除頻器，其特征在于，該除數能夠使所述除法器中的前數個除法器提供除頻以產生該輸出頻率，該下載信號由該前數個除法器中的最后一個除法器所輸出。
4.如權利要求3所述的多模數除頻器，其特征在于，該最后一個除法器更包含一D鎖存器，該D鎖存器輸出所述模數信號其中之一，該模數控制器與該下載信號可控制該D鎖存器的一 D輸入。
5.如權利要求3所述的多模數除頻器，其特征在于，該下載信號為該最后一個除法器所輸出的模數信號。
6.如權利要求3所述的多模數除頻器，其特征在于，該被選擇的除法器為該前數個除法器的下一除法器。
7.如權利要求I所述的多模數除頻器，其特征在于，該被選擇除法器具有一D鎖存器，該D鎖存器輸出所述模數信號其中之一，該模數控制器控制該D鎖存器的一 D輸入。
8.如權利要求I所述的多模數除頻器，其特征在于，當一第一除法器操作于該回路導通狀態(tài)時，該第一除法器提供頻率除以2的功能。
9.一種多模數除頻的控制方法，適用于一多模數除頻電路，包含有多個串接除法器，依據一輸入頻率以及一除數，該多模數除頻電路提供一輸出頻率，每一除法器可操作于一回路導通狀態(tài)或一回路斷開狀態(tài)，該方法包含有 提供一下載信號，指示一除法周期； 于該除法周期開始時，載入該除數； 依據該除數選擇所述除法器中的一者，作為一被選擇除法器；以及 于該除法周期中，該下載信號的一切換緣之后，控制該被選擇除法器使該被選擇除法器操作于該回路斷開狀態(tài)。
10.如權利要求9所述的控制方法，還包含有 依據該除數，使所述除法器中的前數個除法器提供除頻以產生該輸出頻率； 其中，該下載信號是由該前數個除法器中的最后一個除法器所提供。
11.如權利要求10所述的控制方法，其特征在于，該被選擇除法器為該前數個除法器之后的下一個除法器。
12.如權利要求10所述的控制方法，其特征在于，該前數個除法器中的該最后一個除法器具有一 D鎖存器,該D鎖存器具有一 D輸入，以及輸出一模數信號，該控制方法包含有 依據該模數信號，提供該下載信號。
13.如權利要求10所述的控制方法，其特征在于，該前數個除法器中的該最后一個除法器具有一 D鎖存器,該D鎖存器具有一 D輸入,并輸出一模數信號,該控制方法包含有 依據該下載信號，控制該D輸入。
14.如權利要求9所述的控制方法，其特征在于，該被選擇除法器包含有一D鎖存器，該D鎖存器具有一 D輸入，并輸出一模數信號，該控制步驟是控制該D輸入。
全文摘要
本發(fā)明提出一種多模數除頻器以及相關的控制方法。該多模數除頻器包含有一除數下載器、一多模數除頻電路、以及一模數控制器。該除數下載器，于一下載信號指示一除法周期開始時，下載一除數。該多模數除頻電路包含有多個除法器串接在一起，依據一輸入頻率以及該除數，該多模數除頻電路可提供一輸出頻率。這些除法器分別輸出多個模數輸出信號。每一除法器可操作于一回路導通狀態(tài)或一回路斷開狀態(tài)。該模數控制器，依據該除數，選擇并控制這些除法器其中之一，使其在該除法周期結束時，確定維持在該回路斷開狀態(tài)。該下載信號是對應這些模數輸出信號其中之一。
文檔編號H03L7/085GK102983856SQ201110270670
公開日2013年3月20日 申請日期2011年9月2日 優(yōu)先權日2011年9月2日
發(fā)明者陳彥佐, 丁建裕 申請人:晨星軟件研發(fā)(深圳)有限公司, 晨星半導體股份有限公司