專利名稱：采用fpga的pwm脈寬調(diào)制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于信號(hào)調(diào)制技術(shù)領(lǐng)域。
背景技術(shù)：
在電機(jī)伺服控制技術(shù)領(lǐng)域，需要根據(jù)輸入的參考電壓值實(shí)時(shí)調(diào)制輸出PWM波的占空比。而目前產(chǎn)生PWM調(diào)制信號(hào)通常采用3G35M專用電路。這種專用電路主要是由矩形波發(fā)生電路、積分電路和電壓比較器構(gòu)成的模擬電路實(shí)現(xiàn)的，對(duì)于溫度變化較為敏感?，F(xiàn)在 FPGA在各個(gè)領(lǐng)域都得到了廣泛的應(yīng)用，如果采用由FPGA及相關(guān)電路實(shí)現(xiàn)的新型PWM脈寬調(diào)制電路，則可以省去使用專用電路、增強(qiáng)元器件使用的靈活性并且有利于電路的集成化。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種采用FPGA的PWM脈寬調(diào)制電路，從而實(shí)現(xiàn)PWM占空比根據(jù)輸入?yún)⒖茧妷褐档膶?shí)時(shí)調(diào)制。本發(fā)明的特征在于含有采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元、RC濾波器單元、電壓比較器單元，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元的輸出與RC濾波器單元相連，RC濾波器的輸出與電壓比較器單元的反相輸入端相連，其中采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元，設(shè)有輸出端；所述輸出端包括一個(gè)PWM三角載波輸出端；所述一個(gè)PWM三角載波輸出端和后續(xù)的RC濾波器單元PWM三角載波輸入端相連；采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元的功能為按位輸出事先計(jì)算好的長(zhǎng)度為每個(gè)三角波周期大于700位的0、1序列，產(chǎn)生PWM三角載波的計(jì)算方式如下采用自然采樣法進(jìn)行計(jì)算，這里的輸出的PWM三角載波0、1序列相當(dāng)于三角基波，將每一個(gè)周期的三角基波與若干個(gè)周期更小的三角載波進(jìn)行調(diào)制，具體調(diào)制的方式為將每一個(gè)周期的三角基波分為0、1序列位數(shù)個(gè)時(shí)間段，在每個(gè)時(shí)間段起始點(diǎn)分別計(jì)算三角基波和三角載波的值，當(dāng)三角基波的值大于三角載波時(shí)，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元輸出的序列值為1，反之輸出序列值為0 (本專利提供的PWM三角載波0、1參考1000位序列見附表1)；RC濾波器單元，設(shè)有輸入端和輸出端；所述輸入端包括一個(gè)PWM三角載波輸入端；所述PWM三角載波輸入端和采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元PWM三角載波輸出端相連；所述輸出端包括一個(gè)三角載波輸出端；所述三角載波輸出端和后續(xù)的電壓比較器單元電壓比較器反相輸入端相連；其中，RC濾波器的截止頻率約為RC濾波器生成的三角載波固定頻率的三到五倍；電壓比較器單元，設(shè)有輸入端和輸出端；所述輸入端包括一個(gè)三角載波輸入端和一個(gè)參考電壓輸入端；所述三角載波輸入端和RC濾波器單元三角載波輸出端相連；所述參考電壓輸入端與外部電路輸入的參考電壓相連；所述輸出端包括一個(gè)占空比經(jīng)過(guò)調(diào)制后的PWM波輸出端；所述占空比經(jīng)過(guò)調(diào)制后的PWM波輸出端和相關(guān)外部電路相連；所述采用FPGA的PWM脈寬調(diào)制電路的各組成部分分別按以下步驟進(jìn)行工作
首先，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元按位輸出事先計(jì)算好的0、1序列，這個(gè)輸出的序列即為PWM三角載波，然后采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元中輸出的PWM三角載波經(jīng)過(guò)RC濾波器濾波后，即可生成頻率固定的三角載波，RC濾波器單元中輸出的頻率固定的三角載波、外部電路輸入的實(shí)時(shí)變化的參考電壓在經(jīng)過(guò)電壓比較器比較后即可輸出根據(jù)輸入的參考電壓值實(shí)時(shí)調(diào)制占空比的PWM波。本發(fā)明實(shí)施例的有益效果在于，采用由FPGA、RC濾波電路以及電壓比較器實(shí)現(xiàn)的新型PWM脈寬調(diào)制電路，靈活度更高、實(shí)時(shí)調(diào)節(jié)性能更好、抗溫度變化能力更強(qiáng)，不需要使用傳統(tǒng)的PWM專用電路。


圖1是采用FPGA的PWM脈寬調(diào)制電路總框圖。
具體實(shí)施例方式下面采用附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明，此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本發(fā)明的限定。表1是本專利提供的 PWM三角載波0、1參考序列表。采用FPGA的PWM脈寬調(diào)制電路見附圖1，包括采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元、RC濾波器單元、電壓比較器單元，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元的輸出與RC濾波器單元相連，RC濾波器的輸出與電壓比較器單元的輸入端相連，其中采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元，設(shè)有輸出端；所述輸出端包括一個(gè)PWM三角載波輸出端；所述一個(gè)PWM三角載波輸出端和后續(xù)的RC濾波器單元PWM三角載波輸入端相連；采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元的功能為按位輸出事先計(jì)算好的長(zhǎng)度為每個(gè)三角波周期1000位的0、1序列，0、1序列的輸出頻率為50MHz，這個(gè)輸出的序列即為PWM三角載波。0、1序列的長(zhǎng)度位數(shù)、后續(xù)的RC濾波器生成的50kHz的三角載波固定頻率，兩者的乘積即為0、1序列的輸出頻率。0、1序列的輸出頻率不能超過(guò)FPGA的最高輸出頻率400MHz。產(chǎn)生PWM三角載波的計(jì)算方式如下采用自然采樣法進(jìn)行計(jì)算。這里的輸出的PWM三角載波0、1序列相當(dāng)于三角基波。將每一個(gè)周期的三角基波與若干個(gè)周期更小的三角載波進(jìn)行調(diào)制(載波的數(shù)量與基波之比即為載波比，在本專利中取載波比為 10)。具體調(diào)制的方式為將每一個(gè)周期的三角基波分為1000個(gè)時(shí)間段，在每個(gè)時(shí)間段起始點(diǎn)分別計(jì)算三角基波和三角載波的值，當(dāng)三角基波的值大于三角載波時(shí)，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元輸出的序列值為1，反之輸出序列值為0 (本專利提供的PWM三角載波0、1參考1000位序列見附表1)；RC濾波器單元，設(shè)有輸入端和輸出端；所述輸入端包括一個(gè)PWM三角載波輸入端；所述PWM三角載波輸入端和采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元PWM三角載波輸出端相連；所述輸出端包括一個(gè)三角載波輸出端；所述三角載波輸出端和后續(xù)的電壓比較器單元電壓比較器反相輸入端相連；其中，RC濾波器的時(shí)間常數(shù)為1. 32 ；電壓比較器單元，設(shè)有輸入端和輸出端；所述輸入端包括一個(gè)三角載波輸入端和一個(gè)參考電壓輸入端；所述三角載波輸入端和RC濾波器單元三角載波輸出端相連；所述參考電壓輸入端與外部電路輸入的參考電壓相連；所述輸出端包括一個(gè)占空比經(jīng)過(guò)調(diào)制后的PWM波輸出端；所述占空比經(jīng)過(guò)調(diào)制后的PWM波輸出端和相關(guān)外部電路相連。
所述采用FPGA的PWM脈寬調(diào)制電路的各組成部分分別按以下步驟進(jìn)行工作a.首先，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元按位輸出事先計(jì)算好的0、1 序列，這個(gè)輸出的序列即為PWM三角載波。b.采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元中輸出的PWM三角載波經(jīng)過(guò)RC濾波器濾波后，即可生成頻率固定的50kHz的三角載波。c. RC濾波器單元中輸出的頻率固定的三角載波、外部電路輸入的實(shí)時(shí)變化的參考電壓在經(jīng)過(guò)電壓比較器比較后即可輸出根據(jù)輸入的參考電壓值實(shí)時(shí)調(diào)制占空比的PWM波。本實(shí)施例三角波產(chǎn)生及邏輯控制單元中的FPGA芯片選用Altera公司的Altera CycloneIII EP3C25Q240 芯片；電壓比較器Ul選用TI公司的低功耗型比較器lm339 ；電阻Rl和電容C3選取滿足
權(quán)利要求
1.采用FPGA的PWM脈寬調(diào)制電路，其特征在于含有采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元、RC濾波器單元、電壓比較器單元，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元的輸出與RC濾波器單元相連，RC濾波器的輸出與電壓比較器單元的反相輸入端相連， 其中采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元，設(shè)有輸出端；所述輸出端包括一個(gè)PWM 三角載波輸出端；所述一個(gè)PWM三角載波輸出端和后續(xù)的RC濾波器單元PWM三角載波輸入端相連；采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元的功能為按位輸出事先計(jì)算好的長(zhǎng)度為每個(gè)三角波周期大于700位的0、1序列，產(chǎn)生PWM三角載波的計(jì)算方式如下采用自然采樣法進(jìn)行計(jì)算，這里的輸出的PWM三角載波0、1序列相當(dāng)于三角基波，將每一個(gè)周期的三角基波與若干個(gè)周期更小的三角載波進(jìn)行調(diào)制，具體調(diào)制的方式為將每一個(gè)周期的三角基波分為0、1序列位數(shù)個(gè)時(shí)間段，在每個(gè)時(shí)間段起始點(diǎn)分別計(jì)算三角基波和三角載波的值，當(dāng)三角基波的值大于三角載波時(shí)，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元輸出的序列值為1，反之輸出序列值為0 (本專利提供的PWM三角載波0、1參考1000位序列見附表 1)；RC濾波器單元，設(shè)有輸入端和輸出端；所述輸入端包括一個(gè)PWM三角載波輸入端；所述PWM三角載波輸入端和采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元PWM三角載波輸出端相連；所述輸出端包括一個(gè)三角載波輸出端；所述三角載波輸出端和后續(xù)的電壓比較器單元電壓比較器反相輸入端相連；其中，RC濾波器的截止頻率約為RC濾波器生成的三角載波固定頻率的三到五倍；電壓比較器單元，設(shè)有輸入端和輸出端；所述輸入端包括一個(gè)三角載波輸入端和一個(gè)參考電壓輸入端；所述三角載波輸入端和RC濾波器單元三角載波輸出端相連；所述參考電壓輸入端與外部電路輸入的參考電壓相連；所述輸出端包括一個(gè)占空比經(jīng)過(guò)調(diào)制后的 PWM波輸出端；所述占空比經(jīng)過(guò)調(diào)制后的PWM波輸出端和相關(guān)外部電路相連； 所述采用FPGA的PWM脈寬調(diào)制電路的各組成部分分別按以下步驟進(jìn)行工作 首先，采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元按位輸出事先計(jì)算好的0、1序列， 這個(gè)輸出的序列即為PWM三角載波，然后采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元中輸出的PWM三角載波經(jīng)過(guò)RC濾波器濾波后，即可生成頻率固定的三角載波，RC濾波器單元中輸出的頻率固定的三角載波、外部電路輸入的實(shí)時(shí)變化的參考電壓在經(jīng)過(guò)電壓比較器比較后即可輸出根據(jù)輸入的參考電壓值實(shí)時(shí)調(diào)制占空比的PWM波。
全文摘要
采用FPGA的PWM脈寬調(diào)制電路，屬于信號(hào)調(diào)制技術(shù)領(lǐng)域，其特征在于含有采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元、RC濾波器單元、電壓比較器單元。采用FPGA芯片實(shí)現(xiàn)的PWM數(shù)字序列發(fā)生單元產(chǎn)生的PWM三角載波與RC濾波器單元輸入端相連，經(jīng)過(guò)RC濾波器單元后與電壓比較器單元的反相輸入端相連，電壓比較器通過(guò)比較RC濾波器單元輸出結(jié)果和外部參考電壓值，輸出脈寬根據(jù)外部參考電壓值調(diào)制的PWM波。本發(fā)明提出的采用FPGA、RC濾波電路以及電壓比較器實(shí)現(xiàn)新型PWM脈寬調(diào)制電路的方法，具有靈活度更高、實(shí)時(shí)調(diào)節(jié)性能更好、抗溫度變化能力更強(qiáng)的優(yōu)點(diǎn)，不需要使用傳統(tǒng)的PWM專用電路。
文檔編號(hào)H03K7/08GK102427349SQ201110294018
公開日2012年4月25日 申請(qǐng)日期2011年9月30日 優(yōu)先權(quán)日2011年9月30日
發(fā)明者匡敏馳, 朱紀(jì)洪 申請(qǐng)人:清華大學(xué)