專利名稱：用于電荷耦合流水線adc的反饋增強(qiáng)型電荷傳輸電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于電荷耦合流水線模數(shù)轉(zhuǎn)換器的反饋增強(qiáng)型電荷傳輸電路，屬于集成電路技術(shù)領(lǐng)域。
背景技術(shù)：
隨著數(shù)字信號處理技術(shù)的不斷發(fā)展，電子系統(tǒng)的數(shù)字化和集成化是必然趨勢。然而現(xiàn)實中的信號大都是連續(xù)變化的模擬量，需經(jīng)過模數(shù)轉(zhuǎn)換變成數(shù)字信號方可輸入到數(shù)字系統(tǒng)中進(jìn)行處理和控制，因而模數(shù)轉(zhuǎn)換器在未來的數(shù)字系統(tǒng)設(shè)計中是不可或缺的組成部分。在寬帶通信、數(shù)字高清電視和雷達(dá)等應(yīng)用領(lǐng)域，系統(tǒng)要求模數(shù)轉(zhuǎn)換器同時具有非常高的采樣速率和分辨率。這些應(yīng)用領(lǐng)域的便攜式終端產(chǎn)品對于模數(shù)轉(zhuǎn)換器的要求不僅要高采樣速率和高分辨率，其功耗還應(yīng)該最小化。目前，能夠同時實現(xiàn)高采樣速率和高分辨率的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)為流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器。流水線結(jié)構(gòu)是一種多級的轉(zhuǎn)換結(jié)構(gòu)，每一級使用低精度的基本結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器， 輸入信號經(jīng)過逐級的處理，最后由每級的結(jié)果組合生成高精度的輸出。其基本思想就是把總體上要求的轉(zhuǎn)換精度平均分配到每一級，每一級的轉(zhuǎn)換結(jié)果合并在一起可以得到最終的轉(zhuǎn)換結(jié)果。由于流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器可以在速度、功耗和芯片面積上實現(xiàn)最好的折中，因此在實現(xiàn)較高精度的模數(shù)轉(zhuǎn)換時仍然能保持較高的速度和較低的功耗。現(xiàn)有比較成熟的實現(xiàn)流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的方式是基于開關(guān)電容技術(shù)的流水線結(jié)構(gòu)?；谠摷夹g(shù)的流水線模數(shù)轉(zhuǎn)換器中采樣保持電路和各個子級電路的工作也都必須使用高增益和寬帶寬的運(yùn)算放大器。模數(shù)轉(zhuǎn)換器的速度和處理精度取決于所使用高增益和超寬帶寬的運(yùn)算放大器負(fù)反饋的建立速度和精度。因此該類流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計的核心是所使用高增益和超寬帶寬的運(yùn)算放大器的設(shè)計。這些高增益和寬帶寬運(yùn)算放大器的使用限制了開關(guān)電容流水線模數(shù)轉(zhuǎn)換器的速度和精度，成為該類模數(shù)轉(zhuǎn)換器性能提高的主要限制瓶頸，并且精度不變的情況下模數(shù)轉(zhuǎn)換器功耗水平隨速度的提高呈直線上升趨勢。 要降低基于開關(guān)電容電路的流水線模數(shù)轉(zhuǎn)換器的功耗水平，最直接的方法就是減少或者消去高增益和超寬帶寬的運(yùn)算放大器的使用。電荷耦合流水線模數(shù)轉(zhuǎn)換器就是一種不使用高增益和超寬帶寬的運(yùn)算放大器的模數(shù)轉(zhuǎn)換器，該結(jié)構(gòu)模數(shù)轉(zhuǎn)換器具有低功耗特性同時又能實現(xiàn)高速度和高精度。電荷耦合流水線模數(shù)轉(zhuǎn)換器采用電荷耦合信號處理技術(shù)。電路中，信號以電荷包的形式表示，電荷包的大小代表不同大小的信號量，不同大小的電荷包在不同存儲節(jié)點(diǎn)間的存儲、傳輸、加/ 減、比較等處理實現(xiàn)信號處理功能。通過采用周期性的時鐘來驅(qū)動控制不同大小的電荷包在不同存儲節(jié)點(diǎn)間的信號處理便可以實現(xiàn)模數(shù)轉(zhuǎn)換功能。在電荷耦合流水線模數(shù)轉(zhuǎn)換器中，各級電荷耦合流水線子級電路由本級電荷傳輸控制開關(guān)、多個電荷物理存儲節(jié)點(diǎn)、多個連接到電荷存儲節(jié)點(diǎn)的電荷存儲元件、多個比較器、多個受比較器輸出結(jié)果控制的基準(zhǔn)電荷選擇電路在控制時鐘的控制下構(gòu)成。各級流水線子級電路的工作過程中，電荷的傳輸、加/減、比較量化等功能均圍繞各子級的電荷物理存儲節(jié)點(diǎn)進(jìn)行。由于流水線模數(shù)轉(zhuǎn)換器的實現(xiàn)包括了大量的數(shù)字電路，而普通CMOS工藝是實現(xiàn)這些大規(guī)模數(shù)字電路的最佳工藝。要借助數(shù)字信號處理技術(shù)來實現(xiàn)超高速和超高精度的電荷耦合流水線模數(shù)轉(zhuǎn)換器，最核心的一個問題就是電荷包的存儲傳輸、比較量化以及加減運(yùn)算等關(guān)鍵步驟在現(xiàn)有的普通CMOS工藝條件下能夠高效并精確地實現(xiàn)。因此，為借助大規(guī)模數(shù)字信號處理技術(shù)來實現(xiàn)高速度和高精度電荷耦合流水線模數(shù)轉(zhuǎn)換器，必須提供一種適用于普通CMOS工藝的高精度電荷傳輸電路。對于高效電荷傳輸技術(shù)的實現(xiàn)，現(xiàn)有的技術(shù)實現(xiàn)方式典型的有專禾Ij US2007/0279507A1增強(qiáng)型電荷傳輸電路，其典型電路結(jié)構(gòu)如

圖1所示。電荷傳輸MOSFET S 的柵極Ve被連接到由MOS管M1、M2和M3構(gòu)成的運(yùn)算放大器1的輸出端。運(yùn)算放大器1的輸出端運(yùn)算電荷傳輸之前，S處于關(guān)斷狀態(tài)，待傳輸電荷被存儲在C1上。圖2為該電路的工作電壓波形示意圖。t0時刻，Ckl發(fā)生負(fù)階越變化，Ckln發(fā)生正階越變化，導(dǎo)致Ni電壓VNi 突變到一個低電位而No的電壓VN。突變到一個高電位，運(yùn)算放大器1將會響應(yīng)該變化并驅(qū)動MOSFET S柵極Ve電壓為高電平，使得S開始導(dǎo)通；由于電勢差的緣故，Ni上所存儲電荷將會以電子形式向No轉(zhuǎn)移，引起VNi上升而VN。下降，運(yùn)算放大器1將同樣會響應(yīng)該變化并驅(qū)動MOSFET S柵極Ve電壓逐漸降低；tl時亥lj，當(dāng)VNi上升到電壓V,時，Vg電壓逐漸降低到截止電壓Vth時，S重新關(guān)斷，電荷傳輸過程結(jié)束，其中\(zhòng)由共源共柵運(yùn)算放大器的靜態(tài)工作點(diǎn)確定。圖1所示電路在一個時鐘周期內(nèi)所傳輸?shù)碾姾闪緼可以用C1上電荷變化量表示。Qt = C1* ( Δ Vckl-Δ VNi)= C1* ((Vckl (to) -Vckl (tl)) - (VNi (to) -VNi (tl))(1)上式中，Vckl(t0)、Vckl(tl)、VNi(t0)均為由基準(zhǔn)電壓直接控制的固定量；VNi (to)由待傳輸信號電荷量決定，而VNi (tl)在電荷傳輸結(jié)束時逼近到電壓Vp整個電荷傳輸過程中，VNi向\逼近的速度和精度直接決定了 BCT電路的電荷傳輸速度和精度。若\精確穩(wěn)定，則傳輸過程中所傳輸?shù)碾姾闪繛榇齻鬏斝盘栯姾傻木€性函數(shù)。但由于t由共源共柵運(yùn)算放大器的靜態(tài)工作點(diǎn)確定，t對于PVT波動非常敏感。假設(shè)由于PVT波動t產(chǎn)生了 Δ V 的變化，對應(yīng)VNi(tl)將會產(chǎn)生AV的電壓變化量。由(1)式，我們可以看到AV會直接在 Qt上產(chǎn)生AQ = AV^C1的誤差電荷量。圖3為BCT電路對應(yīng)的小信號模型。該模型中Cpl為Cp2寄生電容，電荷傳輸過程中由Ni流向No的電流為Idl，運(yùn)放A的增益為Αη。顯然有
權(quán)利要求
1.用于電荷耦合流水線ADC的反饋增強(qiáng)型電荷傳輸電路，其特征是包括一個電荷傳輸MOSFET和一個運(yùn)算放大器；所述運(yùn)算放大器的第一輸入信號端連接到電荷待傳輸節(jié)點(diǎn) Ni，即電荷傳輸MOSFET的源極；運(yùn)算放大器的第二輸入信號端連接到電荷傳輸目標(biāo)節(jié)點(diǎn) No,即電荷傳輸MOSFET的漏極；運(yùn)算放大器的第三輸入信號端和第四輸入信號端分別連接到第一基準(zhǔn)電壓Vri和第二基準(zhǔn)電壓V,2;運(yùn)算放大器的輸出信號端連接到電荷傳輸MOSFET 的柵極；所述運(yùn)算放大器將檢測電荷待傳輸節(jié)點(diǎn)Ni和電荷傳輸目標(biāo)節(jié)點(diǎn)No電壓差A(yù)V = Vno-Vm的變化量，并在電荷傳輸結(jié)束時將AV逼近到基準(zhǔn)電壓t = Vrt-Vri ；電荷傳輸過程中，Δν和V,的電壓差異Vd= Δ V-Vr將會被運(yùn)算放大器放大并反饋到電荷傳輸MOSFET的柵極；電荷傳輸開始后，運(yùn)算放大器將Vd進(jìn)行放大并驅(qū)動電荷傳輸MOSFET的柵極到高電位，使得電荷傳輸MOSFET開始導(dǎo)通，引起VNi上升而Vftj下降，AV逐漸降低；當(dāng)AV逼近到電荷傳輸MOSFET的截止電壓V,時，電荷傳輸MOSFET重新關(guān)斷，電荷傳輸過程結(jié)束。
2.根據(jù)權(quán)利要求1所述反饋增強(qiáng)型電荷傳輸電路，其特征在于，所述運(yùn)算放大器是一個時鐘控制的運(yùn)算放大器電路，在時鐘復(fù)位狀態(tài)下運(yùn)算放大器關(guān)閉以減少功耗；在時鐘正常工作狀態(tài)下運(yùn)算放大器正常工作。
3.根據(jù)權(quán)利要求2所述反饋增強(qiáng)型電荷傳輸電路，其特征在于，所述時鐘控制的運(yùn)算放大器電路包括11個MOS管，分別為第一 NMOS管(Ml)、第二 NMOS管(M2)、第三NMOS管 (M3)、第四 NMOS 管(M4)、第九 NMOS 管(M9)、第十 NMOS 管(MlO)、第 ^^一NMOS 管(Mil)、第五PMOS管(]\β)、第六PMOS管(Μ6)、第七PMOS管(Μ7)、第八PMOS管(Μ8)；連接關(guān)系為第一 NMOS管(Ml)的柵極連接到運(yùn)算放大器的第一輸入信號端，第一 NMOS管(Ml)漏極連接到第六PMOS管(M6)的漏極和柵極，第一 NMOS管(Ml)源極連接到第十NMOS管(MlO)的漏極；第二 NMOS管(IC)的柵極連接到運(yùn)算放大器的第二輸入信號端，第二 NMOS管(IC)漏極連接到第五PMOS管(IK)的漏極，第二 NMOS管(IC)源極連接到第十NMOS管(MlO)的漏極； 第三NMOS管(ΙΟ)的柵極連接到運(yùn)算放大器的第三輸入信號端，第三NMOS管(ΙΟ)漏極連接到第六PMOS管(M6)的漏極和柵極，第三NMOS管(M!3)源極連接到第九NMOS管(M9)的漏極；第四NMOS管(M4)的柵極連接到運(yùn)算放大器的第四輸入信號端，第四NMOS管(M4)漏極連接到第五PMOS管(M5)的漏極，第四NMOS管(M4)源極連接到第九NMOS管(M9)的漏極; 第九匪OS管(M9)的漏極連接到第三和第四NMOS管(M4)的源極，第九NMOS管(M9)柵極連接到偏置電壓，第九NMOS管(M9)源極連接到地；第十NMOS管(MlO)的漏極連接到第一和第二 NMOS管(IC)的源極，第十NMOS管(MlO)柵極連接到偏置電壓，第十NMOS管(MlO)源極連接到地；第五PMOS管(IK)的柵極連接到第六PMOS管(M6)的柵極，第五PMOS管(M5) 漏極連接到第二和第四NMOS管(M4)的漏極，第五PMOS管(IK)源極連接到第七PMOS管 (M7)的漏極；第六PMOS管(M6)的柵極和漏極連接到第五PMOS管(M5)的柵極，同時連接到第一和第三NMOS管(M3)的漏極，第六PMOS管(M6)源極連接到第八PMOS管(M8)的漏極； 第七PMOS管(M7)的漏極連接到第五PMOS管(IK)的源極，第七PMOS管(M7)柵極連接到時鐘信號，第七PMOS管(M7)源極連接到電源；第八PMOS管(M8)的漏極連接到第六PMOS 管(M6)的源極，第八PMOS管(M8)柵極連接到時鐘信號，第八PMOS管(M8)源極連接到電源；第i^一 NMOS管(Mil)的柵極連接到時鐘信號，第十一 NMOS管(Mil)源極連接到地，第十一 NMOS管(Mil)漏極連接到第五PMOS管(IK)的漏極；第五PMOS管(IK)的漏極連接到運(yùn)算放大器的輸出信號端。全文摘要
本發(fā)明屬于集成電路設(shè)計技術(shù)領(lǐng)域，具體為一種適用于普通CMOS工藝的電荷耦合流水線模數(shù)轉(zhuǎn)換器的反饋增強(qiáng)型電荷傳輸電路，該反饋增強(qiáng)型電荷傳輸電路包括一個電荷傳輸MOSFET和一個輸出端連接到電荷傳輸MOSFET柵極的差動差分運(yùn)算放大器連接構(gòu)成。其優(yōu)點(diǎn)是本發(fā)明所提供的反饋增強(qiáng)型電荷傳輸電路，能夠精確控制所傳輸?shù)碾姾闪看笮?，克服了現(xiàn)有電荷傳輸電路對于PVT波動敏感的問題，可以廣泛應(yīng)用于電荷耦合流水線模數(shù)轉(zhuǎn)換器中各級電荷耦合子級流水電路中。
文檔編號H03M1/12GK102394650SQ201110307478
公開日2012年3月28日 申請日期2011年10月11日 優(yōu)先權(quán)日2011年10月11日
發(fā)明者于宗光, 季惠才, 陳珍海, 黃嵩人 申請人:中國電子科技集團(tuán)公司第五十八研究所