專利名稱：時脈數(shù)據(jù)恢復(fù)電路的制作方法
時脈數(shù)據(jù)恢復(fù)電路技術(shù)領(lǐng)域
本發(fā)明是涉及一種時脈數(shù)據(jù)恢復(fù)電路，尤其涉及一種基于所接收到的輸入數(shù)據(jù)串流以產(chǎn)生參考時脈信號的時脈數(shù)據(jù)恢復(fù)電路。
背景技術(shù)：
圖1顯示現(xiàn)有時脈數(shù)據(jù)恢復(fù)(Clock and Data Recovery ;Q)R)電路的架構(gòu)示意圖。時脈數(shù)據(jù)恢復(fù)電路100包括粗調(diào)模組110及細(xì)調(diào)模組120。粗調(diào)模組110用以提供一粗調(diào)控制電壓至細(xì)調(diào)模組120，而細(xì)調(diào)模組120用以接收輸入數(shù)據(jù)串流IN_DATA，并輸出數(shù)據(jù)恢復(fù)時脈⑶R_CLK。
粗調(diào)模組110具有晶體振蕩器111、相位頻率檢測器112、第一低通濾波器113、第一壓控振蕩器114及除頻器115。晶體振蕩器111藉由其晶體振蕩的方式產(chǎn)生參考時脈5_。相位頻率檢測器112用以比較參考時脈Skef的相位與除頻信號C4的相位，并依據(jù)比較的結(jié)果，輸出控制信號Cl。第一低通濾波器113將控制信號Cl濾波后,輸出控制電壓C2。第一壓控振蕩器114依據(jù)控制電壓C2，振蕩產(chǎn)生振蕩信號C3。除頻器115將振蕩信號C3除頻后，輸出除頻信號C4。
細(xì)調(diào)模組120具有相位檢測器121、第二低通濾波器122及第二壓控振蕩器123。相位檢測器121用以比較輸入數(shù)據(jù)串流IN_DATA及數(shù)據(jù)恢復(fù)時脈OTR_CLK的相位及頻率，并依據(jù)比較結(jié)果，輸出控制信號C5。第二低通濾波器122將控制信號C5濾波后，輸出控制電壓C6。第一低通濾波器113所輸出的控制電壓C2會經(jīng)過電阻R及電容C處理過后，轉(zhuǎn)換成控制電壓C7。第二壓控振蕩器123依據(jù)控制電壓C6及控制電壓C7，振蕩產(chǎn)生數(shù)據(jù)恢復(fù)時脈OTR_CLK。數(shù)據(jù)恢復(fù)時脈⑶R_CLK會被傳送至相位檢測器121。
時脈數(shù)據(jù)恢復(fù)電路100會依據(jù)數(shù)據(jù)恢復(fù)時脈⑶R_CLK恢復(fù)輸入數(shù)據(jù)串流IN_DATA，而產(chǎn)生重新計(jì)時過的(retimed)數(shù)據(jù)串流。在某些特定的規(guī)格中，為確保時脈數(shù)據(jù)恢復(fù)電路100所恢復(fù)的數(shù)據(jù)的準(zhǔn)確性，重新計(jì)時過的數(shù)據(jù)串流的顫動(jitter)不能過大。因此，晶體振蕩器111所產(chǎn)生的參考時脈Skef之的頻率相較于輸入數(shù)據(jù)串流IN_DATA的頻率的誤差必須小于某個范圍內(nèi)。以通用串列匯流排(Universal Serial Bus ;USB) 3.0的規(guī)格為例，參考時脈Skef的頻率與輸入數(shù)據(jù)串流IN_DATA的頻率之的間的誤差必須小于300ppm(注:一 ppm等于百萬分之一)。雖然商用的晶體振蕩器可產(chǎn)生頻率誤差低于正負(fù)IOOppm的時脈信號，而可作為理想的時脈信號源，但這種晶體振蕩器的價格昂貴，且會占據(jù)較大的電路板空間。發(fā)明內(nèi)容
本發(fā)明提供一種時脈數(shù)據(jù)恢復(fù)電路，其可藉由所接收到的輸入數(shù)據(jù)串流，產(chǎn)生所需的參考時脈，而可不需使用到外部的晶體振蕩器。
本發(fā)明提出一種時脈數(shù)據(jù)恢復(fù)電路，其包括相位檢測器、第一積分模組、運(yùn)算單元、第二積分模組、第三積分模組、振蕩電路以及相位轉(zhuǎn)換器。相位檢測器用以比較輸入數(shù)據(jù)串流的相位及數(shù)據(jù)恢復(fù)時脈的相位，以輸出校正信號。第一積分模組耦接相位檢測器，用以將校正信號進(jìn)行積分處理，以輸出第一積分相位誤差。運(yùn)算單元耦接第一積分模組，用以基于第一積分相位誤差及校正信號進(jìn)行運(yùn)算以得到運(yùn)算值。第二積分模組耦接運(yùn)算單元，用以對運(yùn)算值進(jìn)行積分處理，以輸出相位控制信號。第三積分模組耦接第一積分模組，用以將第一積分相位誤差進(jìn)行積分處理，以輸出頻率控制信號。振蕩電路耦接第三積分模組，用以依據(jù)頻率控制信號，產(chǎn)生至少一參考時脈。相位轉(zhuǎn)換器耦接振蕩電路、第二積分模組及相位檢測器，用以依據(jù)相位控制信號及參考時脈，輸出數(shù)據(jù)恢復(fù)時脈至相位檢測器。
本發(fā)明提出一種時脈數(shù)據(jù)恢復(fù)電路，其包括相位檢測器、第一積分模組、運(yùn)算單元、第二積分模組、振蕩電路以及相位轉(zhuǎn)換器。相位檢測器用以比較輸入數(shù)據(jù)串流的相位及數(shù)據(jù)恢復(fù)時脈的相位，以輸出校正信號。第一積分模組耦接相位檢測器，用以將校正信號進(jìn)行積分處理，以輸出第一積分相位誤差。運(yùn)算單元耦接第一積分模組，用以基于第一積分相位誤差與校正信號進(jìn)行運(yùn)算以得到運(yùn)算值。第二積分模組耦接運(yùn)算單元，用以對運(yùn)算值進(jìn)行積分處理，以輸出相位控制信號。振蕩電路耦接第二積分模組，用以依據(jù)第一積分相位誤差，產(chǎn)生至少一參考時脈。相位轉(zhuǎn)換器耦接振蕩電路、第二積分模組及相位檢測器，用以依據(jù)相位控制信號及參考時脈，輸出數(shù)據(jù)恢復(fù)時脈至相位檢測器。
在本發(fā)明的一范例實(shí)施例中，上述的時脈數(shù)據(jù)恢復(fù)電路還包括增益器，耦接相位檢測器及運(yùn)算單元之間，用以將校正信號乘以預(yù)設(shè)比例，以輸出預(yù)設(shè)比例的校正信號至運(yùn)算單元。
在本發(fā)明的一范例實(shí)施例中，上述的時脈數(shù)據(jù)恢復(fù)電路還包括除頻器，耦接振蕩電路，用以對參考時脈進(jìn)行除頻，以產(chǎn)生系統(tǒng)時脈。
在本發(fā)明的一范例實(shí)施例中，上述的相位檢測器依據(jù)數(shù)據(jù)恢復(fù)時脈，取樣輸入數(shù)據(jù)串流，以輸出數(shù)據(jù)恢復(fù)串流。
在本發(fā)明的一范例實(shí)施例中，上述的輸入數(shù)據(jù)串流為序列(serial)數(shù)據(jù)串流。
在本發(fā)明的一范例實(shí)施例中，上述的振蕩電路依據(jù)頻率控制信號產(chǎn)生具有相同頻率及不同相位的多個參考時脈，而相位轉(zhuǎn)換器為相位選擇器(Phase selector)，用以依據(jù)相位控制信號，自上述多個參考時脈中選出數(shù)據(jù)恢復(fù)時脈。
在本發(fā)明的一范例實(shí)施例中，上述的振蕩電路依據(jù)頻率控制信號產(chǎn)生具有相同頻率及不同相位的多個參考時脈，而相位轉(zhuǎn)換器為相位內(nèi)插器(phase interpolator),用以依據(jù)相位控制信號，對上述多個參考時脈進(jìn)行相位內(nèi)插處理，以輸出數(shù)據(jù)恢復(fù)時脈。
基于上述，本發(fā)明的時脈數(shù)據(jù)恢復(fù)電路，其可藉由所接收到的輸入數(shù)據(jù)串流，產(chǎn)生所需的參考時脈，而可不需使用到外部的晶體振蕩器。故此，可節(jié)省時脈數(shù)據(jù)恢復(fù)電路的制造成本。此外，因不需留置額外的電路板布局空間給外部的晶體振蕩器，亦可縮小時脈數(shù)據(jù)恢復(fù)電路的尺寸。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖1顯示現(xiàn)有時脈數(shù)據(jù)恢復(fù)電路的架構(gòu)示意圖。
圖2至圖5分別顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路的架構(gòu)示意圖。
圖6A至圖6C分別為本發(fā)明一范例實(shí)施例中的第一積分模組的示意圖。
圖7A至圖7C分別為本發(fā)明一范例實(shí)施例中的第二積分模組的示意圖。
圖8A至圖SC分別為本發(fā)明一范例實(shí)施例中的第三積分模組的示意圖。
圖9顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路的振蕩電路及相位轉(zhuǎn)換器的示意圖。
圖10為圖9中多個參考時脈的時序圖。
圖11為本發(fā)明一范例實(shí)施例中的時脈數(shù)據(jù)恢復(fù)電路的除頻器的示意圖。
圖12顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路的架構(gòu)示意圖。
主要元件符號說明:
100、200、300、400、500、1200:時脈數(shù)據(jù)恢復(fù)電路
110:粗調(diào)模組
111:晶體振蕩器
112:相位頻率檢測器
113:第一低通濾波器
114:第一壓控振蕩器
115、290:除頻器
120:細(xì)調(diào)模組
121、210:相位檢測器
122:第二低通濾波器
123:第二壓控振蕩器
220、232、252、274:增益器
234、254、272:積分器
280:相位轉(zhuǎn)換器
202、302:相位鎖定模組
204、404:頻率鎖定模組
230:第一積分模組
240:運(yùn)算單元
250:第三積分模組
260:振蕩電路
270:第二積分模組
C:電容
Cl:控制信號
C2、C6、C7:控制電壓
C3:振蕩信號
C4:除頻信號
C5:控制信號
OTR_CLK:數(shù)據(jù)恢復(fù)時脈
OTR_DATA:數(shù)據(jù)恢復(fù)串流
IN_DATA:輸入數(shù)據(jù)串流
Kp:預(yù)設(shè)比例
Kl:第一增益
K2:第二增益
K3:第三增益
R:電阻
Skef、Ckef、Ceef (O) C腳(N):參考時脈
SYS_CLK:系統(tǒng)時脈
S1:校正信號
S2、SA:相位誤差
S3:第一積分相位誤差
S4:運(yùn)算值
S5:相位控制信號
S6:頻率控制信號
SB、Sf、Sd:積分信號
Sc:增益運(yùn)算值
Se:第二積分相位誤差
θρθρθΝ:相位差具體實(shí)施方式
請參考圖2,圖2顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路的架構(gòu)示意圖。時脈數(shù)據(jù)恢復(fù)電路200具有相位鎖定模組202及頻率鎖定模組204。相位鎖定模組202用以對輸入數(shù)據(jù)串流IN_DATA進(jìn)行相位鎖定，以使得數(shù)據(jù)串流IN_DATA與數(shù)據(jù)恢復(fù)時脈CDR_CLK有相同的相位。此外,相位鎖定模組202還可依據(jù)數(shù)據(jù)恢復(fù)時脈CDR_CLK，對輸入數(shù)據(jù)串流IN_DATA取樣，以產(chǎn)生數(shù)據(jù)恢復(fù)串流CDR_DATA。在本發(fā)明一范例實(shí)施例中，時脈數(shù)據(jù)恢復(fù)電路200可應(yīng)用在有線連結(jié)通信系統(tǒng)(wire-linked communication system)中，而輸入數(shù)據(jù)串流IN_DATA可為序列(serial)數(shù)據(jù)串流，時脈數(shù)據(jù)恢復(fù)電路200可藉由單一通道接收輸入數(shù)據(jù)串流IN_DATA。但本發(fā)明不以此為限，在另一范例實(shí)施例中，時脈數(shù)據(jù)恢復(fù)電路200亦可應(yīng)用在一無線通信系統(tǒng)，而輸入數(shù)據(jù)串流IN_DATA亦可為并列數(shù)據(jù)串流。
頻率鎖定模組204用以基于輸入數(shù)據(jù)串流IN_DATA與數(shù)據(jù)恢復(fù)時脈⑶R_CLK之間的相位差，產(chǎn)生并輸出至少一參考時脈Ckef至相位鎖定模組202。更進(jìn)一步地說，頻率鎖定模組204會漸進(jìn)地調(diào)整參考時脈Ckef的頻率，以使參考時脈Ckef的頻率逐漸逼近于輸入數(shù)據(jù)串流IN_DATA的頻率。藉此，可降低參考時脈Ckef的顫動(jitter)，而參考時脈Ckef的頻率相較于輸入數(shù)據(jù)串流IN_DATA的頻率的誤差會小于一預(yù)定值。在本范例實(shí)施例中，在輸入數(shù)據(jù)串流IN_DATA的頻率為5GHz的情況下，參考時脈Ckef的頻率與輸入數(shù)據(jù)串流IN_DATA的頻率之間的誤差可小于lOOppm，而符合USB 3.0規(guī)格中兩者的誤差須小于300ppm的規(guī)范。由此可知，依據(jù)圖2的架構(gòu)示意圖，時脈數(shù)據(jù)恢復(fù)電路200可在不需要外部的晶體振蕩器的狀況下，亦可產(chǎn)生所需的參考時脈CKEF。此外，頻率鎖定模組204可提供第一積分相位誤差S3至相位鎖定模組202。
在本發(fā)明一范例實(shí)施例中，相位鎖定模組202具有相位檢測器210，用以比較輸入數(shù)據(jù)串流IN_DATA的相位及數(shù)據(jù)恢復(fù)時脈CDR_CLK的相位，以輸出校正信號SI。頻率鎖定模組204對校正信號SI進(jìn)行一次積分處理及兩次積分處理以輸出第一積分相位誤差S3及頻率控制信號S6。相位鎖定模組202依據(jù)校正信號SI及第一積分相位誤差S3，產(chǎn)生相位控制信號S5。頻率鎖定模組204的振蕩電路260依據(jù)頻率控制信號S6，產(chǎn)生至少一參考時脈Ckef。相位鎖定模組202的相位轉(zhuǎn)換器280依據(jù)相位控制信號S5及參考時脈CKEF，輸出數(shù)據(jù)恢復(fù)時脈⑶R_CLK至相位檢測器210。
上述的振蕩電路260可以是壓控振蕩器(Voltage controlled Oscillator ；VC0)、數(shù)字控制振蕩器(Digital controlled Oscillator ;DC0)、電阻-電容式振蕩器(RCOscillator)…等振蕩器，但本發(fā)明并不以此為限。
相位檢測器210所輸出的校正信號SI用以反映輸入數(shù)據(jù)串流IN_DATA與數(shù)據(jù)恢復(fù)時脈CDR_CLK之間的相位差。舉例來說，當(dāng)輸入數(shù)據(jù)串流IN_DATA的相位領(lǐng)先數(shù)據(jù)恢復(fù)時脈CDR_CLK的相位時，校正信號SI為正電壓；當(dāng)輸入數(shù)據(jù)串流IN_DATA的相位落后數(shù)據(jù)恢復(fù)時脈CDR_CLK的相位時，校正信號SI為負(fù)電壓；當(dāng)輸入數(shù)據(jù)串流IN_DATA的相位等于數(shù)據(jù)恢復(fù)時脈CDR_CLK的相位時，校正信號SI的電壓值為零伏特。
頻率鎖定模組204另具有第一積分模組230。第一積分模組230耦接相位檢測器210，用以對校正信號SI進(jìn)行增益及積分處理，以輸出第一積分相位誤差S3。
相位鎖定模組202另具有運(yùn)算單元240及第二積分模組270。運(yùn)算單元240耦接相位檢測器210及第一積分模組230，用以基于第一積分相位誤差S3及校正信號SI進(jìn)行運(yùn)算以得到運(yùn)算值S4。在本發(fā)明的一范例實(shí)施例中，運(yùn)算單元240為一個加法器，用以計(jì)算校正信號SI與第一積分相位誤差S3的總和。換言之，S4 = S1+S3。再者，在本發(fā)明的一范例實(shí)施例中，運(yùn)算單元240為一個減法器，用以計(jì)算校正信號SI與第一積分相位誤差S3之間的差異量。換言之，S4 = S1-S3或S4 = S3-S1。另外，在本發(fā)明的一范例實(shí)施例中，運(yùn)算單元240為一個計(jì)算器，用以依據(jù)校正信號SI及第一積分相位誤差S3，產(chǎn)生運(yùn)算值S4。
第二積分模組270耦接運(yùn)算單元240，用以對運(yùn)算值S4進(jìn)行積分處理，以輸出相位控制信號S5。
在本發(fā)明的一范例實(shí)施例中，頻率鎖定模組204另具有第三積分模組250，耦接第一積分模組230，用以將第一積分相位誤差S3進(jìn)行積分處理，以輸出頻率控制信號S6。在本發(fā)明的一范例實(shí)施例中，第三積分模組250還可對第一積分相位誤差S3進(jìn)行增益處理。
相位鎖定模組202的相位轉(zhuǎn)換器280耦接振蕩電路260、第二積分模組270及相位檢測器210，用以依據(jù)相位控制信號S5及參考時脈CKEF，輸出數(shù)據(jù)恢復(fù)時脈CDR_CLK至相位檢測器210。
在本發(fā)明的一范例實(shí)施例中，時脈數(shù)據(jù)恢復(fù)電路還包括增益器，耦接相位檢測器210及運(yùn)算單元240之間。請參考圖3，圖3顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路300的架構(gòu)示意圖。時脈數(shù)據(jù)恢復(fù)電路300具有相位鎖定模組302及頻率鎖定模組204。相位鎖定模組302與相位鎖定模組202的功用相同，亦用以對輸入數(shù)據(jù)串流IN_DATA進(jìn)行相位鎖定，以使得數(shù)據(jù)串流IN_DATA與數(shù)據(jù)恢復(fù)時脈CDR_CLK有相同的相位。相位鎖定模組302與相位鎖定模組202之間的不同點(diǎn)在于相位鎖定模組302另包括增益器220，耦接相位檢測器210及運(yùn)算單元240之間。增益器220用以將校正信號SI乘以預(yù)設(shè)比例Kp，以輸出相位誤差S2至運(yùn)算單元240。換言之，相位誤差S2等于校正信號SI乘以預(yù)設(shè)比例Κρ，而增益器220輸出預(yù)設(shè)比例Kp的校正信號SI至運(yùn)算單元240。預(yù)設(shè)比例Kp可為100%、150%、80%或是其他數(shù)值。在此一范例實(shí)施例中，運(yùn)算單元240為一個加法器，用以計(jì)算相位誤差S2與第一積分相位誤差S3的總和。換言之，S4 = S2+S3。再者，在本發(fā)明的一范例實(shí)施例中，運(yùn)算單元240為一個減法器，用以計(jì)算相位誤差S2與第一積分相位誤差S3之間的差異量。換言之，S4 = S2-S3或S4 = S3-S2。另外，在本發(fā)明的一范例實(shí)施例中，運(yùn)算單元240為一個計(jì)算器，用以依據(jù)相位誤差S2及第一積分相位誤差S3，產(chǎn)生運(yùn)算值S4。
在本發(fā)明的一范例實(shí)施例中，第一積分相位誤差S3可作為頻率控制信號，以使振蕩電路260依據(jù)第一積分相位誤差S3，產(chǎn)生至少參考時脈CKEF。請參考圖4，圖4顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路400的架構(gòu)示意圖。時脈數(shù)據(jù)恢復(fù)電路400具有相位鎖定模組202及頻率鎖定模組404。頻率鎖定模組404的功用與頻率鎖定模組204相同，其亦基于輸入數(shù)據(jù)串流IN_DATA與數(shù)據(jù)恢復(fù)時脈CDR_CLK之間的相位差，產(chǎn)生并輸出至少一參考時脈Ckef至相位鎖定模組202。頻率鎖定模組404與頻率鎖定模組204之間的不同點(diǎn)在于頻率鎖定模組404不具有頻率鎖定模組204的第三積分模組250。時脈數(shù)據(jù)恢復(fù)電路400中的第一積分相位誤差S3作為頻率控制信號，以使振蕩電路260依據(jù)第一積分相位誤差S3，產(chǎn)生至少參考時脈CKEF。
在本發(fā)明的一范例實(shí)施例中，時脈數(shù)據(jù)恢復(fù)電路具有相位鎖定模組302及頻率鎖定模組204。請參考圖5,圖5顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路500的架構(gòu)示意圖。時脈數(shù)據(jù)恢復(fù)電路500具有相位鎖定模組302及頻率鎖定模組204。因此，在本范例實(shí)施例中，時脈數(shù)據(jù)恢復(fù)電路500同時具有增益器220及第三積分模組250。
請參考圖6A,在本發(fā)明一范例實(shí)施例中，第一積分模組230具有一積分器234,用以對校正信號SI進(jìn)行積分處理，以輸出第一積分相位誤差S3。
在本發(fā)明一范例實(shí)施例中，第一積分模組230可包括增益器及積分器。請參考圖6B,圖6B為本發(fā)明一范例實(shí)施例中的第一積分模組230的不意圖。第一積分模組230包括增益器232及積分器234。增益器232耦接相位檢測器210，用以將校正信號SI乘以第一增益K1，以輸出相位誤差Sao積分器234耦接增益器232，用以對相位誤差Sa進(jìn)行積分處理，以輸出第一積分相位誤差S3。
在本發(fā)明一范例實(shí)施例中，增益器232及積分器234的位置可互換。請參考圖6C，圖6C為本發(fā)明一范例實(shí)施例中的第一積分模組230的示意圖。積分器234耦接相位檢測器210，用以對校正信號SI進(jìn)行積分處理，以輸出積分信號SB。增益器232耦接積分器234，用以將積分信號Sb乘以第一增益Kl,以輸出第一積分相位誤差S3。
請參考圖7A，在本發(fā)明一范例實(shí)施例中，第二積分模組270具有一積分器272，用以對運(yùn)算值S4進(jìn)行積分處理，以輸出相位控制信號S5。
請參考圖7B，在本發(fā)明一范例實(shí)施例中，第二積分模組270具有增益器274及積分器272。增益器274耦接運(yùn)算單元240，用以將運(yùn)算值S4乘以第二增益K2，以輸出增益運(yùn)算值Sc。積分器272耦接增益器274，用以對增益運(yùn)算值Sc進(jìn)行積分處理，以輸出相位控制信號S5。
在本發(fā)明一范例實(shí)施例中，增益器274及積分器272的位置可互換。請參考圖7C，圖7C為本發(fā)明一范例實(shí)施例中的第二積分模組270的示意圖。積分器272耦接運(yùn)算單元240，用以對運(yùn)算值S4進(jìn)行積分處理，以輸出積分信號SD。增益器274耦接積分器272，用以將積分信號Sd乘以第二增益K2，以輸出相位控制信號S5。
請參考圖8A，在本發(fā)明一范例實(shí)施例中，第三積分模組250具有一積分器254，用以對第一積分相位誤差S3進(jìn)行積分處理，以輸出頻率控制信號S6。
在本發(fā)明一范例實(shí)施例中，第三積分模組250可包括增益器及積分器。請參考圖SB,圖SB為本發(fā)明一范例實(shí)施例中的第三積分模組250的示意圖。第三積分模組250可包括增益器252及積分器254。增益器252耦接第一積分模組230，用以將第一積分相位誤差S3乘以第三增益K3，以輸出第二積分相位誤差SE。積分器254耦接增益器252用以對第二積分相位誤差Se進(jìn)行積分處理，以輸出頻率控制信號S6。
在本發(fā)明一范例實(shí)施例中，增益器252及積分器254的位置可互換。請參考圖SC，圖8C為本發(fā)明一范例實(shí)施例中的第三積分模組250的示意圖。積分器254耦接第一積分模組230，用以對第一積分相位誤差S3進(jìn)行積分處理，以輸出積分信號SF。增益器252耦接積分器254，用以將積分信號Sf乘以第三增益K3，以輸出頻率控制信號S6。
在本發(fā)明的一范例實(shí)施例中，振蕩電路260產(chǎn)生單一個參考時脈Ckef,而相位轉(zhuǎn)換器280依據(jù)相位控制信號S5調(diào)整參考時脈Ckef的頻率，以產(chǎn)生輸出數(shù)據(jù)恢復(fù)時脈CDR_CLK。
此外，在本發(fā)明一范例實(shí)施例中，振蕩電路260可產(chǎn)生多個參考時脈。請參考圖9和圖10。圖9顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路的振蕩電路及相位轉(zhuǎn)換器的示意圖。圖10為圖9中多個參考時脈的時序圖。振蕩電路260依據(jù)頻率控制信號S6產(chǎn)生多個參考時脈Ckef(O) Ckef (N)。參考時脈Ckef(O) Ckef (N)具有相同頻率，但彼此的相位并不相同。如圖10所示，參考時脈Ckef(O)與Ckef⑴之間的相位差為Θ i，參考時脈Ckef(O)與Ckef(2)之間的相位差為θ2，參考時脈Ckef(O)與Ckef(N)之間的相位差為ΘΝ。
在本發(fā)明一范例實(shí)施例中，相位轉(zhuǎn)換器280為一相位選擇器(phase selector),用以依據(jù)相位控制信號S5，自參考時脈Ckef(O) Ckef(N)中選出一參考時脈作為數(shù)據(jù)恢復(fù)時脈 CDR_CLK。
在本發(fā)明一范例實(shí)施例中，相位轉(zhuǎn)換器280為一相位內(nèi)插器(phaseinterpolator),用以依據(jù)相位控制信號S5,對參考時脈Ckef(O) Ckef(N)進(jìn)行相位內(nèi)插處理，以輸出數(shù)據(jù)恢復(fù)時脈⑶R_CLK。當(dāng)相位轉(zhuǎn)換器280對參考時脈Ckef(O) Ckef(N)進(jìn)行相位內(nèi)插處理時，其可先選出參考時脈Ckef(O) Ckef(N)中任兩個參考時脈，再依據(jù)所選出的兩個參考時脈，產(chǎn)生數(shù)據(jù)恢復(fù)時脈CDR_CLK，而所產(chǎn)生的數(shù)據(jù)恢復(fù)時脈CDR_CLK其相位會介于所選出的兩個參考時脈的相位之間。
請參考圖11，在本發(fā)明一范例實(shí)施例中，時脈數(shù)據(jù)恢復(fù)電路還具有除頻器290，用以對參考時脈Ckef進(jìn)行除頻，而產(chǎn)生頻率小于參考時脈Ckef的頻率的系統(tǒng)時脈SYS_CLK，而系統(tǒng)時脈SYS_CLK可用于時脈數(shù)據(jù)恢復(fù)電路200所在電子裝置中的其他電子元件，以使該些電子元件依據(jù)系統(tǒng)時脈SYS_CLK進(jìn)行操作。必須了解的，在上述振蕩電路260產(chǎn)生多個參考時脈的實(shí)施例中，除頻器290可擇一地對參考時脈Ckef(O) Ckef (N)進(jìn)行除頻，以產(chǎn)生系統(tǒng)時脈SYS_CLK。
請參考圖12,圖12顯示本發(fā)明一范例實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路1200的架構(gòu)示意圖。時脈數(shù)據(jù)恢復(fù)電路1200具有相位鎖定模組302及頻率鎖定模組204。在此一范例實(shí)施例中，頻率鎖定模組204的第一積分模組230是以圖6A的方式實(shí)施，而頻率鎖定模組204的第三積分模組250是以圖8A的方式實(shí)施。在本范例實(shí)施例中，可藉由調(diào)整預(yù)設(shè)比例Kp來限定相位鎖定模組202的頻寬。一般而言，相位鎖定模組202的頻寬介于1.5MHz和5.0MHz之間。舉例來說，倘若時脈數(shù)據(jù)恢復(fù)電路200符合USB 3.0的規(guī)格，則可藉由調(diào)整預(yù)設(shè)比例Kp來限定相位鎖定模組202的頻寬為5MHz。如此一來，藉由相位鎖定模組202即可濾除輸入數(shù)據(jù)串流IN_DATA中的高頻雜訊，并利于追蹤數(shù)據(jù)恢復(fù)時脈OTR_CLK的中低頻(middle-to-low frequency)部分的相位變化。此外,在本發(fā)明一范例實(shí)施例中，增益器220為可程式化增益器，可藉由傳送控制信號至增益器220的方式調(diào)整預(yù)設(shè)比例Kp。
此外,第一增益Kl及第三增益K3亦可被調(diào)整。其中，第三增益K3的大小可用以決定參考時脈Ckef的頻率被調(diào)整時的速率。詳言之，在本發(fā)明的范例實(shí)施例中，當(dāng)?shù)谌鲆鍷3越大時，參考時脈Ckef的頻率變化會越快。反之，當(dāng)?shù)谌鲆鍷3越小時，參考時脈Ckef的頻率變化會越慢。此外，頻率鎖定模組204的頻寬可設(shè)定為比相位鎖定模組202還小的頻寬，以濾除輸入數(shù)據(jù)串流IN_DATA中高頻的顫動雜訊(jitter noise)，并避免干擾相位鎖定模組202所進(jìn)行的相位鎖定動作。在本發(fā)明一范例實(shí)施例中，頻率鎖定模組204的頻寬設(shè)定在IKHz至IOOKMz之間，而相位鎖定模組202的頻寬設(shè)定在1.5MHz至5.0MHz之間。
相位檢測器210除了比較輸入數(shù)據(jù)串流IN_DATA的相位及數(shù)據(jù)恢復(fù)時脈⑶R_CLK的相位之外,還可依據(jù)數(shù)據(jù)恢復(fù)時脈OTR_CLK取樣輸入數(shù)據(jù)串流IN_DATA，以產(chǎn)生數(shù)據(jù)恢復(fù)串流CDR_DATA。其中，數(shù)據(jù)恢復(fù)串流CDR_DATA包含有所要接收的數(shù)據(jù)。在本發(fā)明一范例實(shí)施例中，時脈數(shù)據(jù)恢復(fù)電路200的后端電路可藉由數(shù)據(jù)恢復(fù)時脈CDR_CLK讀取數(shù)據(jù)恢復(fù)串流CDR_DATA的數(shù)據(jù)。
綜上所述，本發(fā)明的時脈數(shù)據(jù)恢復(fù)電路，其可藉由所接收到的輸入數(shù)據(jù)串流，產(chǎn)生所需的參考時脈，而可不需使用到外部的晶體振蕩器。故此，可節(jié)省時脈數(shù)據(jù)恢復(fù)電路的制造成本。此外，因不需留置額外的布局空間給外部的晶體振蕩器，故可縮小時脈數(shù)據(jù)恢復(fù)電路的尺寸。
雖然本發(fā)明已以實(shí)施例揭示如上，但其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作適當(dāng)?shù)母膭雍屯忍鎿Q，故本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本申請權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種時脈數(shù)據(jù)恢復(fù)電路，其特征在于，包括: 一相位檢測器，用以比較一輸入數(shù)據(jù)串流的相位及一數(shù)據(jù)恢復(fù)時脈的相位，以輸出一校正信號； 一第一積分模組，I禹接該相位檢測器，用以將該校正信號進(jìn)行積分處理，以輸出一第一積分相位誤差； 一運(yùn)算單元，耦接該第一積分模組，用以基于該第一積分相位誤差及該校正信號進(jìn)行運(yùn)算以得到一運(yùn)算值； 一第二積分模組，耦接該運(yùn)算單元，用以對該運(yùn)算值進(jìn)行積分處理，以輸出一相位控制信號； 一第三積分模組，耦接該第一積分模組，用以將該第一積分相位誤差進(jìn)行積分處理，以輸出一頻率控制信號； 一振蕩電路，耦接該第三積分模組，用以依據(jù)該頻率控制信號，產(chǎn)生至少一參考時脈；以及 一相位轉(zhuǎn)換器，耦接該振蕩電路、該第二積分模組及該相位檢測器，用以依據(jù)該相位控制信號及該參考時脈，輸出該數(shù)據(jù)恢復(fù)時脈至該相位檢測器。
2.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，還包括一增益器，耦接該相位檢測器及該運(yùn)算單元之間，用以將該校正信號乘以一預(yù)設(shè)比例，以輸出該預(yù)設(shè)比例的該校正信號至該運(yùn)算單元。
3.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中該第一積分模組、該第二積分模組及該第三積分模組中的至少一積分模組包括一增益器及一積分器，分別用以對該至少一積分模組的輸入進(jìn)行增益及積分處理。
4.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中該第一積分模組、該第二積分模組及該第三積分模組中 的至少一積分模組包括一積分器，用以對該至少一積分模組的輸入進(jìn)行積分處理。
5.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，還包括一除頻器，耦接該振蕩電路，用以對該參考時脈進(jìn)行除頻，以產(chǎn)生一系統(tǒng)時脈。
6.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中該相位檢測器依據(jù)該數(shù)據(jù)恢復(fù)時脈，取樣該輸入數(shù)據(jù)串流，以輸出一數(shù)據(jù)恢復(fù)串流。
7.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中該輸入數(shù)據(jù)串流為序列數(shù)據(jù)串流。
8.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中該振蕩電路依據(jù)該頻率控制信號產(chǎn)生具有相同頻率及不同相位的多個參考時脈，而該相位轉(zhuǎn)換器為一相位選擇器，用以依據(jù)該相位控制信號，自該些參考時脈中選出該數(shù)據(jù)恢復(fù)時脈。
9.根據(jù)權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中該振蕩電路依據(jù)該頻率控制信號產(chǎn)生具有相同頻率及不同相位的多個參考時脈，而該相位轉(zhuǎn)換器為一相位內(nèi)插器，用以依據(jù)該相位控制信號，對該些參考時脈進(jìn)行相位內(nèi)插處理，以輸出該數(shù)據(jù)恢復(fù)時脈。
10.一種時脈數(shù)據(jù)恢復(fù)電路，其特征在于，包括: 一相位檢測器，用以比較一輸入數(shù)據(jù)串流的相位及一數(shù)據(jù)恢復(fù)時脈的相位，以輸出一校正信號； 一第一積分模組，1禹接該相位檢測器，用以將該校正信號進(jìn)行積分處理，以輸出一第一積分相位誤差； 一運(yùn)算單元，耦接該第一積分模組，用以基于該第一積分相位誤差及該校正信號進(jìn)行運(yùn)算以得到一運(yùn)算值； 一第二積分模組，耦接該運(yùn)算單元，用以對該運(yùn)算值進(jìn)行積分處理，以輸出一相位控制信號; 一振蕩電路，耦接該第二積分模組，用以依據(jù)該第一積分相位誤差，產(chǎn)生至少一參考時脈；以及 一相位轉(zhuǎn)換器，耦接該振蕩電路、該第二積分模組及該相位檢測器，用以依據(jù)該相位控制信號及該參考時脈，輸出該數(shù)據(jù)恢復(fù)時脈至該相位檢測器。
11.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，還包括一增益器，耦接該相位檢測器及該運(yùn)算單元之間，用以將該校正信號乘以一預(yù)設(shè)比例，以輸出該預(yù)設(shè)比例的該校正信號至該運(yùn)算單元。
12.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中該第一積分模組及該第二積分模組中的至少一積分模組包括 一增益器及一積分器，分別用以對該至少一積分模組的輸入進(jìn)行增益及積分處理。
13.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中該第一積分模組及該第二積分模組中的至少一積分模組包括一積分器，用以對該至少一積分模組的輸入進(jìn)行積分處理。
14.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，還包括一除頻器，耦接該振蕩電路，用以對該參考時脈進(jìn)行除頻，以產(chǎn)生一系統(tǒng)時脈。
15.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中該相位檢測器依據(jù)該數(shù)據(jù)恢復(fù)時脈，取樣該輸入數(shù)據(jù)串流，以輸出一數(shù)據(jù)恢復(fù)串流。
16.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中該輸入數(shù)據(jù)串流為序列數(shù)據(jù)串流。
17.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中該振蕩電路依據(jù)該第一積分相位誤差產(chǎn)生具有相同頻率及不同相位的多個參考時脈，而該相位轉(zhuǎn)換器為一相位選擇器，用以依據(jù)該相位控制信號，自該些參考時脈中選出該數(shù)據(jù)恢復(fù)時脈。
18.根據(jù)權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中該振蕩電路依據(jù)該第一積分相位誤差產(chǎn)生具有相同頻率及不同相位的多個參考時脈，而該相位轉(zhuǎn)換器為一相位內(nèi)插器，用以依據(jù)該相位控制信號，對該些參考時脈進(jìn)行相位內(nèi)插處理，以輸出該數(shù)據(jù)恢復(fù)時脈。
全文摘要
本發(fā)明涉及一種時脈數(shù)據(jù)恢復(fù)電路，其具有相位鎖定模組及頻率鎖定模組。相位鎖定模組的相位檢測器比較輸入數(shù)據(jù)串流的相位及數(shù)據(jù)恢復(fù)時脈的相位，以輸出校正信號。頻率鎖定模組對校正信號進(jìn)行一次積分處理及兩次積分處理以輸出第一積分相位誤差及頻率控制信號。相位鎖定模組依據(jù)第一積分相位誤差及校正信號，產(chǎn)生相位控制信號。頻率鎖定模組的振蕩電路依據(jù)頻率控制信號，產(chǎn)生至少一參考時脈。相位鎖定模組的相位轉(zhuǎn)換器依據(jù)相位控制信號及參考時脈，輸出數(shù)據(jù)恢復(fù)時脈至相位檢測器。
文檔編號H03K5/13GK103107796SQ201110352019
公開日2013年5月15日 申請日期2011年11月9日 優(yōu)先權(quán)日2011年11月9日
發(fā)明者陳安忠 申請人:群聯(lián)電子股份有限公司