專利名稱：一種流水線adc多比特子dac電容失配校準(zhǔn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種流水線ADC多比特子DAC電容失配校準(zhǔn)方法，主要用于對(duì)采用每級(jí)多比特流水級(jí)結(jié)構(gòu)的高精度流水線ADC中電容失配引入的非線性誤差進(jìn)行校準(zhǔn)，屬于混合信號(hào)集成電路技術(shù)領(lǐng)域。
背景技術(shù)：
現(xiàn)代通信系統(tǒng)需要高速高精度的A/D轉(zhuǎn)換器(以下簡稱ADC)。ADC的高精度可以防止失真和丟失弱信號(hào)的現(xiàn)象，而高速ADC的應(yīng)用則可以減少系統(tǒng)的變頻次數(shù)。在各種結(jié)構(gòu)的ADC中，流水線型ADC以其在精度、速度、功耗三者之間的優(yōu)異折衷特性成為了高性能 ADC的熱門研究結(jié)構(gòu)。流水線ADC的轉(zhuǎn)換精度受到電路中各類誤差的限制。系統(tǒng)中主要的誤差源包括 噪聲、時(shí)鐘抖動(dòng)、電容失配、運(yùn)放有限增益、運(yùn)放建立誤差、比較器失調(diào)電壓、開關(guān)非線性、電荷注入及時(shí)鐘潰通。其中，電容失配是由于光刻工藝的有限分辨率引起的，并且，隨著工藝特征尺寸的逐年縮小，電容失配誤差越來越成為限制流水線ADC轉(zhuǎn)換精度的最主要因素。 若不采用校準(zhǔn)技術(shù)，轉(zhuǎn)換器的精度將被限制在IObit以內(nèi)。尤其是在采用多比特結(jié)構(gòu)的流水級(jí)中，多比特子DAC的電容失配將在流水級(jí)的輸出中引入非線性誤差，嚴(yán)重制約轉(zhuǎn)換器精度的提高。而高精度流水線ADC的設(shè)計(jì)屬于噪聲限制設(shè)計(jì)(Noise-limited Design)，往往更傾向于采用多比特流水級(jí)結(jié)構(gòu)。因此，針對(duì)多比特子DAC的電容失配校準(zhǔn)在高精度流水線ADC的設(shè)計(jì)中是必需的精度保證技術(shù)。如

圖1所示為流水線ADC的系統(tǒng)框圖。流水線ADC由采樣保持電路和多個(gè)低精度的流水級(jí)組成。在每一個(gè)流水級(jí)中，子ADC對(duì)輸入信號(hào)進(jìn)行量化，得到數(shù)字輸出碼n，同時(shí)子 DAC將子ADC的量化結(jié)果轉(zhuǎn)化為模擬量，之后將此模擬量從輸入中減掉，放大后作為殘差信號(hào)從流水級(jí)輸出給下一級(jí)進(jìn)行處理。這里，子DAC功能、減法功能、放大功能由一個(gè)開關(guān)電容電路實(shí)現(xiàn)，稱為 MDAC(Multiplying Digital-to-Analog Converter)電路。如圖2所示為N比特流水級(jí)中MDAC電路結(jié)構(gòu)示意圖，其中電容C1 ~ C2^是子DAC
電容，其電容值分別為Ci = C+Δ Ci, i = 1，2，...，2N+1，其中ACi是失配誤差。Cf為反饋電容，且CF = 4C;Cb= (2n-4)C0可以得到MDAC輸出誤差如公式(1)，其中η為本級(jí)的量化輸
出值，為參考電壓值。
權(quán)利要求
1.一種流水線ADC多比特子DAC電容失配校準(zhǔn)方法，所述流水線ADC包含多個(gè)流水級(jí)， 每個(gè)流水級(jí)均包含子ADC、子DAC、放大器和減法器，模擬輸入信號(hào)Vin輸入到子ADC中進(jìn)行量化產(chǎn)生數(shù)字輸出，同時(shí)將該數(shù)字輸出送入子DAC中進(jìn)行數(shù)模轉(zhuǎn)換，輸出模擬量，將模擬輸入信號(hào)Vin和所述輸出模擬量在減法器中進(jìn)行減法運(yùn)算，再經(jīng)過放大器放大后得到輸出電壓V。ut，即為MDAC的輸出；在所述流水級(jí)中，子DAC、減法器和放大器共同組成了 MDAC ；所述流水線ADC多比特子DAC電容失配校準(zhǔn)方法其特征在于步驟如下(1)初始化待校準(zhǔn)流水級(jí)的模擬輸入信號(hào)Vintl,使得子ADC中的電壓比較器的輸出均為0 ；(2)測量該流水級(jí)中的MDAC的輸出電壓值得到V。ut』；(3)將子ADC中的第i位的電壓比較器的輸出置為1，其他所有電壓比較器的輸出置0， 之后再次測量MDAC的輸出電壓值得到V。ut」；(4)通過公式Δ + Δ 一 =‘c^-" “v<-"j)計(jì)算得到配對(duì)電容失配誤差值‘Kef - 1AC1 + ACin+i,i = 1,2,.. .，2N，N為待校準(zhǔn)流水級(jí)的分辨率；Vref為子DAC進(jìn)行數(shù)模轉(zhuǎn)換時(shí)的基準(zhǔn)電壓；其中，C為所述待校準(zhǔn)流水級(jí)中子DAC的電容標(biāo)準(zhǔn)值；(5)根據(jù)步驟(4)中得到的配對(duì)電容失配誤差值計(jì)算待校準(zhǔn)流水級(jí)中的MDAC的輸出電壓誤差相對(duì)值；(6)將補(bǔ)償電路連接到步驟(5)中所述待校準(zhǔn)流水級(jí)的下一級(jí)流水級(jí)中，并計(jì)算補(bǔ)償電路的補(bǔ)償電壓Vi;所述補(bǔ)償電路包括個(gè)單元，每個(gè)單元包括2個(gè)控制邏輯模塊和3個(gè)容值相同的電容；控制邏輯模塊有五個(gè)輸入端和一個(gè)輸出端，其中第一個(gè)輸入端連接待校準(zhǔn)流水級(jí)中的子ADC的電壓比較器輸出，第二個(gè)輸入端連接數(shù)字控制信號(hào)，第三個(gè)連接時(shí)鐘信號(hào)，其余兩個(gè)輸入端分別連接地電位和補(bǔ)償電壓Vi,控制邏輯模塊的輸出端均串聯(lián)一個(gè)電容之后連接在一起，再通過一個(gè)電容輸出作為該單元的輸出，且該單元的輸出連接到當(dāng)前流水級(jí)中放大器的輸入端，第一個(gè)單元到第2N_2個(gè)單元的輸出均連接到當(dāng)前流水級(jí)中放大器的正輸入端，第2n_2+1個(gè)單元到第個(gè)單元的輸出均連接到當(dāng)前流水級(jí)中放大器的負(fù)輸入端；控制邏輯模塊在第一個(gè)輸入端和第二個(gè)輸入端接收到的電壓比較器輸出和數(shù)字控制信號(hào)的控制下，在時(shí)鐘信號(hào)為高電平或低電平時(shí)均選通連接地電位的輸入端或者連接補(bǔ)償電壓Vi的輸入端作為控制邏輯模塊的輸出；通過公式。=(-1)" Ht權(quán)十算補(bǔ)償電壓Vi，η = 1，2，. . .，2N，C。為補(bǔ)償電路中電 yo C (=1容的容值，ε d為步驟(5)中得到的待校準(zhǔn)流水級(jí)中的MDAC的輸出電壓誤差相對(duì)值，Xi為所述控制邏輯模塊的第二個(gè)輸入端連接的數(shù)字控制信號(hào)；(7)根據(jù)得到的補(bǔ)償電壓Vi對(duì)待校準(zhǔn)流水級(jí)的子DAC電容失配誤差進(jìn)行補(bǔ)償。
2.根據(jù)權(quán)利要求1所述的一種流水線ADC多比特子DAC電容失配校準(zhǔn)方法，其特征在于所述步驟(5)中計(jì)算待校準(zhǔn)流水級(jí)中的MDAC的輸出電壓誤差相對(duì)值通過如下方式進(jìn)行根據(jù)公式 (、/-l)-Z(AC,+AC2,+i),n= 1,2,...，2N計(jì)算待校準(zhǔn)流水級(jí)丄 I/=1中的MDAC的輸出電壓誤差相對(duì)值ε d ；其中，C為所述待校準(zhǔn)流水級(jí)中子DAC的電容標(biāo)準(zhǔn)值，ι 1. f 2 f · · · ο
3.根據(jù)權(quán)利要求1所述的一種流水線ADC多比特子DAC電容失配校準(zhǔn)方法，其特征在于所述補(bǔ)償電路中控制邏輯模塊通過如下方式實(shí)現(xiàn)包括D觸發(fā)器、與非門、同或門和二選一多路復(fù)用器；所述補(bǔ)償電路中控制邏輯模塊的第一個(gè)輸入端連接到D觸發(fā)器的數(shù)據(jù)輸入端，時(shí)鐘信號(hào)同時(shí)連接到D觸發(fā)器的時(shí)鐘端和與非門的一個(gè)輸入端，與非門的另一個(gè)輸入端與D觸發(fā)器的輸出端連接在一起，與非門的輸出端連接到同或門的一個(gè)輸入端，同或門的另一個(gè)輸入端為所述補(bǔ)償電路的第二個(gè)輸入端；同或門的輸出端連接到二選一多路復(fù)用器的控制端，二選一多路復(fù)用器的兩個(gè)輸入端分別連接地電位和補(bǔ)償電壓Vi, 二選一多路復(fù)用器輸出即為所述補(bǔ)償電路中控制邏輯模塊的輸出。
全文摘要
本發(fā)明公開了一種流水線ADC多比特子DAC電容失配校準(zhǔn)方法，包括(1)初始化待校準(zhǔn)流水級(jí)的模擬輸入信號(hào)，使得子ADC中的電壓比較器的輸出均為0；(2)測量該流水級(jí)中的MDAC的輸出電壓值(3)將子ADC中的第i位的電壓比較器的輸出置為1，其他所有電壓比較器的輸出置0，之后再次測量MDAC的輸出電壓值(4)計(jì)算得到配對(duì)電容失配誤差值(5)根據(jù)配對(duì)電容失配誤差值計(jì)算待校準(zhǔn)流水級(jí)中的MDAC的輸出電壓誤差值；(6)將補(bǔ)償電路連接到步驟(5)中所述待校準(zhǔn)流水級(jí)的下一級(jí)流水級(jí)中，并計(jì)算補(bǔ)償電壓；(7)根據(jù)得到的補(bǔ)償電壓對(duì)待校準(zhǔn)流水級(jí)的子DAC電容失配誤差進(jìn)行補(bǔ)償。該校準(zhǔn)方法不僅可以對(duì)非線性誤差進(jìn)行校準(zhǔn)同時(shí)具有較高的校準(zhǔn)精度。
文檔編號(hào)H03M1/10GK102386921SQ20111036202
公開日2012年3月21日 申請(qǐng)日期2011年11月15日 優(yōu)先權(quán)日2011年11月15日
發(fā)明者丁洋, 周亮, 王宗民 申請(qǐng)人:中國航天科技集團(tuán)公司第九研究院第七七二研究所, 北京時(shí)代民芯科技有限公司