專利名稱：用于連續(xù)時間電路的偏移消除的制作方法
技術領域：
本發(fā)明通常涉及電路。更具體地，本發(fā)明涉及用于連續(xù)時間電路的偏移消除。
背景技術：
高速串行接口( “HSSI”)可以用于系統(tǒng)中裝置之間的通信。通常，希望這種系統(tǒng)中的發(fā)射器發(fā)送如下數(shù)字(二元)信號其具有兩個不同的電平，并且從這些電平中的任何一個電平到另一個電平具有良好定義(即非常陡峭)的過渡。這種陡峭過渡對于以高速度發(fā)送數(shù)據(jù)是必不可少的。將信號從發(fā)射器傳送到接收器的介質通常對正在被發(fā)送的信號施加損耗。這些損耗通常包括減低信號幅值和減少過渡陡度(transition steepness)。為了維持準確高速的數(shù)據(jù)傳輸，需要電路對這些損耗進行補償。一種補償技術是在接收器處使用所謂的均衡。均衡電路通常是當輸入信號到達接收器時遇見的第一個電路。均衡電路可以設計為對較高的頻率進行放大，以便強烈且迅速地響應在所接收到的信號中檢測到的過渡。這個強烈且迅速的響應意在恢復這些過渡的原始陡度，由此使得接收器的其他電路可以正確解釋信號，即使是在該信號非常高的數(shù)據(jù)率下。非常期望改進均衡器及其他連續(xù)時間電路，用于高速串行接口及其他應用。

發(fā)明內容
一個實施例涉及配置有偏移消除環(huán)路的連續(xù)時間電路。該連續(xù)時間電路包括多級放大器鏈和偏移消除環(huán)路，多級放大器鏈包括第一級放大器級和末級放大器級。偏移消除環(huán)路被配置為接收末級放大器級的輸出，并且將偏移校正電壓信號提供到第一級放大器級。第一級放大器級可以包括輸入晶體管和偏移補償晶體管。偏移補償晶體管的源極可以電連接到輸入晶體管的漏極，并且偏移補償晶體管的柵極上的電壓可以由偏移校正電壓信號確定?？梢允褂脝蝹€跨導放大器產生偏移校正電壓信號。偏移補償環(huán)路可以生成一個主極點和單個重要的寄生極點，以便具有更大的穩(wěn)定性，并且可以在較高頻率處響應于幅值實現(xiàn)二階跌落。多級放大器鏈可以包括多級均衡器鏈。另一個實施例涉及用于連續(xù)時間電路的偏移消除的方法。連續(xù)時間輸入信號由一系列放大器級接收并放大，以便產生連續(xù)時間輸出信號。該連續(xù)時間輸出信號輸入到偏移消除環(huán)路，并且偏移消除環(huán)路產生偏移校正電壓信號。該偏移校正電壓信號被施加到放大器級的偏移補償晶體管的柵極。另一個實施例涉及集成電路，其包括具有多個均衡器級的級聯(lián)電路和偏移消除環(huán)路，均衡器級的級聯(lián)電路包括第一級均衡器級和末級均衡器級。第一級均衡器級被配置為接收差分輸入信號，并且末級均衡器級被配置為輸出差分輸出信號。偏移消除環(huán)路被配置為接收差分輸出信號，并且產生差分偏移校正電壓信號，其被施加在第一級均衡器級內。第一級均衡器級包括至少一對輸入晶體管、一對偏移補償晶體管和一對電阻器。輸入晶體管的柵極被配置為接收差分輸入信號。每個偏移補償晶體管的源極電連接到對應的輸入晶體管的漏極，并且施加到偏移補償晶體管的柵極的電壓由差分偏移校正電壓信號確定。每個所述電阻器被配置為與對應的偏移補償晶體管的溝道并聯(lián)。本發(fā)明也公開了其他實施例、方面和特征。


圖1示出用于連續(xù)時間電路的偏移消除的常規(guī)電路。圖2是描述用于將偏移消除環(huán)路信號施加到第一級均衡器級的常規(guī)技術的電路圖。圖3示出按照本發(fā)明的實施例的用于連續(xù)時間電路的偏移消除的電路。圖4是描繪按照本發(fā)明的實施例將偏移消除環(huán)路信號施加到第一級均衡器/放大器級的電路圖。圖5是提供圖1的常規(guī)偏移消除環(huán)路和按照本發(fā)明的實施例的圖3的偏移消除環(huán)路之間的比較的波特圖。圖6示出按照本發(fā)明的實施例的偏移補償環(huán)路的瞬態(tài)響應。圖7比較常規(guī)偏移消除環(huán)路和按照本發(fā)明的實施例的偏移消除環(huán)路的前向增益。圖8示出按照本發(fā)明的實施例的用于消除包含一系列放大器的連續(xù)時間電路的偏移的電路。圖9是可以被配置為實現(xiàn)本發(fā)明的實施例的現(xiàn)場可編程門陣列(FPGA)的簡化部分方框圖。圖10示出可以被配置為利用本發(fā)明的實施例的示例性數(shù)字系統(tǒng)的方框圖。
具體實施例方式為了討論的目的而非限制的目的，通常假設如下所述的級聯(lián)電路接收(和輸出) 數(shù)據(jù)信號，這些數(shù)據(jù)信號是差分信號。然而，應該理解，在此公開的發(fā)明的原理也可以應用于單端信號。常規(guī)的連續(xù)時間級聯(lián)電路通常采用這樣的反饋環(huán)路，其過濾輸出偏移電壓、使其通過高增益放大器、并且將反饋電流施加到電路的第一級，從而以連續(xù)時間的方式減少偏移。圖1中示出這種具有反饋環(huán)路的常規(guī)連續(xù)時間級聯(lián)電路。注意到，連續(xù)時間電路對連續(xù)時間信號進行操作，而不是對采樣離散時間信號進行操作。在圖1中所示的示例電路100中，四個均衡器級(Eql、Eq2、Eq3、和Eq4)以串行鏈方式級聯(lián)。第一級均衡器級(Eql)具有輸入負載(RJ并且接收輸入電流，輸入電流等于偏移輸入電流(Iottun)減去校正電流(1_)。Eql可以被配置為對較高的頻率進行放大，以便增加輸入電流的過渡陡度。Eql的輸出連接到第二級均衡器級(Eq2)的輸入。Eq2的輸出連接到第三級均衡器級(Eq3)的輸入。最終，Eq3的輸出連接到第四級均衡器級(Eq4)的輸入。這些其他級 (Eq2、Eq3和Eq4)中的每一個可以被配置為對所檢測到的過渡進一步增加其陡度或者對信號進行整形。如圖1中進一步示出，第一級跨導放大器(gml)驅動反饋負載(由電容器Cf和電阻器Rf表示)，其實現(xiàn)這個反饋環(huán)路的主極點。環(huán)路中的其他部件貢獻寄生極點，這些寄生極點影響這整個環(huán)路的相位裕度。在圖1的反饋環(huán)路中，存在一個主極點和三個非平凡寄生極點(non-trivial parasitic poles)。第一寄生極點(寄生極點1)是由于gml的輸入處(即在偏移補償環(huán)路的輸入處)的低通濾波器(由電阻器Rin和電容器Cin表示)而導致的。第二寄生極點 (寄生極點2)是由于第二級跨導放大器(gm2)而導致的，gm2具有由gml驅動的輸入信號 (Vcoee)并且提供校正電流(Icqkk)作為其輸出。第三寄生極點(寄生極點3)是由于等效電流求和(Σ )而導致的，當偏移消除環(huán)路信號(Icorr)施加到第一級均衡器級(Eql)的輸入時，發(fā)生等效電流求和。圖2中示出第一級均衡器級的常規(guī)電路實現(xiàn)，其示出了偏移消除環(huán)路信號的施力口。如圖所示，第一級均衡器級可以包括一對差分晶體管(Ml和Μ2)、阻抗(Zl和Z2)(在其之間具有虛地)和尾電流源(II和12)。在這個常規(guī)電路中，偏移消除環(huán)路信號(1_)由 gm2的平行饋送到尾電流源(分別是Il和12)的差分電流輸出(示為可變電流源Iofn和 Iofp，其中Ιωκκ = Iofp-Iofn)施加。這個第一級的差分輸出(0UTP和0UTN)提供作為下一級(Eq2)的差分輸入。如上所討論的，用于連續(xù)時間電路中偏移消除的常規(guī)技術使用反饋濾波的電壓將電流注入到所補償?shù)募?。然而，申請人已?jīng)確定，常規(guī)電路的穩(wěn)定性會有問題，尤其是對于高增益環(huán)路。申請人相信，常規(guī)電路的不穩(wěn)定性至少部分是由于存在多個寄生極點而導致的。與如上所述的常規(guī)偏移消除電路100相比，這里所公開的偏移消除電路300提供了下列好處和優(yōu)點。首先，偏移消除信號可以在整個過程中保持在電壓域，而不需要將其變化到電流域。其次，可以有利地去除第二級跨導放大器(gm2)。第三，將反饋路徑中非平凡寄生極點的數(shù)目從三減少到二，并且極點數(shù)目的減少增加了電路的穩(wěn)定性。第四，通過直接控制開關電阻，可以使用較小的總環(huán)路增益來補償相同量的偏移。換句話說，偏移的范圍可以大于常規(guī)方法中的偏移。這是因為改變了補償開關電阻，而不是尾電流源中的電流。最后，補償電流沒有浪費，如同在偽差分級的情形中一樣。圖3示出按照本發(fā)明的實施例的用于連續(xù)時間電路的偏移消除的電路300。在圖 3所示的特定實施例中，四個均衡器級(Eql、Eq2、Eq3和Eq4)以串聯(lián)鏈的方式級聯(lián)。其他實施例可以具有不同數(shù)目的級和/或可以具有級聯(lián)放大器(而不是均衡器)級。第一級均衡器級(Eql)接收輸入電流，其等于偏移輸入電流(IQFF IN)。與圖1中的常規(guī)電路相反，不存在與gm2產生的校正電流(1_)的等效電流求和(Σ )。而是，將 gml (結合由Cf和Rf表示的反饋負載)輸出的校正電壓(Votk)發(fā)送到第一級(而不需要 gm2)。在圖3的反饋環(huán)路中，存在一個主極點和僅兩個非平凡寄生極點。第一寄生極點 (寄生極點1)是由于gml的輸入處的低通濾波器(由電阻器Rin和電容器Cin表示)而導致的。第二寄生極點(寄生極點A)是由于第一級均衡器級(Eql)而導致的，并且如下所述， 其對于相位裕度分析可以忽略。因此，與圖1相比，兩個有害的寄生極點在圖3的反饋路徑中已經(jīng)消除。圖4示出按照本發(fā)明實施例的第一級均衡器級的電路實現(xiàn)(圖3中的Eql)，其示出偏移消除環(huán)路電壓的施加。如下所述，可以使用這個控制電壓來消除級聯(lián)均衡器鏈的偏移。如圖所示，第一級均衡器級可以包括一對差分晶體管(Ml和M2)、一對偏移輸入晶體管(MIsp和MIsn)、一對偏移補償晶體管(Mofcp和Mofcn)。該級還包括阻抗(Zl和Z2) (在其之間具有虛地)、電阻器(Rfxp和Rfxn)和電流源(II、12、Isp和Isn)。在這個特定實現(xiàn)中，Ml和M2可以是NMOS晶體管，其柵寬度/長度是Win/Lin，MIsp和MIsn可以是 PMOS晶體管，其柵寬度/長度是Wl/Ll，Mofcp和Mofcn可以是NMOS晶體管，其柵寬度/長度是W2/L2。在這個電路中，圖3中跨導放大器/低通濾波器組合的電壓輸出(V?！?被直接輸入到第一級，作為差分偏移電壓輸入VOFP和V0FN，其中V?！?= V0FP-V0FN.如圖4所示，差分偏移電壓輸入(V0FP和V0FN)由源級跟隨器電路(分別包含電流源Isp和晶體管MIsp， 以及電流源Isn和晶體管MIsn)緩沖。該緩沖的差分電壓輸入(vsfp和vsfn)被施加到偏移補償晶體管(分別是Mofcp和Mofcn)的柵極，這些晶體管工作在"線性"區(qū)。注意，隨著線性區(qū)中NMOS晶體管(例如，Mofcp或Mofcn)上的柵極電壓增加，其溝道電阻下降。另一方面，隨著線性區(qū)中NMOS晶體管上的柵電壓下降，其溝道電阻增加。在偏移補償期間，隨著響應于鏈中的DC(直流)偏移，VOFP上升且VOFN下降(反之亦然)，反饋環(huán)路產生差分電壓。泄流電阻器(Rfxp和Rfxn)允許一些電流繞過Mofcp和 Mofcn0在這個電路中，可校正的偏移電壓的幅值部分地由Rfxp和Mofcp之間(以及 Rfxn和Mofcn之間)電阻的比值確定。如果更多電流由Mofcp和Mofcn調制，那么可校正的偏移電壓的幅值增加。然而，Mofcp和Mofcn也用作額外的源極退化電阻器(source degeneration resistors)，其降低了輸入對(Ml和M2)的等效增益并且由此減少了該級的帶寬和增益，即，減少該級的AC(交流電)性能。通過選擇適當電阻比，可以實現(xiàn)偏移消除和均衡級的性能之間的實用折衷。在一種極端情形下，如果移除Rfxp和Rfxn (即設置為無窮大或開路)，那么全部電流通過Mofcp和Mofcn，并且由Mofcp和Mofcn調制。在該情形中，雖然達到了最大可實現(xiàn)的可校正的偏移電壓，但是均衡級的AC性能處于最小。最大可實現(xiàn)的可校正的偏移電壓至少部分地由尾電流(即Il和12)和偏移補償晶體管的可變溝道電阻(即Mofcp和Mofcn的溝道電阻)的范圍的乘積確定。在另一種極端情形下，如果Rfxp和Rfxn被設置為零(即短路)，那么沒有電流通過Mofcp和Mofcn并且由Mofcp和Mofcn調制。在該情形中，可校正的偏移電壓的幅值是零，而均衡級的AC性能處于最大。因此，給出了上述討論以及有限固定的Rfxp和Rfxn之后，顯而易見的是，差分偏移電壓VOFP和VOFN有效地調制偏移補償電壓vocn和vocp，其中vocn是Ml的漏極處的電壓，vocp是M2的漏極處的電壓。這些偏移補償電壓vocn和vocp引起差分電壓輸出(0UTP 和0UTN)中相應的電壓變化，并且這些差分電壓輸出提供作為下一級(Eq2)的差分電壓輸入。如圖4中進一步所示，非主極點(非主極點A)是由源級跟隨器電路生成的(這與圖3中的非主極點A相同)。在該電路的一種實現(xiàn)中，非主極點A在大約5到6GHz頻率處， 在這里具有最小功耗(大約100微安培)。非主極點A的頻率顯著高于(幾個數(shù)量級)圖 1所示的寄生極點的頻率。因此，對于相位裕度分析，可以忽略非主極點A。
注意，在圖4的實施例中，通過適當設計NMOS晶體管Mofcp和Mofcn的尺寸并且通過使用PMOS電平位移器(MIsp和MIsn被配置為源級跟隨器)，可以將NMOS晶體管Mofcp和 Mofcn保持在線性區(qū)中。源級跟隨器電路也用作失效保護(fail safes)。具體來說，源級跟隨器電路可以被配置為確保如果MIsp和MIsn的閾值電壓高，那么施加到Mofcp和Mofcn 的柵電壓(vsfp和vsfn)仍舊足以將它們保持在線性區(qū)。按照本發(fā)明的實施例，偏移補償環(huán)路具有一個重要(consequential)的次極點 (在偏移補償環(huán)路的輸入處)和一個主極點。在一個實施例中，雖然圖3中的電路300的總環(huán)路增益會比圖1中電路100的總環(huán)路增益小大約10dB，但是圖3的電路300具有較大的偏移消除能力，因為其使用了整個尾電流，該尾電流會是大的。另外，圖3中電路300的環(huán)路增益減小使得較容易穩(wěn)定該環(huán)路。此外，由于沒有多個寄生極點，工藝、電壓和溫度(PVT) 的變化對穩(wěn)定性具有較少的不利影響。圖5是示出提供了圖1的常規(guī)偏移消除環(huán)路100和按照本發(fā)明實施例的圖3的偏移消除環(huán)路300的比較的波特圖。該波特圖示出常規(guī)環(huán)路和新環(huán)路的幅值(以dB為單位) 和相位(以度為單位)對頻率(以Hz為單位)。在產生該波特圖中，圖3的偏移消除環(huán)路 300實現(xiàn)為具有與圖1的常規(guī)偏移消除環(huán)路100類似的環(huán)路濾波器尺寸。第一波特幅值圖502示出圖1的常規(guī)偏移消除環(huán)路100的環(huán)路增益，并且第二波特幅值圖504示出圖3的偏移消除環(huán)路300的環(huán)路增益。第一波特相位圖506示出圖1的常規(guī)偏移消除環(huán)路100的頻率響應相位位移，第二波特相位圖508示出圖3的偏移消除環(huán)路300的頻率響應相位位移。如幅值圖所示，常規(guī)偏移消除環(huán)路100的OdB頻率高于圖3的偏移消除環(huán)路300 的OdB頻率。然而，如相位圖中所示，圖1的常規(guī)偏移消除環(huán)路100超過IOOMHz具有四階跌落(roll off)，而圖3的偏移消除環(huán)路300超過300MHz具有較不陡峭的二階跌落。因此，圖1的常規(guī)偏移消除環(huán)路100的相位位移圖(在5MHz左右開始彎曲)與圖3的偏移消除環(huán)路300的相位位移圖(在20MHz左右開始彎曲)相比，在低得多的頻率下開始彎曲。這證明了對于這個特定仿真角(simulation corner)，相位裕度改進大約27度 (對于圖1的環(huán)路大約60度的相位裕度和對于圖3的環(huán)路大約87度的相位裕度之間的差)。這表明，圖3的偏移消除環(huán)路300比圖1的常規(guī)偏移消除環(huán)路100顯著更穩(wěn)定。換句話說，圖3的偏移消除環(huán)路300在變得不穩(wěn)定之前能夠容忍顯著更大的開環(huán)相位位移(或延時)。在其他的仿真角中，圖1的環(huán)路100中的寄生極點會使該環(huán)路不穩(wěn)定。對于給定的濾波器尺寸，圖3的環(huán)路300中的較少的極點也使得較容易管理環(huán)路穩(wěn)定性。圖5的波特圖示出，(與圖1的環(huán)路濾波器的面積相比)對于圖3的環(huán)路濾波器， 相似的面積可以實現(xiàn)大于80度的相位裕度。然而，如果可以容忍較低的相位裕度(例如60 度)，那么可以減小圖3的環(huán)路濾波器的面積(與圖1的環(huán)路濾波器的面積相比)而同時保持相同的穩(wěn)定性。圖6示出按照本發(fā)明的實施例的偏移補償環(huán)路300的瞬態(tài)響應。頂部的圖示出輸入信號602，其在時間t = 0時開始于0伏特，接近時間t = 20ns時向下階躍到負60毫伏， 然后在接近時間t = 150ns時向上階躍到正60毫伏。底部的圖示出輸出信號604，其響應于輸入信號602的DC偏移電壓。具體來說，參考圖3，輸入信號602對應于輸入信號Iqff IN 的電壓，輸出信號604對應于電壓信號Vqff QUT。可以看出，環(huán)路300需要花大約50納秒來補償輸入信號的每個電壓階躍。從圖6進一步看出，對于_60mV輸入階躍，存在大約+ImV的殘余偏移，對于+60mV輸入階躍，存在大約-ImV的殘余偏移。圖7示出圖1的常規(guī)偏移消除環(huán)路100的前向增益702和按照本發(fā)明的實施例的圖3的偏移消除環(huán)路300的前向增益704?？梢钥闯觯瑢τ趫D3的偏移消除環(huán)路300，前向增益曲線總體較低。本申請人相信，這是因為增加晶體管Mofcp和Mofcn減少了第一級的等效增益。等效gm的略微下降也使得峰值頻率和總帶寬降低。因此，為了補償該級的增益會發(fā)生的這個下降，可能需要增加DC增益。圖8示出按照本發(fā)明實施例的用于連續(xù)時間電路的偏移消除的電路800，該電路 800包括級聯(lián)放大器的電路。這個電路800類似于圖3中的電路300。區(qū)別在于，均衡器級鏈(Eql、Eq2、Eq3和Eq4)由更通用的放大器級鏈(Ampl、Amp2、Amp3和Amp4)代替。按照本發(fā)明的實施例，第一級放大器級(Ampl)可以如圖4所示實現(xiàn)。圖9是現(xiàn)場可編程門陣列(FPGA) 900的簡化部分方框圖，其可以包括本發(fā)明的各方面。應該理解，本發(fā)明的實施例可以用于多種類型的集成電路，例如現(xiàn)場可編程門陣列 (FPGA)、可編程邏輯器件(PLD)、復雜可編程邏輯器件(CPLD)、可編程邏輯陣列(PLA)、數(shù)字信號處理器(DSP)和專用集成電路(ASIC)。FPGA 900在其〃核〃內包括二維陣列的可編程邏輯陣列塊(或LAB)902，其通過具有變化的長度和速度的列互連導體和行互連導體的網(wǎng)絡互連。LAB 902包括多個(例如 10個)邏輯元件(或LE)。LE是可編程邏輯塊，其提供來用于高效實現(xiàn)用戶定義的邏輯功能。FPGA具有多個邏輯元件，其可以被配置為實現(xiàn)各種組合功能和時序功能。邏輯元件可以訪問可編程互連結構?？删幊袒ミB結構可以被編程為以幾乎任何期望的配置互連邏輯元件。FPGA 900也可以包括分布式存儲器結構，其包括遍及整個陣列提供的具有變化尺寸的隨機訪問存取存儲器(RAM)塊。例如，RAM塊包括塊904、塊906和塊908。這些存儲器塊也可以包括移位寄存器和FIFO緩沖器。FPGA 900可以進一步包括數(shù)字信號處理(DSP)塊910，其可以實現(xiàn)例如具有加或減特征的乘法器。在這個示例中，位于芯片外圍的輸入/輸出元件(I0E)912支持多個單端和差分輸入/輸出標準。每個IOE 912耦合到FPGA 900的外部端(即管腳)。收發(fā)器(TX/ RX)通道陣列可以如圖所示布置，例如每個TX/RX通道電路920耦合到若干LAB。TX/RX通道電路920除了其他電路之外，還可以包括這里所述的偏移消除電路。應當理解，僅出于說明性目的而在此描述FPGA 900，并且本發(fā)明可以實現(xiàn)在多種不同類型的PLD、FPGA和ASIC中。本發(fā)明也可以實現(xiàn)在將FPGA作為若干部件之一的系統(tǒng)中。圖10示出可以體現(xiàn)本發(fā)明的技術的示例性數(shù)字系統(tǒng)1000的方框圖。系統(tǒng)1000可以是已編程的數(shù)字計算機系統(tǒng)、 數(shù)字信號處理系統(tǒng)、專用數(shù)字交換網(wǎng)或者其他處理系統(tǒng)。此外，可以針對多種應用設計這類系統(tǒng)，例如遠距離通信系統(tǒng)、汽車系統(tǒng)、控制系統(tǒng)、消費電子產品、個人計算機、因特網(wǎng)通信和網(wǎng)絡等。進一步，系統(tǒng)1000可以提供在單個板、多個板體上，或者在多個外殼內。系統(tǒng)1000包括由一個或更多總線互連到一起的處理單元1002、存儲器單元1004 和輸入/輸出(I/O)單元1006。根據(jù)這個示例性實施例，F(xiàn)PGA 1008嵌入在處理單元1002 中。FPGA 1008可以用于系統(tǒng)1000內的多種不同目的。例如，F(xiàn)PGA 1008可以是處理單元1002的邏輯構建塊(building block)，支持其內部和外部的操作。FPGA 1008被編程為實現(xiàn)其在系統(tǒng)工作中擔當特定角色所必須的邏輯功能。FPGA 1008可以通過連接1010專門耦合到存儲器1004并且通過連接1012專門耦合到I/O單元1006。處理單元1002可以將數(shù)據(jù)引導到適當?shù)南到y(tǒng)部件以便處理或存儲，執(zhí)行存儲器 1004中存儲的程序，經(jīng)由I/O單元1006接收并發(fā)送數(shù)據(jù)，或其他類似功能。處理單元1002 可以是中央處理單元(CPU)、微處理器、浮點協(xié)處理器、圖形協(xié)處理器、硬件控制器、微控制器、被編程用作控制器的現(xiàn)場可編程門陣列、網(wǎng)絡控制器或任何類型的處理器或控制器。此夕卜，在許多實施例中，通常不需要CPU。例如，一個或更多FPGA 1008可以代替CPU控制系統(tǒng)的邏輯操作。作為另一個示例，F(xiàn)PGA 1008用作可重配置處理器，其可以根據(jù)需要被重新編程，從而處理特定的計算任務。替換地，F(xiàn)PGA 1008其本身可以包括嵌入式微處理機。存儲器單元1004可以是隨機訪問存取存儲器(RAM)、只讀存儲器(ROM)、硬盤或軟盤介質、閃速存儲器、磁帶或者任何其他存儲裝置，或這些存儲裝置的組合。在以上描述中，給出了許多具體細節(jié)，以徹底理解本發(fā)明的實施例。然而，本發(fā)明示出的實施例的上述描述無意窮盡或者將本發(fā)明限制于所公開的精確形式。本領域技術人員會認識到，可以在沒有一個或更多具體細節(jié)的情況下，或用其他方法、部件等來實施本發(fā)明。在其他實例中，沒有示出或者詳細描述眾所周知的結構或操作，以避免使本發(fā)明的各方面變得模糊。雖然出于說明性目的而在此描述了本發(fā)明的具體實施例和示例，但是如本領域技術人員會認識到，在本發(fā)明的范圍內多種等價修改是可能的?？梢园凑丈厦嬖敿毜拿枋鰧Ρ景l(fā)明作出這些修改。
權利要求
1.一種電路，包括多級放大器鏈，在所述鏈中包括第一級放大器級和末級放大器級；以及偏移消除環(huán)路，其被配置為接收所述末級放大器級的輸出并且將偏移校正電壓信號提供到所述第一級放大器級。
2.根據(jù)權利要求1所述的電路，進一步包括所述第一級放大器級中的輸入晶體管，所述輸入晶體管具有柵極、源極和漏極，其中所述輸入晶體管的柵極被配置為接收輸入信號；以及所述第一級放大器級中的偏移補償晶體管，所述偏移補償晶體管具有柵極、源極和漏極，其中所述偏移補償晶體管的源極電連接到所述輸入晶體管的漏極，并且所述偏移補償晶體管的柵極上的電壓由所述偏移校正電壓信號確定。
3.根據(jù)權利要求2所述的電路，進一步包括電阻器，其被配置為與所述偏移補償晶體管的溝道并聯(lián)，其中所述電阻器的一端電耦合到所述偏移補償晶體管的源極，并且所述電阻器的另一端電耦合到所述偏移補償晶體管的漏極。
4.根據(jù)權利要求3所述的電路，進一步包括 阻抗，其電耦合到所述偏移補償晶體管的漏極；以及尾電流源，其電耦合到所述偏移補償晶體管的漏極。
5.根據(jù)權利要求4所述的電路，進一步包括所述第一級放大器級中的源極跟隨器電路，所述源極跟隨器電路被配置為接收所述偏移校正電壓信號并且產生緩沖電壓，所述緩沖電壓施加為所述偏移補償晶體管的柵極上的電壓。
6.根據(jù)權利要求5所述的電路，其中所述源極跟隨器電路包括電流源和具有柵極、源極和漏極的偏移輸入晶體管，其中所述偏移校正電壓信號被施加到所述偏移輸入晶體管的柵極，并且其中所述緩沖電壓產生于所述電流源和所述偏移輸入晶體管的源級之間的節(jié)點上。
7.根據(jù)權利要求1所述的電路，其中所述偏移消除環(huán)路包括單個跨導放大器，所述單個跨導放大器輸出所述偏移校正電壓信號。
8.根據(jù)權利要求7所述的電路，其中所述偏移消除環(huán)路進一步包括低通濾波器，其被配置為接收所述末級放大器級的輸出并且將過濾后的輸出提供到所述跨導放大器的輸入。
9.根據(jù)權利要求7所述的電路，其中所述偏移消除環(huán)路進一步包括 反饋負載，其耦合到所述跨導放大器的輸出。
10.根據(jù)權利要求9所述的電路，其中所述反饋負載包括反饋電阻器和反饋電容器，所述反饋電阻器和反饋電容器兩者都具有電連接到所述跨導放大器的輸出的一端和電連接到地的另一端。
11.根據(jù)權利要求2所述的電路，其中所述輸入信號包括差分輸入信號，所述輸入晶體管是被配置為接收所述差分輸入信號的一對輸入晶體管中的一個， 所述偏移校正電壓信號包括差分偏移校正電壓信號，以及所述偏移補償晶體管是一對偏移補償晶體管中的一個。
12.根據(jù)權利要求1所述的電路，其中所述多級放大器鏈包括多級均衡器鏈，并且第一級放大器級和末級放大器級分別包括第一級均衡器級和末級均衡器級。
13.根據(jù)權利要求1所述的電路，其中所述偏移補償環(huán)路生成一個主極點和單個重要的寄生極點。
14.根據(jù)權利要求1所述的電路，其中所述偏移補償環(huán)路在較高頻率處響應于幅值具有二階跌落。
15.一種方法，包括由一系列放大器級接收連續(xù)時間輸入信號；由所述一系列放大器級放大所述連續(xù)時間輸入信號，以便產生連續(xù)時間輸出信號； 將所述連續(xù)時間輸出信號輸入到偏移消除環(huán)路； 由所述偏移消除環(huán)路產生偏移校正電壓信號；以及將所述偏移校正電壓信號施加到放大器級中的偏移補償晶體管的柵極。
16.根據(jù)權利要求15所述的方法，其中所述偏移校正電壓信號是使用單個跨導放大器產生的。
17.根據(jù)權利要求15所述的方法，其中所述一系列放大器級包括一系列均衡器級。
18.根據(jù)權利要求15所述的方法，其中所述偏移消除環(huán)路生成一個主極點和單個重要的次極點。
19.根據(jù)權利要求15所述的方法，其中所述偏移消除環(huán)路在較高頻率處響應于幅值具有二階跌落。
20.一種集成電路，其包括級聯(lián)電路，其具有多個均衡器級，包括第一級均衡器級和末級均衡器級，所述第一級均衡器級被配置為接收差分輸入信號，并且所述末級均衡器級被配置為輸出差分輸出信號； 偏移消除環(huán)路，其被配置為接收所述差分輸出信號并且產生差分偏移校正電壓信號， 所述差分偏移校正電壓信號被施加在所述第一級均衡器級內；所述第一級均衡器級中的一對輸入晶體管，其中所述輸入晶體管的柵級被配置為接收所述差分輸入信號；所述第一級均衡器級中的一對偏移補償晶體管，其中每個偏移補償晶體管的源極電連接到對應的輸入晶體管的漏極，并且施加到所述偏移補償晶體管的柵極上的電壓由所述差分偏移校正電壓信號確定；以及一對電阻器，每個所述電阻器被配置為與對應的偏移補償晶體管的溝道并聯(lián)。
全文摘要
本發(fā)明涉及配置有偏移消除環(huán)路的連續(xù)時間電路。該連續(xù)時間電路包括多級放大器鏈和偏移消除環(huán)路，該放大器鏈包括第一級放大器級和末級放大器級。該偏移消除環(huán)路被配置為接收末級放大器級的輸出，并且將偏移校正電壓信號提供到第一級放大器級。偏移補償環(huán)路生成一個主極點和單個重要的寄生極點，以便具有更好的穩(wěn)定性，并且可以在較高頻率處響應于幅值有利地實現(xiàn)二階跌落。本發(fā)明也公開了其他實施例、方面和特征。
文檔編號H03F1/30GK102480271SQ20111040067
公開日2012年5月30日 申請日期2011年11月24日 優(yōu)先權日2010年11月24日
發(fā)明者S·蘇馬拉耶夫, S·那拉楊, X·蘇 申請人:阿爾特拉公司