專利名稱：一路ad口采集三路模擬量信號的電路的制作方法
技術領域：
本發(fā)明涉及一種一路AD 口采集三路模擬量信號的電路。
背景技術：
通用變頻器在控制時，通常需采集多路的模擬量信號，而控制用CPU的AD模數(shù)轉換口只有一路，不能實現(xiàn)一路AD 口采集三路模擬量信號。

發(fā)明內容
本發(fā)明的目的是提供一種能實現(xiàn)一路AD 口采集三路模擬量信號的電路。為了達到上述目的，本發(fā)明的技術方案是提供一種一路AD 口采集三路模擬量 信號的電路，其特征在于，由Ul和U5組成，Ul的I/O 口 Pl.4、Pl.5、Pl.6分別與U5
的1、9和8端口連接，Ul的AD 口同時連接U5的3、6和11端口，U5的2、7和10端口分別與模擬信號1、模擬信號2、模擬信號3的輸出口連接。本發(fā)明中Ul 為主 CPU，Pl.4、P1.5、Ρ1.6 為 I/O 口，P0.4 為 AD 口，U5 為信號選通芯片。本發(fā)明以P1.4、P1.5、Pl.6 口控制U5的選通信號，使P0.4 口分別、分時接收模擬信號1、模擬信號2、模擬信號3，進行模擬量-數(shù)字量的轉換，供主控制程序控制。本發(fā)明用簡單的設計電路，擴展了 CPU的功能，使整個系統(tǒng)簡潔可靠。


圖1為本發(fā)明提供的一路AD 口采集三路模擬量信號的電路原理圖。
具體實施例方式以下結合實施例來具體說明本發(fā)明。
實施例如圖1所示，為本發(fā)明提供的一路AD 口采集三路模擬量信號的電路原理圖，一路AD 口采集三路模擬量信號的電路原理圖由Ul和U5組成，Ul的I/O 口 Pl.4,Pl.5、Pl.6分別與U5的1、9和8端口連接，Ul的AD 口同時連接U5的3、6和11端口，U5的2、7和10端口分別與模擬信號1、模擬信號2、模擬信號3的輸出口連接。本發(fā)明中Ul 為主 CPU，Pl.4、P1.5、Ρ1.6 為 I/O 口，P0.4 為 AD 口，U5 為信號選通芯片。本發(fā)明以P1.4、P1.5、Pl.6 口控制U5的選通信號，使P0.4 口分別、分時接收模擬信號1、模擬信號2、模擬信號3，進行模擬量-數(shù)字量的轉換，供主控制程序控制。
權利要求
1.一種一路AD 口采集三路模擬量信號的電路，其特征在于，由Ul和U5組成，Ul的I/O 口 Pl.4、Pl.5、Pl.6分別與U5的(I)、(9)和(8)端口連接，Ul的AD 口同時連接U5的(3)、(6)和(11)端口，U5的(2)、(7)和(10)端口分別與模擬信號(I)、模擬信號(2)、模擬信號(3)的輸出口連接。
2.如權利要求1所述的一路AD口采集三路模擬量信號的電路，其特征在于，所述Ul為 主 CPU。
3.如權利要求1所述的一路AD口采集三路模擬量信號的電路，其特征在于，所述U5為 信號選通芯片。
全文摘要
本發(fā)明涉及一種一路AD口采集三路模擬量信號的電路，其特征在于，由U1和U5組成，U1的I/O口P1.4、P1.5、P1.6分別與U5的1、9和8端口連接，U1的AD口同時連接U5的3、6和11端口，U5的2、7和10端口分別與模擬信號1、模擬信號2、模擬信號3的輸出口連接。本發(fā)明用簡單的設計電路，擴展了CPU的功能，使整個系統(tǒng)簡潔可靠。
文檔編號H03M1/12GK103152045SQ201110403240
公開日2013年6月12日 申請日期2011年12月7日 優(yōu)先權日2011年12月7日
發(fā)明者徐靜 申請人:上海格立特電力電子有限公司