專利名稱：一種可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)中的模數(shù)轉(zhuǎn)換器，特別是涉及一種可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)設(shè)計(jì)。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器是一種將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的工具，其作為模擬技術(shù)與數(shù)字技術(shù)的接口，被廣泛應(yīng)用于工業(yè)控制、雷達(dá)、通信、消費(fèi)電子等領(lǐng)域，在信息技術(shù)中起著重要作用。隨著集成電路制造工藝的不斷改進(jìn)和新材料的引入使得數(shù)字信號(hào)處理技術(shù)不斷進(jìn)步， 從而對(duì)模數(shù)轉(zhuǎn)換器的速度提出了更高的要求。目前提高模數(shù)轉(zhuǎn)換器速度最流行的方法之一是將多個(gè)模數(shù)轉(zhuǎn)換器并聯(lián)起來使用。 利用交錯(cuò)時(shí)鐘使多個(gè)模數(shù)轉(zhuǎn)換器輪流工作，在維持單個(gè)模數(shù)轉(zhuǎn)換器低速工作的情況下，實(shí)現(xiàn)整體速度的提高，該結(jié)構(gòu)稱為時(shí)間交織模數(shù)轉(zhuǎn)換器(Time-interleaved ADC)。圖1為一個(gè)四通道時(shí)間交織模數(shù)轉(zhuǎn)換器的基本結(jié)構(gòu)，每個(gè)通道由一個(gè)采樣保持電路(S/H)和一個(gè)子模數(shù)轉(zhuǎn)換器(ADC)構(gòu)成，因此整個(gè)四通道時(shí)間交織模數(shù)轉(zhuǎn)換器包含四個(gè)采樣保持電路(S/氏，S/H2, S/H3和S/H4)，四個(gè)子模數(shù)轉(zhuǎn)換器(ADC1, ADC2, ADC3和ADC4)和一個(gè)多路復(fù)用器(MUX)。各通道子模數(shù)轉(zhuǎn)換器的精度為N位，工作速度為fs/4，分別工作在四個(gè)不同的相位，相鄰?fù)ǖ赖臅r(shí)鐘相位差為90°。四個(gè)通道依次對(duì)輸入信號(hào)進(jìn)行采樣和數(shù)據(jù)轉(zhuǎn)換，并分別輸出速率為fs/4、精度為N位的數(shù)字信號(hào)，最后經(jīng)多路復(fù)用器輸出速率為fs、精度為N位的數(shù)字信號(hào)，從而實(shí)現(xiàn)整體模數(shù)轉(zhuǎn)換器的工作速率提高為單個(gè)模數(shù)轉(zhuǎn)換器率的4 倍。圖2為四通道時(shí)間交織模數(shù)轉(zhuǎn)換器的時(shí)序圖。理論上，通道數(shù)越多，時(shí)間交織模數(shù)轉(zhuǎn)換器的工作速度越快。但是，實(shí)際上，各通道子模數(shù)轉(zhuǎn)換器間存在采樣時(shí)間失配(Timing mismatch)、增益失配(Gain mismatch)、失調(diào)失配(Offset mismatch)和帶寬失配(Bandwidth mismatch)等非理想因素，嚴(yán)重影響了整個(gè)模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能。針對(duì)采樣時(shí)間失配，有相關(guān)論文和專利提出了一種解決方法，即采樣開關(guān)前置技術(shù)。該方法通過將采樣開關(guān)前置，由主時(shí)鐘控制采樣時(shí)刻，避免了各通道時(shí)鐘分別采樣所引起的采樣時(shí)間失配，能顯著提高整個(gè)模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能。但是該方法會(huì)帶來兩個(gè)缺1、前置開關(guān)的引入會(huì)增加信號(hào)通路的導(dǎo)通電阻和寄生電容，減小輸入信號(hào)帶寬， 使得信號(hào)帶寬的相對(duì)誤差變大，帶寬失配的影響進(jìn)一步加劇。2、采樣時(shí)刻由前置采樣開關(guān)的主時(shí)鐘決定，使得各通道采樣保持電路不能采用下極板采樣技術(shù)，從而導(dǎo)致采樣開關(guān)引入的電荷注入等非線性將無法避免，惡化整個(gè)模數(shù)轉(zhuǎn)換器的線性度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種既可以抑制采樣時(shí)間失配，又不影響輸入信號(hào)帶寬和系統(tǒng)線性度的時(shí)間交織模數(shù)轉(zhuǎn)換器結(jié)構(gòu)，從而有效避免采樣時(shí)間失配的影響，提高整個(gè)模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能。為了實(shí)現(xiàn)上述目的，本發(fā)明提供的時(shí)間交織模數(shù)轉(zhuǎn)換器如圖3所示，包含四個(gè)相同的采樣保持電路(S/H” S/H2, S/H3和S/H4)，四個(gè)相同的子模數(shù)轉(zhuǎn)換器(ADCnADC^ADC3和 ADC4)和一個(gè)多路復(fù)用器(MUX)。與已有技術(shù)(圖5)的區(qū)別是本發(fā)明的采樣保持電路(圖 6)加入開關(guān)S4，由四個(gè)開關(guān)(Si，S2，S3和S4)，一個(gè)采樣電容(Csample)和一個(gè)運(yùn)算放大器 (AMP)組成。開關(guān)S4由主時(shí)鐘MCLK控制，因此各通道的采樣時(shí)刻由MCLK的下降沿決定，從而抑制了各通道時(shí)鐘分別采樣引起的采樣時(shí)間失配。圖6所示的采樣保持電路的具體連接關(guān)系如下開關(guān)Sl的左端接輸入信號(hào)Vin， 右端接采樣電容(Csample)的左極板和開關(guān)S2的左端；開關(guān)S2的右端接開關(guān)S4的右端和運(yùn)算放大器(AMP)的輸出Vout ；采樣電容的右極板接開關(guān)S3的左端和運(yùn)算放大器(AMP)的正端，運(yùn)算放大器(AMP)的負(fù)端接地，開關(guān)S3的右端接開關(guān)S4的左端。開關(guān)Sl和S3具有相同的時(shí)鐘控制信號(hào)CLKi(i表示不同的通道，i = 1，2，3，4)，開關(guān)52由與CLKi兩相非交疊的時(shí)鐘CLKin (i表示不同的通道，i = 1,2,3,4)控制，開關(guān)S4由主時(shí)鐘MCLK控制。


圖1為傳統(tǒng)四通道時(shí)間交織模數(shù)轉(zhuǎn)換器的原理2為傳統(tǒng)四通道時(shí)間交織模數(shù)轉(zhuǎn)換器的時(shí)序3為本發(fā)明設(shè)計(jì)的四通道時(shí)間交織模數(shù)轉(zhuǎn)換器結(jié)構(gòu)4為本發(fā)明設(shè)計(jì)的四通道時(shí)間交織模數(shù)轉(zhuǎn)換器結(jié)構(gòu)的時(shí)序5為傳統(tǒng)的采樣保持電路(S/H)結(jié)構(gòu)圖6為本發(fā)明設(shè)計(jì)的采樣保持電路(S/H)結(jié)構(gòu)圖7為本發(fā)明設(shè)計(jì)的采樣保持電路(S/H)的時(shí)序圖
具體實(shí)施例方式以下結(jié)合圖進(jìn)一步描述本發(fā)明。如圖3所示為本發(fā)明提出的四通道時(shí)間交織模數(shù)轉(zhuǎn)換器，其時(shí)序圖如圖4所示。圖 4中，各通道時(shí)鐘的占空比為25 %，在每一個(gè)采樣時(shí)鐘相，始終只有一個(gè)通道采樣，因此降低了輸入信號(hào)負(fù)載，增大輸入帶寬。相比于傳統(tǒng)時(shí)間交織模數(shù)轉(zhuǎn)換器(如圖1所示)，圖3 中各通道采樣保持電路由通道時(shí)鐘CLKi(i表示不同的通道，i = 1,2,3,4)和主時(shí)鐘MCLK 一起控制，各通道采樣時(shí)間均由MCLK決定。具體工作方式以通道一為例，其余通道工作方式相同。通道一的采樣保持電路結(jié)構(gòu)如圖6所示，其工作時(shí)序如圖7所示。其中，MCLK為主時(shí)鐘，工作頻率為fs ；CLKl和CLKln是兩相非交疊時(shí)鐘，工作頻率為fs/4。開關(guān)Sl和S3 的控制信號(hào)為CLKl，開關(guān)S2的控制信號(hào)為CLKln，開關(guān)S4的控制信號(hào)為主時(shí)鐘MCLK。步驟1、、時(shí)亥lj，MCLK和CLKl同時(shí)跳變?yōu)楦唠娖?，CLKln跳變?yōu)榈碗娖?，因此開關(guān) Si、S3和S4導(dǎo)通，S2斷開，采樣電容Csample對(duì)輸入信號(hào)進(jìn)行跟蹤；步驟2、t2時(shí)亥lj，MCLK跳變?yōu)榈碗娖?，開關(guān)S4斷開，采樣電容Csample右極板電荷不再改變；
步驟3、t3時(shí)亥lj，CLKl跳變?yōu)榈碗娖?，CLKln跳變?yōu)楦唠娖?，因此開關(guān)Sl和S3斷開，S2導(dǎo)通，采樣電容翻轉(zhuǎn)，通道一進(jìn)入保持階段，子模數(shù)轉(zhuǎn)換器ADC1對(duì)采樣值進(jìn)行轉(zhuǎn)換，輸出N位數(shù)字信號(hào)DIG1。步驟4、t3時(shí)亥lj，CLKl跳變?yōu)榈碗娖剑鶕?jù)圖4所示，CLK2跳變?yōu)楦唠娖健Ｒ虼耍?在通道一進(jìn)入保持階段時(shí)，通道二對(duì)輸入進(jìn)行跟蹤，開始采樣保持過程(重復(fù)步驟1 步驟 3)。步驟5、同理，當(dāng)CLK2跳變?yōu)榈碗娖綍r(shí)，通道二完成采樣進(jìn)入控化保持階段，子模數(shù)轉(zhuǎn)換器ADC2對(duì)采樣值進(jìn)行轉(zhuǎn)換，輸出N位數(shù)字信號(hào)DI&。此時(shí)，根據(jù)圖4所示，CLK3跳變?yōu)楦唠娖?，通道三?duì)輸入進(jìn)行跟蹤，開始采樣保持過程(重復(fù)步驟1 步驟3)。步驟6、同理，當(dāng)CLK3跳變?yōu)榈碗娖綍r(shí)，通道三完成采樣進(jìn)入保持階段，子模數(shù)轉(zhuǎn)換器ADC3對(duì)采樣值進(jìn)行轉(zhuǎn)換，輸出N位數(shù)字信號(hào)DI&。此時(shí)，根據(jù)圖4所示，CLK4跳變?yōu)楦唠娖剑ǖ浪膶?duì)輸入進(jìn)行跟蹤，開始采樣保持過程(重復(fù)步驟1 步驟3)。步驟7、同理，當(dāng)CLK4跳變?yōu)榈碗娖綍r(shí)，通道四完成采樣進(jìn)入保持階段，子模數(shù)轉(zhuǎn)換器ADC4對(duì)采樣值進(jìn)行轉(zhuǎn)換，輸出N位數(shù)字信號(hào)DK^此時(shí)，根據(jù)圖4所示，CLKl跳變?yōu)楦唠娖剑ǖ酪粚?duì)輸入進(jìn)行跟蹤，開始采樣保持過程(重復(fù)步驟1 步驟3)。根據(jù)步驟1 步驟7可見，四個(gè)通道按照?qǐng)D4所示的時(shí)鐘關(guān)系依次對(duì)輸入信號(hào)進(jìn)行采樣保持和數(shù)據(jù)轉(zhuǎn)換，并不斷循環(huán)，循環(huán)周期為4*TS(TS為主時(shí)鐘MCLK的周期，Ts = 1/ fs)。而多路復(fù)用器(MUX)則根據(jù)圖4所示時(shí)鐘的相位關(guān)系將各通道數(shù)字信號(hào)(DIGi DI(}4) 依次輸出，從而實(shí)現(xiàn)了精度為N位、速度為4的高速轉(zhuǎn)換。本發(fā)明的時(shí)間交織模數(shù)轉(zhuǎn)換器的通道數(shù)可以為大于等于二的整數(shù)。本發(fā)明的時(shí)間交織模數(shù)轉(zhuǎn)換器具有以下四個(gè)優(yōu)點(diǎn)1、在t2時(shí)亥lj，MCLK跳變?yōu)榈碗娖?，開關(guān)S4斷開，采樣電容的右極板電荷不再跟隨輸入變化，因此該時(shí)刻即決定了采樣值。而后開關(guān)S3比S4晚半個(gè)主時(shí)鐘周期(Ts)斷開， 對(duì)采樣值無貢獻(xiàn)，因此通道時(shí)鐘CLKl的相位偏差對(duì)采樣結(jié)果沒有任何影響，同理其余三個(gè)通道時(shí)鐘的相位偏差對(duì)采樣結(jié)果沒有任何影響。2、在t2時(shí)亥lj，MCLK跳變?yōu)榈碗娖?，開關(guān)S4斷開，采樣電容的右極板電荷不再跟隨輸入變化，實(shí)現(xiàn)下極板采樣，避免了采樣開關(guān)Sl的電荷注入，消除了由此引起的非線性效應(yīng)。3、因?yàn)橹鲿r(shí)鐘MCLK控制的采樣開關(guān)S4沒有放在輸入信號(hào)通路上，開關(guān)的導(dǎo)通電阻和寄生電容不會(huì)增加輸入信號(hào)的負(fù)載，因此對(duì)輸入信號(hào)帶寬不會(huì)產(chǎn)生任何影響。4、本例中，MCLK與CLKl是同時(shí)跳變，但實(shí)際上，只要MCLK的高電平被CLKl的高電平覆蓋，就能實(shí)現(xiàn)上述功能，因此緩解了對(duì)主時(shí)鐘延遲時(shí)間的要求。以上實(shí)例僅為本發(fā)明的優(yōu)選例子而已，本發(fā)明的使用并不局限于該實(shí)例，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器，包含有采樣保持電路(S/H)， 模數(shù)轉(zhuǎn)換器(ADC)和一個(gè)多路復(fù)用器(MUX)，其特征在于采樣保持電路(S/H)由主時(shí)鐘 (MCLK)控制采樣時(shí)刻，從而避免了各通道利用自身時(shí)鐘采樣引起的采樣時(shí)刻失配；該采樣保持電路(S/H)由四個(gè)開關(guān)(S1、S2、S3和S4)、一個(gè)采樣電容(CsampJ和一個(gè)運(yùn)算放大器(AMP)組成，具體的連接關(guān)系如下開關(guān)Sl的左端接輸入信號(hào)Vin，右端接采樣電容(Csample)的左極板和開關(guān)S2的左端，開關(guān)S2的右端接開關(guān)S4的右端和運(yùn)算放大器(AMP) 的輸出Vout，采樣電容的右極板接開關(guān)S3的左端和運(yùn)算放大器(AMP)的正端，運(yùn)算放大器 (AMP)的負(fù)端接地，開關(guān)S3的右端接開關(guān)S4的左端，開關(guān)Sl和S3具有相同的時(shí)鐘控制信號(hào)CLKi(i表示不同的通道，i = 1，2，3，4)，開關(guān)S2由與CLKi兩相非交疊的時(shí)鐘CLKin(i 表示不同的通道，i = 1,2,3,4)控制，開關(guān)S4由主時(shí)鐘MCLK控制。
2.根據(jù)權(quán)利要求1所述的時(shí)間交織模數(shù)轉(zhuǎn)換器，其特征在于該時(shí)間交織模數(shù)轉(zhuǎn)換器由四個(gè)采樣保持電路(SMnSM2，S/HjnS/H4)、四個(gè)子模數(shù)轉(zhuǎn)換器(ADCpAD(^ADCdnADC4) 和一個(gè)多路復(fù)用器(MUX)構(gòu)成。
3.根據(jù)權(quán)利要求1，或權(quán)利要求2所述的可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器， 其特征在于采樣保持電路的采樣保持過程包括如下步驟步驟1 當(dāng)時(shí)鐘CLKi(i表示不同的通道，i = 1,2,3,4)和主時(shí)鐘MCLK同時(shí)跳變?yōu)楦唠娖綍r(shí)，開關(guān)Si、S3和S4導(dǎo)通，采樣保持電路跟隨輸入信號(hào)；步驟2 當(dāng)主時(shí)鐘MCLK跳變?yōu)榈碗娖綍r(shí)，開關(guān)S4斷開，采樣電容Csample右極板電荷不再改變，采樣結(jié)束；步驟3 當(dāng)時(shí)鐘CLKi(i表示不同的通道，i = 1,2,3,4)跳變?yōu)榈碗娖?，時(shí)鐘CLKin (i表示不同的通道，i = 1,2,3,4)跳變?yōu)楦唠娖?，因此開關(guān)Sl和S3斷開，S2導(dǎo)通，采樣電容翻轉(zhuǎn)，采樣保持電路進(jìn)入保持階段，為后級(jí)子模數(shù)轉(zhuǎn)換器提供采樣值。
4.根據(jù)權(quán)利要求1所述的可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器，其特征在于 各通道采樣時(shí)刻均由主時(shí)鐘MCLK的下降沿決定，因此避免了各通道時(shí)鐘分別采樣引起的采樣時(shí)間失配，提高整個(gè)模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能。
5.根據(jù)權(quán)利要求1中所述的可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器，其特征在于模數(shù)轉(zhuǎn)換器的通道總數(shù)可為大于等于二的整數(shù)。
全文摘要
一種可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器，涉及微電子技術(shù)領(lǐng)域。本發(fā)明針對(duì)采樣時(shí)間失配對(duì)時(shí)間交織模數(shù)轉(zhuǎn)換器的影響，提出了一種可抑制采樣時(shí)間失配的時(shí)間交織模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)。該模數(shù)轉(zhuǎn)換器包括通道采樣保持電路，子模數(shù)轉(zhuǎn)換器和多路復(fù)用器。通道采樣保持電路中引入系統(tǒng)主時(shí)鐘來決定采樣時(shí)刻，從而避免各通道分別采樣引起的采樣時(shí)刻失配，有效提高時(shí)間交織模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能。該方法無需前置采樣保持電路，因此對(duì)輸入信號(hào)帶寬無任何影響，而且通道采樣保持電路可以運(yùn)用下極板采樣技術(shù)，消除電荷注入的影響，提高系統(tǒng)的線性度。
文檔編號(hào)H03M1/12GK102420612SQ20111042447
公開日2012年4月18日 申請(qǐng)日期2011年12月16日 優(yōu)先權(quán)日2011年12月16日
發(fā)明者于奇, 倪春曉, 吳霜毅, 寧寧, 宋文青, 朱歡, 朱波, 李靖, 眭志凌 申請(qǐng)人:電子科技大學(xué)