專利名稱：用于高速接口電路中的全新架構(gòu)的latch電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明專利屬于CMOS集成電路領(lǐng)域，針對CMOS集成電路器件的接口相關(guān)芯片.本專利不限某一個集成電路生產(chǎn)工藝，它含蓋0.35um，0.25um，0.18um,0.13um，90nm，65nm，45nm，32nm以及與這些工藝相關(guān)的收縮(shrink)工藝。本技術(shù)適用于HDMI，DP和其它高速接口的應(yīng)用芯片的設(shè)計(jì)。
二.
背景技術(shù)：
隨著半導(dǎo)體制造工藝的不斷提升，芯片與芯片間的通信速度越來越高，對接收電路的處理高速信號能力提出了更高的要求。作為接收電路的前端，可以通過EQUALIZER，DFE等電路技術(shù)來提高電路以及系統(tǒng)的帶寬，但最終要將模擬信號轉(zhuǎn)化為數(shù)字信號進(jìn)行處理。此時就必須對接收恢復(fù)的數(shù)據(jù)進(jìn)行采樣，而采樣電路往往是不可忽略的制約系統(tǒng)帶寬的一個瓶頸。常規(guī)的采樣電路由于其自身結(jié)構(gòu)的特性決定了其不能達(dá)到很高的帶寬，這就制約了整個接收系統(tǒng)的帶寬。此時就需要有一種高帶寬的采樣保持電路，這樣才可以突破采樣保持電路的瓶頸，進(jìn)一步提升整個接收系統(tǒng)的帶寬。
三.
發(fā)明內(nèi)容
本專利擺脫了傳統(tǒng)的LATCH電路的束縛，采用了一種全新的電路架構(gòu)，提高了LATCH電路的帶寬，同時也減少了數(shù)據(jù)的延遲。與STR0NGARM —起作為采樣保持電路同時使用時，減少了 CLK to Q的延遲時間。用于DFE電路時，使其擺脫了由于CLK to Q的延遲時間太大并超過了一個周期所導(dǎo)致的DFE電路失效。同時在功耗和面積上與傳統(tǒng)的LATCH電路相比有了很大的提聞。
四.
圖1是傳統(tǒng)的LATCH電路的示意圖，由于其自身在結(jié)構(gòu)上存在上拉和下拉的差異，導(dǎo)致其輸出的上升和下降時間差異較大，信號傳輸?shù)难舆t時間也比較大。所以傳統(tǒng)LATCH電路的帶寬不是很高，在0.18um工藝上最高可支持1.5Gbs的數(shù)據(jù)傳輸速度。圖2是本專利提出的高速的LATCH電路結(jié)構(gòu)。通過電路結(jié)構(gòu)的修改，提高了 LATCH電路的帶寬，進(jìn)而可以提高整個接收系統(tǒng)的帶寬。在0.18um工藝上可以達(dá)到3.5Gbs。圖示的電源電壓為1.8V，此LATCH電路又不局限于1.8V的電源電壓。此結(jié)構(gòu)可以用在各種電源電壓的CMOS工藝的系統(tǒng)中，只需要稍許調(diào)整參數(shù)即可。
五.
具體實(shí)施例方式本專利描述的高速LATCH電路，面積和功耗都比傳統(tǒng)的LATCH電路減少了一半。傳統(tǒng)的LATCH電路不但功耗和面積較大，更為嚴(yán)重的是延遲時間太大。相比之下，本專利有很大的優(yōu)勢。本專利描述的電路結(jié)構(gòu)，已經(jīng)在0.18um工藝流片并驗(yàn)證。對本專利的侵權(quán)，一般可以對其實(shí)施電路的分析來判斷，在無法得到其電路的情況下，可以對其芯片進(jìn)行解剖、拍照的反向分析方法來判斷?？赡芮謾?quán)的機(jī)構(gòu)包括各種有廠、無廠的芯片設(shè)計(jì)公司，研究機(jī)構(gòu)、學(xué)校等。
權(quán)利要求
1.本專利提出的LATCH電路用于I/O接口電路。
2.第一條描述的電路，在不同工藝上的應(yīng)用，包括0.35um、0.18um、0.13um、90nm、65nm、45nm、32nm制造工藝和與這些工藝相關(guān)的收縮工藝(shrink)。
3.第一條描述的電路，在HDMI，DP上的應(yīng)用。
全文摘要
本發(fā)明屬于CMOS集成電路領(lǐng)域，針對CMOS集成電路器件提出了全新架構(gòu)的高速LATCH電路技術(shù)，本技術(shù)突破了傳統(tǒng)LATCH電路結(jié)構(gòu)的局限性，提出了全新的架構(gòu)。所以大大的減少了LATCH電路的面積和降低了功耗，同時也提高了速度。本設(shè)計(jì)適用于高速接口應(yīng)用芯片的設(shè)計(jì)。本專利描述的實(shí)施方法，已經(jīng)分別在TSMC 0.18um，CHRT 0.18um，SMIC 0.18um工藝流片并驗(yàn)證。對本專利的侵權(quán)，一般可以對其實(shí)施電路的分析來判斷，在無法得到其電路的情況下，可以對其芯片進(jìn)行解剖、拍照的反向分析方法來判斷?？赡芮謾?quán)的機(jī)構(gòu)包括各種有廠、無場的芯片設(shè)計(jì)公司，研究機(jī)構(gòu)、學(xué)校等。
文檔編號H03K3/012GK103187950SQ20111044484
公開日2013年7月3日 申請日期2011年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者沈勇, 夏洪峰, 陳 峰 申請人:龍迅半導(dǎo)體科技(合肥)有限公司