專利名稱：基于cmos工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及霍爾開(kāi)關(guān)電路，特別是涉及一種基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路。
背景技術(shù)：
霍爾效應(yīng)是磁電效應(yīng)的一種，這一現(xiàn)象是美國(guó)物理學(xué)家霍爾(A.H.Hall， 1855-1938)于1879年在研究金屬的導(dǎo)電機(jī)構(gòu)時(shí)發(fā)現(xiàn)的。當(dāng)電流垂直于外磁場(chǎng)通過(guò)導(dǎo)體時(shí)， 在導(dǎo)體的垂直于磁場(chǎng)和電流方向的兩個(gè)端面之間會(huì)出現(xiàn)電勢(shì)差，這一現(xiàn)象便是霍爾效應(yīng)， 這個(gè)電勢(shì)差也被叫做霍爾電壓VH。以霍爾效應(yīng)為基礎(chǔ)的霍爾傳感器已發(fā)展成一個(gè)品種多樣的磁傳感器產(chǎn)品家族，被越來(lái)越廣泛地應(yīng)用于工業(yè)控制的各個(gè)領(lǐng)域?；魻栭_(kāi)關(guān)即是其中的一種應(yīng)用，它利用通電的集成霍爾薄片檢測(cè)外部磁場(chǎng)，將磁場(chǎng)的變化參量轉(zhuǎn)變?yōu)閿?shù)字電壓的形式輸出，使之具備開(kāi)關(guān)的功能?；贑MOS工藝的集成霍爾開(kāi)關(guān)因其工藝簡(jiǎn)單、成本低廉等優(yōu)點(diǎn)，已廣泛應(yīng)用在工業(yè)控制、智能儀器儀表和消費(fèi)類電子等領(lǐng)域。常規(guī)的霍爾開(kāi)關(guān)電路構(gòu)成模塊如圖1所示，包括穩(wěn)壓器&電壓偏置101，霍爾薄片 102，霍爾電壓放大器103，遲滯比較器104和鎖存輸出單元105。其中，穩(wěn)壓器&電壓偏置 101為其它電路提供穩(wěn)定的電壓和電流偏置，霍爾薄片102感應(yīng)磁信號(hào)并將其轉(zhuǎn)化為電壓信號(hào)，霍爾電壓放大器103對(duì)采集到的霍爾電壓信號(hào)進(jìn)行放大，放大后的電壓信號(hào)與設(shè)定的閾值電壓在遲滯比較器104進(jìn)行比較，輸出相應(yīng)的電壓信號(hào)到輸出鎖存105，時(shí)鐘信號(hào)與邏輯控制106為遲滯比較器204和輸出鎖存205提供時(shí)鐘信號(hào)和邏輯控制信號(hào)。隨著現(xiàn)代電子微型化和低功耗的發(fā)展趨勢(shì)，基于CMOS工藝的霍爾傳感器產(chǎn)生的霍爾電壓越來(lái)越微弱，一般為幾十μ V到幾十mV，而且受生產(chǎn)工藝的波動(dòng)，器件內(nèi)存在的溫度梯度以及芯片封裝使產(chǎn)生的應(yīng)力的影響，致使CMOS霍爾傳感器產(chǎn)生很嚴(yán)重的失調(diào)電壓。對(duì)于微弱的霍爾電壓來(lái)說(shuō)，這些非理想因素甚至大到掩蓋了需要檢測(cè)的霍爾電壓，因此，必須采用相關(guān)技術(shù)來(lái)減小其失調(diào)電壓。中國(guó)專利公開(kāi)號(hào)CN101833073A提出了一種減小霍爾開(kāi)關(guān)失調(diào)電壓的方法，該方法分別利用旋轉(zhuǎn)電流法和雙相關(guān)采樣法減小了霍爾薄片和電壓放大器的失調(diào)。這種方法不但沒(méi)有考慮遲滯比較器的失調(diào)電壓，而且并不能完全消除霍爾薄片失調(diào)電壓的影響，隨著霍爾電壓進(jìn)一步降低，失調(diào)電壓的影響會(huì)逐步顯現(xiàn)，甚至?xí)绊懙交魻栭_(kāi)關(guān)的輸出狀態(tài)。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是克服上述現(xiàn)有技術(shù)中所存在的缺陷，提供一種基于CMOS工藝技術(shù)的霍爾開(kāi)關(guān)失調(diào)電壓消除電路。本實(shí)用新型所提出的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，包括穩(wěn)壓及電壓偏置單元，提供電源和偏置電壓；霍爾薄片電路，分別在0°和90°兩個(gè)方向感應(yīng)磁信號(hào)并將其轉(zhuǎn)化為霍爾電壓信號(hào)；電壓放大器，將所述霍爾電壓信號(hào)進(jìn)行差分放大；信號(hào)處理單元，將所述放大后的霍爾電壓信號(hào)轉(zhuǎn)換為單端電壓并進(jìn)行失調(diào)電壓的消除以得到處理后的電壓信號(hào)；遲滯比較器，將處理后的電壓信號(hào)與設(shè)定的閾值電壓進(jìn)行遲滯比較；時(shí)鐘信號(hào)與邏輯控制單元，為霍爾薄片、信號(hào)處理單元、遲滯比較器提供時(shí)鐘信號(hào)和邏輯控制信號(hào)；其中第一時(shí)鐘信號(hào)控制霍爾薄片為0°狀態(tài)時(shí)霍爾電壓的放大和存儲(chǔ)，并將第二時(shí)鐘信號(hào)分為第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)，第三時(shí)鐘信號(hào)控制90 °狀態(tài)霍爾電壓的放大和存儲(chǔ)，第四時(shí)鐘信號(hào)控制0°狀態(tài)、90°狀態(tài)時(shí)的霍爾電壓與閾值電壓的運(yùn)算和比較，以消除霍爾薄片的失調(diào)電壓；所述第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)互不重疊。所述霍爾薄片電路包括霍爾薄片，分別連接在霍爾薄片一個(gè)相鄰兩端和穩(wěn)壓及電壓偏置單元輸出之間的第一 PMOS開(kāi)關(guān)管、第二 PMOS開(kāi)關(guān)管，分別連接在霍爾薄片另一個(gè)相鄰兩端和地線之間的第一 NMOS開(kāi)關(guān)管、第二 NMOS開(kāi)關(guān)管，分別連接在霍爾薄片所述一個(gè)相鄰兩端和霍爾薄片第一輸出端之間的第三PMOS開(kāi)關(guān)管、第四PMOS開(kāi)關(guān)管，分別連接在霍爾薄片所述另一個(gè)相鄰兩端和霍爾薄片第二輸出端之間的第三NMOS開(kāi)關(guān)管、第四NMOS開(kāi)關(guān)管。所述電壓放大器包括兩個(gè)對(duì)稱的第一、第二運(yùn)算放大器，連接第一、第二運(yùn)算放大器的反相輸入端的第一電阻，連接第一運(yùn)算放大器的反相輸入端和輸出端的第二電阻，以及連接第二運(yùn)算放大器的反相輸入端和輸出端的第三電阻；所述第一、第二、第三電阻采用相同的材料制成，第一、第二運(yùn)算放大器的正相輸入端分別連到霍爾薄片的兩個(gè)輸出端。所述的穩(wěn)壓及電壓偏置單元中的電壓偏置包括與霍爾薄片相同材料的第四、第九電阻，與霍爾薄片材料相同的電阻溫度系數(shù)相反的第五、第六、第七、第八電阻；所述第四、 第五、第六、第七、第八、第九電阻依次串聯(lián)，所述第四電阻不與第五電阻連接的一端連接穩(wěn)壓器的輸出端，所述第九電阻不與第八電阻連接的一端接地；所述第五、第六電阻的公共端形成第一輸出，所述第六、第七電阻的公共端形成第二輸出，所述第七、第八電阻的公共端形成第三輸出。所述的信號(hào)處理單元包括兩個(gè)PMOS開(kāi)關(guān)管、九個(gè)NMOS開(kāi)關(guān)管、兩個(gè)與門和三個(gè)電容，其中第五PMOS開(kāi)關(guān)管和第六PMOS開(kāi)關(guān)管的源極連到電壓放大電路的第一輸出端，第五NMOS開(kāi)關(guān)管和第六NMOS開(kāi)關(guān)管的漏極連到電壓放大電路的第二輸出端，第五PMOS開(kāi)關(guān)管的漏極、第七NMOS開(kāi)關(guān)管的源極、第九NMOS開(kāi)關(guān)管的漏極連到第一電容的上極板，第六 PMOS開(kāi)關(guān)管的漏極、第八NMOS開(kāi)關(guān)管的漏極連到第二電容的下極板，第五NMOS開(kāi)關(guān)管的源極、第八NMOS開(kāi)關(guān)管的源極、第十NMOS開(kāi)關(guān)管的漏極連到第一電容的下極板，第六NMOS 開(kāi)關(guān)管的源極、第七NMOS開(kāi)關(guān)管的漏極連到第二電容的上極板，第九NMOS開(kāi)關(guān)管的源極、 第三電容的上極板連到電壓偏置的第一輸出，第十NMOS開(kāi)關(guān)管的源極、第十一 NMOS開(kāi)關(guān)管的漏極、第十二 NMOS開(kāi)關(guān)管的源極、第十三NMOS開(kāi)關(guān)管的源極連到第三電容的下極板，第十一 NMOS開(kāi)關(guān)管的源極連到輸出端，第十二、第十三NMOS開(kāi)關(guān)管的漏極分別連到電壓偏置的第二輸出和第三輸出，第五NMOS開(kāi)關(guān)管和第五PMOS開(kāi)關(guān)管的柵極分別連到第一時(shí)鐘信號(hào)和其反相時(shí)鐘信號(hào)，第六NMOS開(kāi)關(guān)管和第六PMOS開(kāi)關(guān)管的柵極分別連到第三時(shí)鐘信號(hào)和其反相時(shí)鐘信號(hào)，第七、八、九、十、十一 NMOS開(kāi)關(guān)管的柵極連到第四時(shí)鐘信號(hào)，第十二和第十三NMOS開(kāi)關(guān)管的柵極分別連到第一和第二與門的輸出，第一與門的兩個(gè)輸入為第一時(shí)鐘信號(hào)和第一輸出信號(hào)，第二與門的兩個(gè)輸入為第一時(shí)鐘信號(hào)和第二輸出信號(hào)。所述的遲滯比較器電路包括比較器、兩個(gè)NMOS開(kāi)關(guān)管和一個(gè)電容，其中，比較器開(kāi)關(guān)管的源極連到信號(hào)處理電路的輸出，第十四NMOS開(kāi)關(guān)管的漏極和第四電容的下極板連到電壓偏置的第一輸出，比較器的負(fù)相輸入端和第十五開(kāi)關(guān)管的漏極連到第四電容的上極板，第十五NMOS開(kāi)關(guān)管的源極連到比較器的輸出端，第十四、第十五NMOS開(kāi)關(guān)管的柵極連到第一時(shí)鐘信號(hào)。與現(xiàn)有技術(shù)相比，本實(shí)用新型在設(shè)計(jì)了一種信號(hào)處理電路，消除了霍爾薄片的失調(diào)電壓，同時(shí)利用斬波放大器技術(shù)消除了運(yùn)算放大器的失調(diào)電壓，利用開(kāi)關(guān)電容消除了遲滯比較器的失調(diào)電壓，使設(shè)計(jì)者可以在微型化和低功耗的要求下，設(shè)計(jì)出基于CMOS工藝無(wú)失調(diào)電壓影響的霍爾開(kāi)關(guān)電路，滿足更多應(yīng)用場(chǎng)合的需求。

圖1為現(xiàn)有技術(shù)中常規(guī)霍爾開(kāi)關(guān)電路的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型實(shí)施例示出的具有溫度補(bǔ)償?shù)幕魻栭_(kāi)關(guān)電路框圖；圖3為本實(shí)用新型霍爾薄片失調(diào)電壓和運(yùn)放失調(diào)電壓消除的實(shí)施例原理圖；圖4為時(shí)鐘信號(hào)相位示意圖；圖5為霍爾薄片等效電阻模型圖；圖6為遲滯比較器失調(diào)電壓消除的實(shí)施例示意圖；圖7為圖2中電壓偏置電路的一種實(shí)施例示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明圖2給出了本實(shí)用新型消除失調(diào)電壓方法的一實(shí)施例，由穩(wěn)壓器&電壓偏置201、 霍爾薄片202、霍爾電壓放大器203、信號(hào)處理單元207、遲滯比較器204、輸出鎖存205和時(shí)鐘信號(hào)及邏輯控制206組成。穩(wěn)壓器&電壓偏置201為其它電路提供穩(wěn)定的電壓和電流偏置，霍爾薄片202感應(yīng)磁信號(hào)并將其轉(zhuǎn)化為電壓信號(hào)，電壓放大器203對(duì)采集到的霍爾電壓信號(hào)進(jìn)行放大，放大后的信號(hào)經(jīng)信號(hào)處理單元207進(jìn)行失調(diào)電壓的消除，處理后的電壓信號(hào)與設(shè)定的閾值電壓在遲滯比較器204進(jìn)行比較，輸出相應(yīng)的電壓信號(hào)到輸出鎖存205，時(shí)鐘信號(hào)與邏輯控制 206為遲滯比較器204和輸出鎖存205提供時(shí)鐘信號(hào)和邏輯控制信號(hào)。圖7給出了一種電壓偏置示意圖，Vkef來(lái)自穩(wěn)壓器301，其大小不隨電源電壓和溫度變化。電阻Rl和R6采用與霍爾薄片同種類型的電阻且阻抗相等，R2 R5采用與霍爾薄片相反溫度系數(shù)(這里即為負(fù)溫度系數(shù))的電阻，且R2的阻抗等于R3 R5的阻抗之和， 因此= VKEF/2，不隨電源電壓和溫度變化。本實(shí)用新型在旋轉(zhuǎn)電流法的基礎(chǔ)上設(shè)計(jì)了一種信號(hào)處理電路對(duì)霍爾薄片的失調(diào)的電壓進(jìn)行消除。工作原理如圖3所示，霍爾薄片通過(guò)開(kāi)關(guān)管MPl MP2和麗1 麗2連到 Veef和地之間，Vkef是穩(wěn)壓器&電壓偏置的輸出，電壓放大器303由兩個(gè)運(yùn)算放大器AMPl AMP2和電阻Rl R3(R2與R3相等)構(gòu)成，信號(hào)處理單元308由開(kāi)關(guān)管MP5 MP6、MN5 MN14、電容Cl C3和與門ANDl AND2構(gòu)成，VhaLfJ1J2來(lái)自穩(wěn)壓器&電壓偏置，且有Vmp =VEEF/2 > V2 > V1,記Vth h = Vhalf-V1表示遲滯比較器的高閾值電壓，Vth l = Vhalf-V2表示遲滯比較器的低閾值電壓，時(shí)鐘信號(hào)clkl clk4來(lái)自時(shí)鐘信號(hào)與邏輯控制，其時(shí)序關(guān)系如圖4所示，其中，clkl和clk2互不重疊，clk2分為clk3和clk4，clk3和clk4互不重疊， 這樣可以在保證準(zhǔn)確采樣保持的基礎(chǔ)上，提高霍爾開(kāi)關(guān)的靈敏度。clkl為高電平時(shí)，記為0°狀態(tài)。此時(shí)，MPl和麗1導(dǎo)通，MP2和麗2關(guān)斷，MP3和麗3導(dǎo)通，MP4和麗4關(guān)斷，MP5和麗5導(dǎo)通，MP6和麗6關(guān)斷，霍爾薄片中的電流由A點(diǎn)流向C點(diǎn)，若有垂直紙面向內(nèi)的磁場(chǎng)B，則霍爾薄片的B點(diǎn)和D點(diǎn)之間將產(chǎn)生霍爾電壓，且D 點(diǎn)電壓高于B點(diǎn)電壓(假定霍爾薄片為N型半導(dǎo)體材料)，B點(diǎn)和D點(diǎn)電壓分別通過(guò)MP3和麗3傳送到Vm和Vh2，Vh2-Vhi即為霍爾電壓Vhci，考慮到霍爾薄片本身的失調(diào)電壓Vtff,可以將 0°狀態(tài)下的霍爾電壓Vh(。。)表示為VH(0。) = VH0+V0P(0. )(1)其中，Vho表示理想狀態(tài)下的霍爾電壓；VQP(Q。)表示0°狀態(tài)下霍爾薄片本身的失調(diào)。Vh (0。)經(jīng)電壓放大器303放大，輸出電壓V0(0.)為V0(0。) = V02-V01=AvXVh(0。)= Av (VH0+V0P(0. ))(2)其中，Av為電壓放大器的放大倍數(shù)，其大小為
權(quán)利要求1.一種基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，其特征在于，包括穩(wěn)壓及電壓偏置單元，提供電源和偏置電壓；霍爾薄片電路，分別在0°和90°兩個(gè)方向感應(yīng)磁信號(hào)并將其轉(zhuǎn)化為霍爾電壓信號(hào)；電壓放大器，將所述霍爾電壓信號(hào)進(jìn)行差分放大；信號(hào)處理單元，將所述放大后的霍爾電壓信號(hào)轉(zhuǎn)換為單端電壓并進(jìn)行失調(diào)電壓的消除以得到處理后的電壓信號(hào)；遲滯比較器，將處理后的電壓信號(hào)與設(shè)定的閾值電壓進(jìn)行遲滯比較；時(shí)鐘信號(hào)與邏輯控制單元，為霍爾薄片、信號(hào)處理單元、遲滯比較器提供時(shí)鐘信號(hào)和邏輯控制信號(hào)；其中第一時(shí)鐘信號(hào)控制霍爾薄片為0°狀態(tài)時(shí)霍爾電壓的放大和存儲(chǔ)，并將第二時(shí)鐘信號(hào)分為第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)，第三時(shí)鐘信號(hào)控制90°狀態(tài)霍爾電壓的放大和存儲(chǔ)，第四時(shí)鐘信號(hào)控制0°狀態(tài)、90°狀態(tài)時(shí)的霍爾電壓與閾值電壓的運(yùn)算和比較，以消除霍爾薄片的失調(diào)電壓；所述第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)互不重疊。
2.如權(quán)利要求1所述的基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，其特征在于，所述霍爾薄片電路包括霍爾薄片，分別連接在霍爾薄片一個(gè)相鄰兩端和穩(wěn)壓及電壓偏置單元輸出之間的第一 PMOS開(kāi)關(guān)管、第二 PMOS開(kāi)關(guān)管，分別連接在霍爾薄片另一個(gè)相鄰兩端和地線之間的第一 NMOS開(kāi)關(guān)管、第二 NMOS開(kāi)關(guān)管，分別連接在霍爾薄片所述一個(gè)相鄰兩端和霍爾薄片第一輸出端之間的第三PMOS開(kāi)關(guān)管、第四PMOS開(kāi)關(guān)管，分別連接在霍爾薄片所述另一個(gè)相鄰兩端和霍爾薄片第二輸出端之間的第三NMOS開(kāi)關(guān)管、第四NMOS開(kāi)關(guān)管。
3.如權(quán)利要求1所述的基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，其特征在于，所述電壓放大器包括兩個(gè)對(duì)稱的第一、第二運(yùn)算放大器，連接第一、第二運(yùn)算放大器的反相輸入端的第一電阻，連接第一運(yùn)算放大器的反相輸入端和輸出端的第二電阻，以及連接第二運(yùn)算放大器的反相輸入端和輸出端的第三電阻；所述第一、第二、第三電阻采用相同的材料制成，第一、第二運(yùn)算放大器的正相輸入端分別連到霍爾薄片的兩個(gè)輸出端。
4.如權(quán)利要求1或2或3所述的基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，其特征在于，所述的穩(wěn)壓及電壓偏置單元中的電壓偏置包括與霍爾薄片相同材料的第四、第九電阻，與霍爾薄片材料相同的電阻溫度系數(shù)相反的第五、第六、第七、第八電阻；所述第四、第五、第六、第七、第八、第九電阻依次串聯(lián)，所述第四電阻不與第五電阻連接的一端連接穩(wěn)壓器的輸出端，所述第九電阻不與第八電阻連接的一端接地；所述第五、第六電阻的公共端形成第一輸出，所述第六、第七電阻的公共端形成第二輸出，所述第七、第八電阻的公共端形成第三輸出。
5.如權(quán)利要求4所述的基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，其特征在于，所述的信號(hào)處理單元包括兩個(gè)PMOS開(kāi)關(guān)管、九個(gè)NMOS開(kāi)關(guān)管、兩個(gè)與門和三個(gè)電容，其中第五PMOS開(kāi)關(guān)管和第六PMOS開(kāi)關(guān)管的源極連到電壓放大電路的第一輸出端，第五NMOS開(kāi)關(guān)管和第六NMOS開(kāi)關(guān)管的漏極連到電壓放大電路的第二輸出端，第五PMOS開(kāi)關(guān)管的漏極、 第七NMOS開(kāi)關(guān)管的源極、第九NMOS開(kāi)關(guān)管的漏極連到第一電容的上極板，第六PMOS開(kāi)關(guān)管的漏極、第八NMOS開(kāi)關(guān)管的漏極連到第二電容的下極板，第五NMOS開(kāi)關(guān)管的源極、第八 NMOS開(kāi)關(guān)管的源極、第十NMOS開(kāi)關(guān)管的漏極連到第一電容的下極板，第六NMOS開(kāi)關(guān)管的源極、第七NMOS開(kāi)關(guān)管的漏極連到第二電容的上極板，第九NMOS開(kāi)關(guān)管的源極、第三電容的上極板連到電壓偏置的第一輸出，第十NMOS開(kāi)關(guān)管的源極、第十一 NMOS開(kāi)關(guān)管的漏極、第十二 NMOS開(kāi)關(guān)管的源極、第十三NMOS開(kāi)關(guān)管的源極連到第三電容的下極板，第i^一 NMOS 開(kāi)關(guān)管的源極連到輸出端，第十二、第十三NMOS開(kāi)關(guān)管的漏極分別連到電壓偏置的第二輸出和第三輸出，第五NMOS開(kāi)關(guān)管和第五PMOS開(kāi)關(guān)管的柵極分別連到第一時(shí)鐘信號(hào)和其反相時(shí)鐘信號(hào)，第六NMOS開(kāi)關(guān)管和第六PMOS開(kāi)關(guān)管的柵極分別連到第三時(shí)鐘信號(hào)和其反相時(shí)鐘信號(hào)，第七、八、九、十、十一 NMOS開(kāi)關(guān)管的柵極連到第四時(shí)鐘信號(hào)，第十二和第十三 NMOS開(kāi)關(guān)管的柵極分別連到第一和第二與門的輸出，第一與門的兩個(gè)輸入為第一時(shí)鐘信號(hào)和第一輸出信號(hào)，第二與門的兩個(gè)輸入為第一時(shí)鐘信號(hào)和第二輸出信號(hào)。
6.如權(quán)利要求5所述的基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，其特征在于， 所述的遲滯比較器電路包括比較器、兩個(gè)NMOS開(kāi)關(guān)管和一個(gè)電容，其中，比較器的正相輸入端和第十四NMOS開(kāi)關(guān)管的源極連到信號(hào)處理電路的輸出，第十四NMOS開(kāi)關(guān)管的漏極和第四電容的下極板連到電壓偏置的第一輸出，比較器的負(fù)相輸入端和第十五開(kāi)關(guān)管的漏極連到第四電容的上極板，第十五NMOS開(kāi)關(guān)管的源極連到比較器的輸出端，第十四、第十五 NMOS開(kāi)關(guān)管的柵極連到第一時(shí)鐘信號(hào)。
專利摘要本實(shí)用新型涉及一種基于CMOS工藝的霍爾開(kāi)關(guān)失調(diào)電壓消除電路，包括穩(wěn)壓及電壓偏置單元，霍爾薄片電路，電壓放大器，信號(hào)處理單元，遲滯比較器，時(shí)鐘信號(hào)與邏輯控制單元；第一時(shí)鐘信號(hào)控制霍爾薄片為0°狀態(tài)時(shí)霍爾電壓的放大和存儲(chǔ)，并將第二時(shí)鐘信號(hào)分為第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)，第三時(shí)鐘信號(hào)控制90°狀態(tài)霍爾電壓的放大和存儲(chǔ)，第四時(shí)鐘信號(hào)控制0°狀態(tài)、90°狀態(tài)時(shí)的霍爾電壓與閾值電壓的運(yùn)算和比較，以消除霍爾薄片的失調(diào)電壓；所述第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)互不重疊。與現(xiàn)有技術(shù)相比，本實(shí)用新型可以在CMOS工藝基礎(chǔ)上，使用較少的元器件，使霍爾開(kāi)關(guān)能在微型化和低功耗的要求下應(yīng)用于微弱磁場(chǎng)的檢測(cè)。
文檔編號(hào)H03K17/90GK202094863SQ20112012932
公開(kāi)日2011年12月28日 申請(qǐng)日期2011年4月27日 優(yōu)先權(quán)日2011年4月27日
發(fā)明者劉心澤, 張良, 羅杰, 羅立權(quán) 申請(qǐng)人:燦瑞半導(dǎo)體(上海)有限公司