專利名稱：一種環(huán)形壓控振蕩器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種具有溫度和工藝自補(bǔ)償功能的環(huán)形壓控振蕩器。
背景技術(shù)：
振蕩器是許多電子系統(tǒng)的主要模塊，應(yīng)用范圍從微處理器中的時(shí)鐘產(chǎn)生到無線通信系統(tǒng)中的載波合成。最通用的振蕩器是石英晶體振蕩器，晶體振蕩器的性能很穩(wěn)定，精度非常高，但是它不能在芯片系統(tǒng)內(nèi)部集成。利用標(biāo)準(zhǔn)的CMOS工藝實(shí)現(xiàn)片上振蕩器來取代片外的晶振，對(duì)于降低系統(tǒng)的成本，提高系統(tǒng)的集成度將很有幫助。隨著半導(dǎo)體工藝技術(shù)的發(fā)展，芯片的集成度也越來越高，從而導(dǎo)致了功耗的迅速上升，功耗問題正日益成為現(xiàn)代大規(guī)模集成電路實(shí)現(xiàn)的一個(gè)重要限制因素。另外MOS晶體管的許多特性都隨溫度而變化，而且在芯片制造過程中，在不同的晶片以及不同的批次之間，晶體管的參數(shù)變化很大。因此，實(shí)現(xiàn)片上振蕩器主要面臨的挑戰(zhàn)主要表現(xiàn)在兩個(gè)方面 一是低功耗，振蕩器模塊的功耗應(yīng)盡可能小，以降低整個(gè)芯片的功耗；二是高精度，即振蕩頻率對(duì)于電源電壓、溫度和工藝的變化保持高穩(wěn)定性?，F(xiàn)有的片上振蕩器主要有以下幾種。(1)追求電路的低功耗，而采用了結(jié)構(gòu)簡單的振蕩器電路。這種振蕩器受溫度和工藝影響較大，對(duì)頻率精度要求較高的系統(tǒng)很難滿足要求。(2)帶有數(shù)字電路校準(zhǔn)功能的振蕩器電路。為了得到高精度的振蕩頻率，在振蕩器中加入了數(shù)字電路校準(zhǔn)模塊來對(duì)振蕩頻率偏差進(jìn)行校準(zhǔn)，但這種方式大大增加了設(shè)計(jì)的復(fù)雜度和電路的功耗，不適合用在對(duì)芯片的低功耗要求嚴(yán)格的系統(tǒng)中，例如作為物聯(lián)網(wǎng)節(jié)點(diǎn)的超高頻電子標(biāo)簽。(3)基于帶隙基準(zhǔn)的具有溫度補(bǔ)償效應(yīng)的振蕩器。這種振蕩器采用溫度系數(shù)線性度很好的雙極性晶體管感知溫度的變化，然而這種電路結(jié)構(gòu)功耗較大，而且與標(biāo)準(zhǔn)CMOS工藝兼容性不好。另外，這種結(jié)構(gòu)不能對(duì)工藝變化補(bǔ)償，因工藝導(dǎo)致的頻率偏差也相當(dāng)大。由于現(xiàn)有的片上振蕩器電路存在的上述問題，因此不能用在對(duì)低功耗、低成本、高精度和集成度均有較高要求的系統(tǒng)中。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是為了解決現(xiàn)有的振蕩器電路受溫度和工藝影響較大的問題， 提出了一種環(huán)形壓控振蕩器。本實(shí)用新型的技術(shù)方案是一種環(huán)形壓控振蕩器，包括基準(zhǔn)電壓源、穩(wěn)壓電路、 補(bǔ)償電路和振蕩電路，所述基準(zhǔn)電壓源輸出與所述穩(wěn)壓電路的輸入端相連接；所述穩(wěn)壓電路將基準(zhǔn)電壓按比例放大，產(chǎn)生兩路輸出電壓，第一輸出作為振蕩電路的工作電壓，第二輸出輸入到補(bǔ)償電路作為補(bǔ)償電路的輸入電壓；所述補(bǔ)償電路的輸出端與振蕩電路相連， 補(bǔ)償電路的輸出作為振蕩電路的偏置電壓，振蕩電路的輸出即為所述環(huán)形壓控振蕩器的輸出ο本實(shí)用新型的有益效果是本實(shí)用新型的環(huán)形壓控振蕩器通過產(chǎn)生一個(gè)隨溫度和工藝變化的偏置電壓來控制振蕩電路的振蕩頻率，實(shí)現(xiàn)自動(dòng)補(bǔ)償振蕩器的輸出頻率偏差。 當(dāng)溫度升高導(dǎo)致振蕩電路的頻率升高時(shí)，補(bǔ)償電路產(chǎn)生一個(gè)隨溫度降低的偏置電壓，使得振蕩電路的頻率下降，從而達(dá)到補(bǔ)償頻率的目的，即補(bǔ)償頻率的下降；當(dāng)工藝角從SS到FF 變化時(shí)，振蕩電路的頻率也是升高的，補(bǔ)償電路產(chǎn)生一個(gè)隨上述工藝變化趨勢而降低的偏置電壓，使得振蕩電路的頻率下降，從而也可以達(dá)到補(bǔ)償頻率的目的，即補(bǔ)償頻率的下降。 如此，則能保證輸出頻率在不同溫度和工藝條件下保持一致。

圖1是本實(shí)用新型的環(huán)形壓控振蕩器結(jié)構(gòu)框圖。圖2是本實(shí)用新型實(shí)施例的基準(zhǔn)電壓源的原理圖。圖3是本實(shí)用新型實(shí)施例的穩(wěn)壓電路的原理圖。圖4是本實(shí)用新型實(shí)施例的補(bǔ)償電路的原理圖。圖5是本實(shí)用新型實(shí)施例的振蕩電路的原理圖。
具體實(shí)施方式
以下結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型做詳細(xì)說明。本實(shí)用新型提出的環(huán)形壓控振蕩器結(jié)構(gòu)框圖如圖1所示，具體包括基準(zhǔn)電壓源、 穩(wěn)壓電路、補(bǔ)償電路和振蕩電路。所述基準(zhǔn)電壓源輸出與所述穩(wěn)壓電路的輸入端相連接；所述穩(wěn)壓電路將基準(zhǔn)電壓按比例放大，產(chǎn)生兩路輸出電壓，第一輸出作為振蕩電路的工作電壓，第二輸出輸入到補(bǔ)償電路作為補(bǔ)償電路的輸入電壓；所述補(bǔ)償電路的輸出端與振蕩電路相連，補(bǔ)償電路的輸出作為振蕩電路的偏置電壓，振蕩電路的輸出即為所述環(huán)形壓控振蕩器的輸出。其中，基準(zhǔn)電壓源路產(chǎn)生一個(gè)與電源電壓和溫度無關(guān)，而隨工藝變化的基準(zhǔn)電壓 Vref ；穩(wěn)壓電路將基準(zhǔn)電壓Vref按比例放大，產(chǎn)生兩路輸出電壓，一路Vdd作為振蕩電路的工作電壓，另一路Vp輸入到補(bǔ)償電路；補(bǔ)償電路產(chǎn)生一個(gè)偏置電壓v。tel控制振蕩電路的輸出頻率，偏置電壓與振蕩頻率是正相關(guān)關(guān)系，當(dāng)溫度升高導(dǎo)致振蕩頻率升高時(shí)，補(bǔ)償電路產(chǎn)生一個(gè)隨溫度降低的偏置電壓，從而補(bǔ)償頻率的下降；當(dāng)工藝角從SS到FF變化時(shí)，振蕩頻率也是升高的，補(bǔ)償電路產(chǎn)生一個(gè)隨上述工藝變化趨勢而降低的偏置電壓，從而補(bǔ)償頻率的下降。如此，則能保證輸出頻率在不同溫度和工藝條件下保持一致。圖2是基準(zhǔn)電壓源實(shí)施的一種方式。由于傳統(tǒng)的帶隙基準(zhǔn)源中含有雙極型器件， 輸出基準(zhǔn)電壓高(在1. 25V左右)，功耗大，因此不適合用在低壓低功耗的CMOS集成電路中，因此本實(shí)用新型采用CMOS基準(zhǔn)源電路，包括啟動(dòng)電路，基準(zhǔn)電流產(chǎn)生電路、基準(zhǔn)電壓產(chǎn)生電路，啟動(dòng)電路的輸入端為CMOS基準(zhǔn)源的輸出Vref，啟動(dòng)電路的輸出端接至基準(zhǔn)電流產(chǎn)生電路的輸入端，基準(zhǔn)電流產(chǎn)生電路的輸出端接基準(zhǔn)電壓產(chǎn)生電路的輸入端，通過電流鏡將基準(zhǔn)電流Itl鏡像到基準(zhǔn)電壓產(chǎn)生電路，基準(zhǔn)電壓產(chǎn)生電路輸出與電源電壓V。。和溫度無關(guān)的基準(zhǔn)電壓V&。圖2中所有PMOS管襯底均接外部電源V。。，所有NMOS管襯底均接地。啟動(dòng)電路包括PMOS管MP1、MP2和匪OS管MN1、MN2，其中，PMOS管MPl的源極和NMOS管麗2的漏極接外部電源V。。，PM0S管MPl的柵極和漏極相連并與PMOS管MP2的源極相連，PMOS管MP2的柵極和NMOS管麗1的柵極相連作為啟動(dòng)電路的輸入端，PMOS管MP2的漏極和NMOS管麗1的漏極相連并接至NMOS管麗2的柵極，NMOS管麗2的源極作為啟動(dòng)電路的輸出端。由于基準(zhǔn)電流源電路中存在兩個(gè)穩(wěn)定狀態(tài)，一個(gè)是零電流狀態(tài)，一個(gè)是希望的工作狀態(tài)，啟動(dòng)電路的功能在于使電路擺脫零狀態(tài)進(jìn)入到希望的工作狀態(tài)。當(dāng)處于零電流狀態(tài)時(shí)，輸出基準(zhǔn)電壓V,ef為低電壓，通過PMOS管MP2和NMOS管麗1構(gòu)成的反相器后，產(chǎn)生高電壓輸入到NMOS管麗2的柵極，使NMOS管麗2導(dǎo)通，輸出高電壓到基準(zhǔn)電流產(chǎn)生電路， 使電路上電工作。基準(zhǔn)電流產(chǎn)生電路包括PMOS管MP3、MP4、匪OS管MN3、MN4、MN5和運(yùn)放0PA1，其中，PMOS管MP3和MP4的柵極相連作為基準(zhǔn)電流產(chǎn)生電路的輸出端，與運(yùn)放OPAl的輸出端連接在一起，PMOS管MP3和MP4的源極與外部電源V。。相連，PMOS管MP3的漏極和匪OS管 MN3的漏極相連作為基準(zhǔn)電流產(chǎn)生電路的輸入端，并連接至運(yùn)放OPAl的負(fù)輸入端，PMOS管 MP4的漏極和匪OS管麗4的漏極相連并接至運(yùn)放OPAl的正輸入端，匪OS管麗3和麗4的柵極相連，NMOS管麗3的柵極和漏極相連，源極接地，NMOS管MN4的源極接至NMOS管麗5 的漏極，NMOS管麗5的柵極接至基準(zhǔn)電壓V&，源極接地。運(yùn)放OPAl強(qiáng)制使PMOS管MP3和MP4的漏極電壓相等，從而基準(zhǔn)電壓產(chǎn)生電路中兩條支路的電流相等，設(shè)為Io。NMOS管麗3和ΜΝ4工作于亞閾值區(qū)，NMOS管麗5工作于深線性區(qū)，等效于一個(gè)電阻，設(shè)為禮。如此，得到一個(gè)基準(zhǔn)電流
權(quán)利要求1.一種環(huán)形壓控振蕩器，其特征在于，包括基準(zhǔn)電壓源、穩(wěn)壓電路、補(bǔ)償電路和振蕩電路，所述基準(zhǔn)電壓源輸出與所述穩(wěn)壓電路的輸入端相連接；所述穩(wěn)壓電路將基準(zhǔn)電壓按比例放大，產(chǎn)生兩路輸出電壓，第一輸出作為振蕩電路的工作電壓，第二輸出輸入到補(bǔ)償電路作為補(bǔ)償電路的輸入電壓；所述補(bǔ)償電路的輸出端與振蕩電路相連，補(bǔ)償電路的輸出作為振蕩電路的偏置電壓，振蕩電路的輸出即為所述環(huán)形壓控振蕩器的輸出。
2.根據(jù)權(quán)利要求1所述的環(huán)形壓控振蕩器，其特征在于，所述的基準(zhǔn)電壓源包括啟動(dòng)電路，基準(zhǔn)電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路，啟動(dòng)電路的輸入端為基準(zhǔn)電壓源的輸出，啟動(dòng)電路的輸出端接至基準(zhǔn)電流產(chǎn)生電路的輸入端，基準(zhǔn)電流產(chǎn)生電路的輸出端接基準(zhǔn)電壓產(chǎn)生電路的輸入端，基準(zhǔn)電壓產(chǎn)生電路輸出即為基準(zhǔn)電壓源的輸出，其中，所述的啟動(dòng)電路包括PMOS管MP1、MP2和NMOS管MN1、MN2,其中，PMOS管MPl的源極和NMOS管麗2的漏極接外部電源，PMOS管MPl的柵極和漏極相連并與PMOS管MP2的源極相連，PMOS管MP2的柵極和NMOS管麗1的柵極相連作為啟動(dòng)電路的輸入端，PMOS管MP2的漏極和NMOS管麗1的漏極相連并接至NMOS管麗2的柵極，NMOS管麗2的源極作為啟動(dòng)電路的輸出端；所述的基準(zhǔn)電流產(chǎn)生電路包括PMOS管MP3、MP4、NM0S管MN3、MN4、MN5和運(yùn)放0PA1，其中，PMOS管MP3和MP4的柵極相連作為基準(zhǔn)電流產(chǎn)生電路的輸出端，與運(yùn)放OPAl的輸出端連接在一起，PMOS管MP3和MP4的源極與外部電源相連，PMOS管MP3的漏極和NMOS管MN3 的漏極相連作為基準(zhǔn)電流產(chǎn)生電路的輸入端，并連接至運(yùn)放OPAl的負(fù)輸入端，PMOS管MP4 的漏極和NMOS管MN4的漏極相連并接至運(yùn)放OPAl的正輸入端，NMOS管麗3和MN4的柵極相連，NMOS管麗3的柵極和漏極相連，源極接地，NMOS管MN4的源極接至NMOS管麗5的漏極，NMOS管麗5的柵極接至基準(zhǔn)電壓源的輸出，源極接地；所述的基準(zhǔn)電壓產(chǎn)生電路包括PMOS管MP5、MP6、MP7、匪OS管MN6、MN7、MN8、MN9、MNlO 和電容Cl，其中，PMOS管MP5、MP6、MP7的源極均接至外部電源，柵極均連接在一起作為基準(zhǔn)電壓產(chǎn)生電路的輸入端，漏極則對(duì)應(yīng)與NMOS管MN6、MN8、麗10的漏極分別相連，其中PMOS 管MP7的漏極輸出基準(zhǔn)電壓，并通過電容Cl連接到地，NMOS管MN6、麗8、麗10各自的柵極和漏極連接在一起，NMOS管MN6的源極與NMOS管麗7的漏極和NMOS管MN9的源極相連， 匪OS管麗8的源極與匪OS管麗9的漏極和匪OS管麗10的源極相連，匪OS管麗7的柵極與NMOS管MN6的柵極相連，源極接地，NMOS管MN9的柵極和NMOS管MN8的柵極相連。
3.根據(jù)權(quán)利要求1或2所述的環(huán)形壓控振蕩器，其特征在于，所述的穩(wěn)壓電路包括 PMOS 管1^8、]\^9、]\^10、]\^11、]\^12、]\^13、]\^14、]\^15、運(yùn)放0卩六2、0卩八3 和電容 C2、C3，其中運(yùn)放0PA2和0PA3的負(fù)輸入端連接在一起作為穩(wěn)壓電路的輸入端，運(yùn)放0PA2和0PA3的正輸入端分別對(duì)應(yīng)與PMOS管MP9和MP14的柵極相連，運(yùn)放0PA2和0PA3的輸出端分別對(duì)應(yīng)與 PMOS 管 MP8 和 MP12 的柵極相連，PMOS 管 MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15 的襯底均接至各自的源極，PMOS管MP9、MP10、MP11、MP13、MP14、MP15的各自的柵極和漏極相連構(gòu)成MOS 二極管，PMOS管MP8和MP12的源極均接至外部電源，PMOS管MP8、MP9、MP10、 MP12、MP13、MP14 的漏極對(duì)應(yīng)連接 PMOS 管 MP9、MP10、MP11、MP13、MP14、MP15 的源極，PMOS 管MPll和MP15的漏極接地，PMOS管MP8和MP12的漏極分別作為穩(wěn)壓電路的第一輸出端和第二輸出端，并分別通過電容C2和C3連接到地。
4.根據(jù)權(quán)利要求3所述的環(huán)形壓控振蕩器，其特征在于，所述的補(bǔ)償電路包括電阻Rl、電阻R2、NM0S管M11，其中，電阻Rl的一端作為補(bǔ)償電路的輸入端與穩(wěn)壓電路的第二輸出端相連，另一端作為補(bǔ)償電路的輸出端，NMOS管麗11的柵極和漏極相連并通過電阻R2接至補(bǔ)償電路的輸出端，NMOS管麗11的襯底與源極接地。
5.根據(jù)權(quán)利要求4所述的環(huán)形壓控振蕩器，其特征在于，所述的振蕩電路包括偏置電流產(chǎn)生電路、振蕩核心電路和脈沖整形電路，其中，所述的偏置電流產(chǎn)生電路包括PMOS管MP16、NMOS管M12和電阻R3，NMOS管MN12的柵極與補(bǔ)償電路的輸出端相連，NMOS管麗12的襯底接地，源極通過電阻R3接地，漏極與 PMOS管MP16的漏極相連，PMOS管MP16的源極和襯底均接至穩(wěn)壓電路的第一輸出端，PMOS 管MP16的柵極作為偏置電流產(chǎn)生電路的輸出端；所述的振蕩核心電路包括PMOS晶體管MP17、MP18、MP19、反相器INVl、INV2、INV3，PMOS 晶體管MP17、MP18、MP19的襯底和源極均接至穩(wěn)壓電路的第一輸出端，柵極都連接在一起作為振蕩核心電路的輸入端，并與偏置電路產(chǎn)生電路的輸出端相連，PMOS晶體管MP17、 MP18、MP19的漏極分別對(duì)應(yīng)作為反相器INV1、INV2、INV3的工作電壓，反相器INV1、INV2、 INV3首尾相連形成環(huán)狀，反相器INV3輸出振蕩波形；所述的脈沖整形電路包括反相器INV4，反相器INV4的輸入與反相器INV3的輸出相連， 反相器INV4的輸出即為所述振蕩電路的輸出。
專利摘要本實(shí)用新型公開了一種環(huán)形壓控振蕩器，包括基準(zhǔn)電壓源、穩(wěn)壓電路、補(bǔ)償電路和振蕩電路，所述基準(zhǔn)電壓源輸出與所述穩(wěn)壓電路的輸入端相連接；所述穩(wěn)壓電路產(chǎn)生兩路輸出電壓，第一輸出作為振蕩電路的工作電壓，第二輸出輸入到補(bǔ)償電路作為補(bǔ)償電路的輸入電壓；補(bǔ)償電路的輸出作為振蕩電路的偏置電壓。本實(shí)用新型的振蕩器通過產(chǎn)生一個(gè)隨溫度和工藝變化的偏置電壓來控制振蕩電路的振蕩頻率，實(shí)現(xiàn)自動(dòng)補(bǔ)償振蕩器的輸出頻率偏差。當(dāng)溫度升高導(dǎo)致振蕩電路頻率升高時(shí)，補(bǔ)償電路產(chǎn)生一個(gè)隨溫度降低的控制電壓，從而補(bǔ)償頻率的下降；當(dāng)工藝角從SS到FF變化時(shí)，振蕩電路也是升高的，補(bǔ)償電路產(chǎn)生一個(gè)隨工藝降低的控制電壓，從而補(bǔ)償頻率的下降。
文檔編號(hào)H03B5/04GK202261165SQ201120354860
公開日2012年5月30日 申請(qǐng)日期2011年9月21日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者劉佳欣, 文光俊, 王耀 申請(qǐng)人:電子科技大學(xué)