專利名稱：一種時鐘信號丟失檢測電路的制作方法
技術領域：
本實用新型涉及ー種時鐘信號丟失檢測電路及方法，屬于電子技術領域。通過時鐘信號丟失檢測電路及方法技術方案的實施，可以實現(xiàn)時鐘丟失檢測，避免由于電路系統(tǒng)使用的主時鐘丟失而不能維持系統(tǒng)的操作。
技術背景[0002]時鐘信號是數字集成電路和數模混合電路工作的基準信號，可能在電路系統(tǒng)的內部或外部產生。由于晶體振蕩器具有很高的品質因數，目前集成電路設計使用的時鐘信號大多數都由晶體振蕩器提供，時鐘信號的準確度和穩(wěn)定度決定了電路系統(tǒng)功能的可靠性。而時鐘信號的缺失和時鐘頻率的快慢對電路的工作狀態(tài)有很大的影響，可能導致電路系統(tǒng)無法正常操作或性能下降，因此在電路系統(tǒng)設計中需要一個時鐘信號丟失檢測電路。根據資源消耗和失效效果可以將時鐘檢測分為兩類時鐘丟失檢測和頻率偏移檢測。前者只能顯示時鐘是否丟失，后者能對時鐘信號的準確度進行具體分析。在現(xiàn)有技術中，對時鐘信號的檢測方法通常是在邏輯電路中放置計數器，將被檢測信號進行分頻，得到分頻后的信號，用高頻時鐘信號驅動計數器對分頻后的信號進行檢測。如果要求檢測時鐘的頻率高于被檢測時鐘的頻率，當被檢測時鐘的頻率很高時，檢測時鐘頻率的選擇將成為技術瓶頸。另ー方面，隨著集成電路的深亞微米制造エ藝以及設計技術的迅速發(fā)展，芯片設計的復雜性迅速増加，而市場競爭的壓カ迫使設計者應該最大限度地縮短設計周期。如何利用前人的成功設計經驗和設計資料十分必要，這就要求設計者能夠重復使用已經設計并經過驗證的知識產權模塊IP(Intellectual Property)。由于IP核已經進行了驗證,設計者可以專注于整個系統(tǒng)的設計，從而提高設計速度，充分利用現(xiàn)有資源，降低成本，縮短產品上市時間。

實用新型內容實用新型目的針對現(xiàn)有技術中存在的問題與不足，本實用新型提供一種簡單、有效、穩(wěn)定的時鐘信號丟失檢測的電路及方法。技術方案一種時鐘信號丟失檢測電路，包括分頻模塊、計數模塊、移位模塊、比較模塊和檢測模塊；所述分頻模塊的輸出端連接移位模塊的輸入端；所述移位模塊的輸出端連接比較模塊；所述比較模塊的輸出為計數器的重載信號；所述檢測模塊在檢測時鐘的上升沿觸發(fā)時，根據計算模塊的計數值是否為O來判斷被檢測時鐘是否丟失。所述分頻模塊包括第一集成觸發(fā)器。所述計數模塊包括一個計數器。所述移位模塊包括第二集成觸發(fā)器、第三集成觸發(fā)器、第四集成觸發(fā)器和第五集成觸發(fā)器；第二集成觸發(fā)器的輸出為第三集成觸發(fā)器的輸入，第三集成觸發(fā)器的輸出為第四集成觸發(fā)器的輸入，第四集成觸發(fā)器的輸出為第五集成觸發(fā)器的輸入，第二集成觸發(fā)器的輸入為分頻模塊的檢測時鐘的二分頻時鐘信號；在被檢測時鐘的上升沿觸發(fā)時，第二集成觸發(fā)器、第三集成觸發(fā)器和第四集成觸發(fā)器的輸出依次移位。所述比較模塊包括一個與門、第一比較器、第二比較器和第三比較器；第一比較器把第二集成觸發(fā)器的輸出與第三集成觸發(fā)器的輸出進行比較，第二比較器把第三集成觸發(fā)器的輸出與第四集成觸發(fā)器的輸出進行比較，第三比較器把第四集成觸發(fā)器的輸出與第五集成觸發(fā)器的輸出進行比較；第一比較器、第二比較器和第三比較器的輸出作為與門的輸入，與門的輸出為計數器的重載信號。所述檢測模塊包括一個或門和第六觸發(fā)器。 一種用于上述的時鐘信號丟失檢測電路的方法，時鐘信號丟失檢測電路接收穩(wěn)定的檢測時鐘和被檢測時鐘兩個時鐘信號，其中檢測時鐘為低頻時鐘，被檢測時鐘為高頻時鐘；由檢測時鐘指示被檢測時鐘是否丟失，實現(xiàn)過程分為五個部分分頻部分、計數部分、移位部分、比較部分、檢測部分。所述分頻部分通過第一集成觸發(fā)器，接收檢測時鐘作為時鐘脈沖CP，輸出檢測時鐘的二分頻時鐘信號，并與檢測時鐘同步；所述計數部分通過ー個計數器，計數使能后，由重載信號控制計數器是否重載，重載信號為I吋，計數器重新加載計數值，重載信號為O吋，計數器遞減計數至O ;計數器的計數器遞減計數至O以后，如果重載信號仍然為0，則計數器保持為O不變，計數器既不復位也不便能時，計數器保持為O;所述移位部分包括第二集成觸發(fā)器、第三集成觸發(fā)器、第四集成觸發(fā)器和第五集成觸發(fā)器；第二集成觸發(fā)器的輸出為第三集成觸發(fā)器的輸入，第三集成觸發(fā)器的輸出為第四集成觸發(fā)器的輸入，第四集成觸發(fā)器的輸出為第五集成觸發(fā)器的輸入，第二集成觸發(fā)器的輸入為分頻模塊的檢測時鐘的二分頻時鐘信號；在被檢測時鐘的上升沿觸發(fā)時，第二集成觸發(fā)器、第三集成觸發(fā)器和第四集成觸發(fā)器的輸出依次移位；比較部分包括ー個與門、第一比較器、第二比較器和第三比較器；第一比較器把第ニ集成觸發(fā)器的輸出與第三集成觸發(fā)器的輸出進行比較，第二比較器把第三集成觸發(fā)器的輸出與第四集成觸發(fā)器的輸出進行比較，第三比較器把第四集成觸發(fā)器的輸出與第五集成觸發(fā)器的輸出進行比較；第一比較器、第二比較器和第三比較器的輸出作為與門的輸入，與門的輸出為計數器的重載信號；檢測部分包括一個或門和第六觸發(fā)器，在檢測時鐘的上升沿觸發(fā)時，根據計數值是否為O來判斷被檢測時鐘是否丟失，當計數值不為O吋，則被檢測時鐘信號丟失；系統(tǒng)復位，檢測時鐘的二分頻時鐘信號為空信號，計數器清零，第一集成觸發(fā)器、第二集成觸發(fā)器、第三集成觸發(fā)器、第四集成觸發(fā)器、第五集成觸發(fā)器和第六集成觸發(fā)器清零，計數器重載信號清零，時鐘丟失信號清零。所述計數器的重載信號由檢測時鐘頻率和被檢測時鐘頻率的比值決定。計數器的計數值是否重載由比較器的比較結果決定；當第二集成觸發(fā)器的輸出等于第三集成觸發(fā)器的輸出，第四集成觸發(fā)器的輸出等于第五集成觸發(fā)器的輸出，而第三集成觸發(fā)器的輸出不等于第四集成觸發(fā)器的輸出時，重載信號為1，計數器重載。有益效果本實用新型提供的時鐘信號丟失檢測電路及方法通過檢測時鐘信號是否丟失，以保證集成電路系統(tǒng)能夠正常操作，節(jié)省邏輯資源，提高集成電路系統(tǒng)的整體性能。并且在IP模塊復用的專用集成電路設計中提供ー種通用的解決方法，縮短產品研制時間，同時降低設計成本。

圖I為本實用新型實施例時鐘信號丟失檢測電路的電路原理圖；圖2為本實用新型實施例時鐘信號丟失檢測方法的檢測波形圖。
具體實施方式
以下結合附圖和具體實施例，進ー步闡明本實用新型，應理解這些實施例僅用于說明本實用新型而不用于限制本實用新型的范圍，在閱讀了本實用新型之后，本領域技術人員對本實用新型的各種等價形式的修改均落于本申請所附權利要求所限定的范圍。 如圖I所示時鐘信號丟失檢測電路是在SoC(system on chip,片上系統(tǒng))中用語言實現(xiàn)的ー個實例。該時鐘信號丟失檢測電路包括ー個η位集成計數器Α，六個集成觸發(fā)器(即，第一觸發(fā)器B、第二觸發(fā)器C、第三觸發(fā)器D、第四觸發(fā)器Ε、第五觸發(fā)器F和第六觸發(fā)器G)，三個一位集成數據比較器(即，第一比較器H、第二比較器I、第三比較器J)，ー個三輸入與門K, ー個η輸入或門し從外部輸入ー個穩(wěn)定的檢測時鐘CLKREF (低頻時鐘)，一個被檢測時鐘CLKDET (高頻時鐘)，使能信號ΕΝ，復位信號RESET，計數重新加載值CNTVALUE。CNTVALUE = 腿T/faKKEF其中，第一觸發(fā)器B的CP端接收被檢測時鐘CLKDET，直接清除端RD接收復位信號RESET,其輸出端な與輸入端D相連，輸出端Q為檢測時鐘CLKREF的二分頻時鐘信號HALF_CLKREF。計數器A的CP端接收被檢測時鐘CLKDET，直接清除端^^接收復位信號RESET，計數使能端接收使能信號EN，數據輸入端Dtl Dn接收計數器重新加載值CNTVALUE，同步置數控制端；^接收重載信號RELOAD。輸出端Qtl-Qn與或門L的輸入端相連。第六觸發(fā)器G的CP端接收檢測時鐘CLKREF，直接清除端Rd接收復位信號RESET，輸入端D接收或門L的輸出信號，輸出端Q為時鐘丟失信號CLKL0SS。第二觸發(fā)器C、第三觸發(fā)器D、第四觸發(fā)器E、第五觸發(fā)器F的CP端接收被檢測時鐘CLKDET,直接清除端Rd接收復位信號RESET，第二觸發(fā)器C的輸入端D接收檢測時鐘CLKREF的二分頻時鐘信號HALF_CLKREF，輸出端Q與第三觸發(fā)器D的輸入端相連，第三觸發(fā)器D的輸出端Q與第四觸發(fā)器E的輸入端相連，第四觸發(fā)器E的輸出端與第五觸發(fā)器F的輸入端相連。第二觸發(fā)器C與第三觸發(fā)器D的輸出端分別與第一比較器H的兩個輸入端相連，第三觸發(fā)器D與第四觸發(fā)器E的輸出端分別與第二比較器I的兩個輸入端相連，第四觸發(fā)器E與第五觸發(fā)器F的輸出端分別與數據第三比較器J的兩個輸入端相連。第一比較器H的Fa = b輸出端、第二比較器I的;^;輸出端、第三比較器J的Fa = b輸出端分別和與門K的三個輸入端相連，與門K的輸出即為計數器重載信號RELOAD。上述電路的工作原理為檢測時鐘CLKREF經過第一觸發(fā)器B實現(xiàn)二分頻。第二觸發(fā)器C在被檢測時鐘CLKDET的上升沿對檢測時鐘CLKREF的二分頻時鐘信號HALF_CLKREF的當前值進行鎖存，輸出為CAPTURE1。第三觸發(fā)器D在被檢測時鐘CLKDET的上升沿對CAPTURE I進行鎖存，也即是對HALF_CLKREF的前一狀態(tài)值進行鎖存，輸出為CAPTURE2。第四觸發(fā)器E在被檢測時鐘CLKDET的上升沿對CAPTURE2進行鎖存，輸出為CAPTURE3。第五觸發(fā)器F在被檢測時鐘CLKDET的上升沿對CAPTURE3進行鎖存，輸出為CAPTURE4。CAPTURE I等于CAPTURE2時，第一比較器H的Fa = B輸出為I ;CAPTURE3等于CAPTURE4時，第三比較器J的Fa = B輸出為I ;CAPTURE2不等于CAPTURE3時，第二比較器I的G輸出為I。此時，與門K輸出的RELOAD信號的值為I。計數器使能，重載信號R ELOAD為I吋，在被檢測時鐘CLKDET的上升沿將數據CNTVALUE置入輸出端Qtl Qn，計數器重載；重載信號為O吋，計數器遞減計數至O。計數器遞減計數至O以后，如果重載信號仍然為0，則計數值保持為O不變。計數值為O時，或門L的輸出為O，第六觸發(fā)器G的輸出CLKL0SS為O ;計數值不為O時，或門L的輸出為1，第六觸發(fā)器G的輸出CLKL0SS為1，說明被檢測時鐘信號丟失。圖2描述了時鐘信號丟失檢測電路的檢測波形圖，假設開始時計數值DETCNT為0，CLKL0SS為O。從左往右看圖，第一個發(fā)生變化的是時鐘信號CLKDET、CLKREF和HALF_CLKREF,都是從 O 變?yōu)?I。經過ー個 CLKDET 周期，CAPTURE I 變?yōu)?1，CAPTURE2、CAPTURE3、CAPTURE4 仍然為 O。再經過ー個 CLKDET 周期，CAPTURE2 變?yōu)?1，CAPTURE3、CAPTURE4 仍然為
O。此時滿足 CAPTURE1 等于 CAPTURE2，CAPTURE3 等于 CAPTURE4，CAPTURE2 不等于 CAPTURE3的條件，RELOAD信號變?yōu)?，計數器重載，計數值為CNTVALUE。再經過ー個CLKDET周期，CAPTURE3變?yōu)?，則RELOAD變?yōu)?，計數器遞減計數。再經過CNTVALUE-1個CLKDET時鐘周期，計數器遞減至O。下ー個發(fā)生變化的是CLKREF和HALF_CLKREF，CLKREF從O變?yōu)?，HALF_CLKREF從I變?yōu)镺。在檢測時鐘CLKREF的上升沿觸發(fā)時，CLKL0SS仍然為O。如果這段過程中被檢測時鐘CLKDET丟失，在第二個CLKREF觸發(fā)時，計數器就不能遞減至O。DETCNT不等于0，所以CLKL0SS等于I?！N用于上述的時鐘信號丟失檢測電路的方法，時鐘信號丟失檢測電路接收穩(wěn)定的檢測時鐘CLKREF和被檢測時鐘CLKDET兩個時鐘信號，其中檢測時鐘CLKREF為低頻時鐘，被檢測時鐘CLKDET為高頻時鐘；由檢測時鐘CLKREF指示被檢測時鐘CLKDET是否丟失。分頻部分通過第一集成觸發(fā)器B，接收檢測時鐘CLKREF作為時鐘脈沖CP，輸出檢測時鐘的二分頻時鐘信號HALF_CLKREF，并與檢測時鐘CLKREF同步；計數部分，計數器A的CP端接收被檢測時鐘CLKDET，直接清除端^^接收復位信號RESET，計數使能端接收使能信號EN，數據輸入端Dtl Dn接收計數器重新加載值CNTVALUE，同步置數控制端Z萬接收重載信號RELOAD。輸出端Qtl-Qn與或門L的輸入端相連。第六觸發(fā)器G的CP端接收檢測時鐘CLKREF，直接清除端Rd接收復位信號RESET，輸入端D接收或門L的輸出信號，輸出端Q為時鐘丟失信號CLKL0SS。移位部分，第二觸發(fā)器C、第三觸發(fā)器D、第四觸發(fā)器E、第五觸發(fā)器F的CP端接收被檢測時鐘CLKDET，直接清除端Rd接收復位信號RESET，第二觸發(fā)器C的輸入端D接收檢測時鐘CLKREF的二分頻時鐘信號HALF_CLKREF，輸出端Q與第三觸發(fā)器D的輸入端相連，第三觸發(fā)器D的輸出端Q與第四觸發(fā)器E的輸入端相連，第四觸發(fā)器E的輸出端與觸發(fā)器的輸入端相連。第三觸發(fā)器D與第四觸發(fā)器E的輸出端分別與第一比較器H的兩個輸入端相連，第四觸發(fā)器E與第五觸發(fā)器F的輸出端分別與第二比較器I的兩個輸入端相連，第四觸發(fā)器E與第五觸發(fā)器F的輸出端分別與數據第三比較器J的兩個輸入端相連。比較部分，第一比較器H的FA = B輸出端、第二比較器I的;^;輸出端、第三比較器J的Fa = B輸出端分別和與門K的三個輸入端相連，與門K的輸出即為計數器重載信號RELOAD。檢測部分包括一個或門L和第六觸發(fā)器G，在檢測時鐘CLKREF的上升沿觸發(fā)時，根據計數值是否為O來判斷被檢測時鐘CLKDET是否丟失，當計數值不為O吋，則被檢測時鐘CLKDET信號丟失。
權利要求1.一種時鐘信號丟失檢測電路，其特征在于包括分頻模塊、計數模塊、移位模塊、t匕較模塊和檢測模塊；所述分頻模塊的輸出端連接移位模塊的輸入端；所述移位模塊的輸出端連接比較模塊；所述比較模塊的輸出為計數器的重載信號；所述檢測模塊在檢測時鐘的上升沿觸發(fā)時，根據計算模塊的計數值是否為O來判斷被檢測時鐘是否丟失。
2.如權利要求I所述的時鐘信號丟失檢測電路，其特征在于所述分頻模塊包括第一集成觸發(fā)器。
3.如權利要求I所述的時鐘信號丟失檢測電路，其特征在于所述計數模塊包括ー個計數器。
4.如權利要求I所述的時鐘信號丟失檢測電路，其特征在于所述移位模塊包括第二集成觸發(fā)器、第三集成觸發(fā)器、第四集成觸發(fā)器和第五集成觸發(fā)器；第二集成觸發(fā)器的輸出為第三集成觸發(fā)器的輸入，第三集成觸發(fā)器的輸出為第四集成觸發(fā)器的輸入，第四集成觸發(fā)器的輸出為第五集成觸發(fā)器的輸入，第二集成觸發(fā)器的輸入為分頻模塊的檢測時鐘的ニ分頻時鐘信號；在被檢測時鐘的上升沿觸發(fā)時，第二集成觸發(fā)器、第三集成觸發(fā)器和第四集成觸發(fā)器的輸出依次移位。
5.如權利要求I所述的時鐘信號丟失檢測電路，其特征在于所述比較模塊包括ー個與門、第一比較器、第二比較器和第三比較器；第一比較器把第二集成觸發(fā)器的輸出與第三集成觸發(fā)器的輸出進行比較，第二比較器把第三集成觸發(fā)器的輸出與第四集成觸發(fā)器的輸出進行比較，第三比較器把第四集成觸發(fā)器的輸出與第五集成觸發(fā)器的輸出進行比較；第ー比較器、第二比較器和第三比較器的輸出作為與門的輸入，與門的輸出為計數器的重載信號。
6.如權利要求I所述的時鐘信號丟失檢測電路，其特征在于所述檢測模塊包括ー個或門和第六觸發(fā)器。
專利摘要本實用新型公開了一種時鐘信號丟失檢測電路及方法，電路包括分頻模塊、計數模塊、移位模塊、比較模塊和檢測模塊。方法用低頻時鐘檢測高頻時鐘，實現(xiàn)過程分為五個部分分頻部分、計數部分、移位部分、比較部分、檢測部分。本實用新型提供的時鐘信號丟失檢測電路及方法通過檢測時鐘信號是否丟失，以保證集成電路系統(tǒng)能夠正常操作，節(jié)省邏輯資源，提高集成電路系統(tǒng)的整體性能。并且在IP模塊復用的專用集成電路設計中提供一種通用的解決方法，縮短產品研制時間，同時降低設計成本。
文檔編號H03K21/40GK202364199SQ20112052061
公開日2012年8月1日 申請日期2011年12月13日 優(yōu)先權日2011年12月13日
發(fā)明者劉新寧, 單偉偉, 孫華芳, 王鎮(zhèn), 袁璐 申請人:東南大學