專利名稱：一種低溫漂失調(diào)自校準運算放大器電路的制作方法
技術領域：
本實用新型屬于電源領域，特別涉及ー種低溫漂失調(diào)自校準運算放大器電路，它主要應用于DC/DC轉(zhuǎn)換器，AC/DC轉(zhuǎn)換器，LED驅(qū)動器，D類功率放大器，高精度限流開關，電池保護芯片等。
背景技術：
近年來消費類電子市場持續(xù)擴張，集成電路電源領域也在飛速膨脹，伴隨著產(chǎn)品性能要求越來越高，電源類IC的性能要求也越來越苛刻。作為所有電源類產(chǎn)品的核心模塊基準電壓源一直受到驅(qū)動能力不足的困擾，采用運算放大器作為驅(qū)動級可以提高基準電壓 源的驅(qū)動能力卻由于運放本身的失調(diào)給系統(tǒng)帶來直流偏差，大大影響了系統(tǒng)的性能。

實用新型內(nèi)容本實用新型的目地是提供ー種低溫漂失調(diào)自校準運算放大器電路，它通過失調(diào)信息的動態(tài)存儲大大降低了運算放大器的失調(diào)電壓，從而在保證電路驅(qū)動能力的前提下大大降低了系統(tǒng)的直流偏差，改善了系統(tǒng)的性能。本實用新型的技術方案是提供ー種低溫漂失調(diào)自校準運算放大器電路，包括增益級和輸出級，其特征是增益級包括增益單元AMP_CELL1、增益單元AMP_CELL2，和6個開關；輸出級包括一個電流源構成的偏置模塊、三個電容、六個開關、4個P型MOS管和5個N型MOS管，所述的增益單元AMP_CELL1或增益單元AMP_CELL2包括一個電容、兩個電阻、一個開關、10個P型MOS管和4個N型MOS管，第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極、第五P型MOS管MP5的源極、電容C的一端、第八P型MOS管MP8的源極和電阻Rl的一端連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極和第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極與差分信號輸入端的正端Vin+連接，第三P型MOS管MP3的柵極與差分信號輸入端的負端Vin-連接；第二 P型MOS管MP2的漏極、第三N型MOS管N3的源極和第十P型MOS管MPlO的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管N4的源極和第九P型MOS管MP9的漏極連接；第四P型MOS管MP4的柵極和第五P型MOS管MP5的柵極連接；第三N型MOS管N3的柵極和第四N型MOS管N4的柵極連接；第一 N型MOS管NI的柵極和第二 N型MOS管N2的柵極連接；第一 N型MOS管NI的源極、第二 N型MOS管N2的源極和電阻R2的一端連接；第九P型MOS管MP9的柵極、電容C的另一端、開關SI的一端和單端信號輸出端Vo連接；第八P型MOS管MP8的漏極、第九P型MOS管MP9的源極和第十P型MOS管MPlO的源極連接；第十P型MOS管MPlO的柵極、電阻Rl的另一端和電阻R2的另一端連接；第四P型MOS管MP4的漏極和第六P型MOS管MP6的源極連接 ，第五P型MOS管MP5的漏極和第七P型MOS管MP7的源極連接；第六P型MOS管MP6的漏極和第三N型MOS管N3的漏極連接；第七P型MOS管MP7的漏極、第四N型MOS管N4的漏極和開關SI的另一端連接。所述的增益単元包含三級第一級為跨導級，跨導級包括第一 P型MOS管MPl、第二 P型MOS管MP2、第三P型MOS管MP3 ;第一 P型MOS管MPl為跨導級電流源，第二 P型MOS管MP2、第三P型MOS管MP3為P型差分對管，構成增益単元的跨導器件，將輸入電壓信號轉(zhuǎn)化為電流；第二級為阻抗級，包括第四P型MOS管MP4、第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第一 N型MOS管MNl、第二 N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4組成共源共柵電流鏡；阻抗級將電流信號轉(zhuǎn)化為電壓信號，并產(chǎn)生足夠的増益；第三級為失調(diào)信息存儲級，包括 第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10，分壓電阻R1、R2提供接近VDD/2的直流偏置；第八P型MOS管MP8為第三級電流源；第九P型MOS管MP9、第十P型MOS管MPlO為P型差分對管，用于將存儲的失調(diào) 電壓信號轉(zhuǎn)化為電流信號，由于失調(diào)電壓往往較小，因此第三級需要較小的跨導，因此MP9、MPlO采用倒比管。所述的第一增益單元AMP_CELL1的反相輸入端Vin_、開關S2的一端和開關S3的一端連接；開關S3的另一端、開關S5的另一端、第^ P型MOS管MPll的漏極、第^ N型MOS管麗11的漏極、電容C2的一端、電容C3的一端、電容C4的一端、輸出端Vo連接；增益單元AMP_CELL2的反相輸入端Vin-、開關S4的一端和開關S5的一端連接；增益單元AMP_CELLl的同相輸入端Vin+、增益單元AMP_CELL2的同相輸入端Vin+、開關S2的另一端、開關S4的一端和信號輸入端Vin連接；增益單元AMP_CELL1的輸出端和開關S6的一端連接；±曾益單元AMP_CELL2的輸出端和開關S7的一端連接；開關S6的另一端連接、開關S7的另ー端連接、電容C2的另一端、第i^一 P型MOS管MPll的柵極和第十二 P型MOS管MP12的柵極連接；第^^一 P型MOS管MPll的源極、第十二 P型MOS管MP12的源極、第十三P型MOS管MP13的源極、第十四P型MOS管MP14的源極、電容C3的另一端和電流源IB的流入方向連接；第^^一 N型MOS管麗11的源極、第十二 N型MOS管麗12的源極、第十三N型MOS管麗13的源極、第十四N型MOS管麗14的源極、第十五N型MOS管麗15的源極和電容C4的另一端連接；第十二 P型MOS管MP12的漏極、第十二 N型MOS管麗12的漏極、第十二 N型MOS管匪12的柵極和第十三N型MOS管匪13的柵極連接；第^^一 N型MOS管Nll的柵極、第十三N型MOS管匪13的漏極和第十三P型MOS管MP13的漏極連接；第十三P型MOS管MP13的柵極、第十四P型MOS管MP14的柵極、第十四P型MOS管MP14的漏極、第十四N型MOS管匪14的柵極、第十四N型MOS管匪14的漏極和第十五N型MOS管匪15的柵極連接；電流源IB的流出方向和第十五N型MOS管麗15的漏極連接。所述的輸出級的電流源構成偏置模塊包括3個雙極型晶體管，8個P型MOS管，6個N型MOS管、9個電阻和I個電容，其中，第一 P型MOS管MPl的柵極與使能端EN連接；第一 P型MOS管MPl的漏極與第一N型MOS管匪I的漏極、柵極以及第ニ N型MOS管匪2的柵極連接；第一 N型MOS管匪I的源極與第一 P型雙極型晶體管Pl的射極連接；第二 P型MOS管MP2的漏扱、柵極，第三P型MOS管MP3的柵極與第二 N型MOS管匪2的漏極連接；第三P型MOS管MP3的漏極、第四P型MOS管MP4的漏極與零溫漂電流輸出端Iout連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的漏極、第五P型MOS管MP5的柵極、電阻R2的一端與電阻R3的一端連接；第一 N型雙極型晶體管NI的集電極、電阻R2另一端與第三N型MOS管匪3的柵極連接；第ニ N型雙極型晶體管N2的集電極、電阻R3另一端與第四N型MOS管MN4的柵極連接；第ニ N型雙極型晶體管N2的發(fā)射極與電阻R4的一端連接 ，第一 N型雙極型晶體管NI的基極、第二 N型雙極型晶體管N2的基板、電阻R6的一端與電阻R7的一端連接；第六P型MOS管MP6的漏極、第六P型MOS管MP6的柵極、第三N型MOS管匪3的漏極與第七P型MOS管MP7的柵極連接；第三N型MOS管麗3的源極、第四N型MOS管MN4的源極與第五N型MOS管匪5的漏極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極、第八P型MOS管MP8的柵極與電容Cl 一端連接 ，第五N型MOS管匪5的柵極、第六N型MOS管MN6的漏極、第六N型MOS管MN6的漏極與電阻R6的一端連接；電阻R6的另一端、電阻R9的一端與第八P型MOS管MP8的漏極連接；電阻R9的另一端與電容Cl的另一端連接。所述的增益單元AMP_CELL1、增益單元AMP_CELL2中的第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極、第三P型MOS管MP3的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極、第六P型MOS管MP6的源極、第七 P型MOS管MP7的源極、第八P型MOS管MP8的源極與電阻R8的另一端與電源VDD連接。所述的增益單元AMP_CELL1、增益單元AMP_CELL2中的第一 P型雙極型晶體管Pl的集電極、第一 P型雙極型晶體管Pl的基板、電阻Rl的另一端、第一 N型雙極型晶體管NI的發(fā)射扱、電阻R4的另一端、第五N型MOS管匪5的源扱、電阻R7的另一端、第六N型MOS管MN6的源極與地GND連接。本實用新型的優(yōu)點包括兩個增益単元、ー個偏置模塊、三個電容、一個電流源、六個開關、4個P型MOS管和5個N型MOS管，其中每個增益単元包括一個電容、兩個電阻、ー個開關、10個P型MOS管和4個N型MOS管；該電路克服了傳統(tǒng)運算放大器失調(diào)大，溫度系數(shù)大，驅(qū)動能力不足等缺點，適用于直流失調(diào)要求苛刻等精密電路領域。該電路采用折疊共源共柵結構作為放大器的增益級，獲得了高電壓增益和高電源抑制比；采用了 MOS電容存儲運放因エ藝偏差等因素帶來的失調(diào)信息，并在閉環(huán)使用時逐次自動校準，實現(xiàn)了低的直流失調(diào)；采用了溫度補償技術實現(xiàn)了較低的溫度系數(shù)；采用了 AB類的推挽輸出，獲得了聞的驅(qū)動能力。

下面結合實施例附圖對本實用新型作進ー步說明圖I是本實用新型實施例失調(diào)自校準運算放大器包含増益級和輸出級兩級電路圖；圖2是運算放大器增益單元；圖3是偏置模塊電路圖；圖4 Ca)是失調(diào)自校準運算放大器的工作過程；圖4 (b)是經(jīng)過多周期的迭代逐漸減小運算放大器的失調(diào)誤差。
具體實施方式
如圖I所示，ー種低溫漂失調(diào)自校準運算放大器電路，包括增益級和輸出級，其中，增益級包含2個增益単元和6個開關；輸出級包括一個電流源構成的偏置模塊、三個電容、六個開關、4個P型MOS管和5個N型MOS管，圖2給出增益單元具體電路圖，增益單元包含三級第一級為跨導級，跨導級包括第一 P型MOS管MP1、第二 P型MOS管MP2、第三P型MOS管MP3 ;第一 P型MOS管MPl為跨導級電流源，第二 P型MOS管MP2、第三P型MOS管MP3為P型差分對管，構成增益単元的跨導器件，將輸入電壓信號轉(zhuǎn)化為電流。第二級為阻抗級，包括第四P型MOS管MP4、第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第一 N型MOS管MNl 、第二 N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4組成共源共柵電流鏡。阻抗級將電流信號轉(zhuǎn)化為電壓信號，并產(chǎn)生足夠的增益。第三級為失調(diào)信息存儲級，包括 第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10，分壓電阻R1、R2提供接近VDD/2的直流偏置；第八P型MOS管MP8為第三級電流源。第九P型MOS管MP9、第十P型MOS管MPlO為P型差分對管，用于將存儲的失調(diào)電壓信號轉(zhuǎn)化為電流信號，由于失調(diào)電壓往往較小，因此第三級需要較小的跨導，因此MP9、MPlO采用倒比管。增益單元AMP_CELL1的反相輸入端Vin-、開關S2的一端和開關S3的一端連接；開關S3的另一端、開關S5的另一端、第i^一 P型MOS管MPll的漏極、第i^一 N型MOS管匪11的漏極、電容C2的一端、電容C3的一端、電容C4的一端、輸出端Vo連接；增益單元AMP_CELL2的反相輸入端Vin-、開關S4的一端和開關S5的一端連接；增益單元AMP_CELL1的同相輸入端Vin+、增益單兀AMP_CELL2的同相輸入端Vin+、開關S2的另一端、開關S4的一端和信號輸入端Vin連接；增益單元AMP_CELL1的輸出端和開關S6的一端連接；增益單元AMP_CELL2的輸出端和開關S7的一端連接；開關S6的另一端連接、開關S7的另一端連接、電容C2的另一端、第i^一 P型MOS管MPll的柵極和第十二 P型MOS管MP12的柵極連接；第i^一 P型MOS管MPll的源極、第十二 P型MOS管MP12的源極、第十三P型MOS管MP13的源極、第十四P型MOS管MP14的源扱、電容C3的另一端和電流源IB的流入方向連接；第i^一 N型MOS管麗11的源極、第十二 N型MOS管麗12的源極、第十三N型MOS管麗13的源極、第十四N型MOS管麗14的源極、第十五N型MOS管麗15的源極和電容C4的另一端連接；第十二 P型MOS管MP12的漏極、第十二 N型MOS管匪12的漏極、第十二 N型MOS管匪12的柵極和第十三N型MOS管匪13的柵極連接；第^^一 N型MOS管Nll的柵極、第十三N型MOS管匪13的漏極和第十三P型MOS管MP13的漏極；第十三P型MOS管MP13的柵極、第十四P型MOS管MP14的柵極、第十四P型MOS管MP14的漏極、第十四N型MOS管麗14四的柵極、第十四N型MOS管麗14四的漏極和第十五N型MOS管麗15四的柵極；電流源IB的流出方向和第十五N型MOS管麗15的漏極連接。其中增益單元，包括一個電容、兩個電阻、ー個開關、10個P型MOS管和4個N型MOS管，第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極、第五P型MOS管MP5的源極、電容C的一端、第八P型MOS管MP8的源極和電阻Rl的一端連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極和第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極與差分信號輸入端的正端Vin+連接，第三P型MOS管MP3的柵極與差分信號輸入端的負端Vin-連接；第二 P型MOS管MP2的漏極、第三N型MOS管N3的源極和第十P型MOS管MPlO的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管N4的源極和第九P型MOS管MP9的漏極連接；第四P型MOS管MP4的柵極和第五P型MOS管MP5的柵極連接；第三N型MOS管N3的柵極和第四N型MOS管N4的柵極連接 ，第一 N型MOS管NI的柵極和第二 N型MOS管N2的柵極連接；第一 N型MOS管NI的源極、第二 N型MOS管N2的源極和電阻R2的一端連接；第九P型MOS管MP9的柵極、電容C的另一端、開關SI的一端和單端信號輸出端Vo連接；第八P型MOS管MP8的漏極、第九P型MOS管MP9的源極和第十P型MOS管MPlO的源極連接；第十P型MOS管MPlO的柵極、電阻Rl的另一端和電阻R2的另一端連接；第四P型MOS管MP4的漏極和第六P型MOS管MP6的源極連接 ，第五P型MOS管MP5的漏極和第七P型MOS管MP7的源極連接 ’第六P型MOS管MP6的漏極和第三N型MOS管N3的漏極連接；第七P型MOS管MP7的漏極、第四N型MOS管N4的漏極和開關SI的另一端連接。其中偏置模塊如圖3所示，包括3個雙極型晶體管，8個P型MOS管，6個N型MOS管、9個電阻和I個電容。其特征是第一 P型MOS管MPl的柵極與使能端EN連接；第一 P型MOS管MPl的漏極與第一 N型MOS管匪I的漏極、柵極以及第ニ N型MOS管匪2的柵極連接；第一 N型MOS管匪I的源極與第一 P型雙極型晶體管Pl的射極連接；第二 P型MOS管MP2的漏扱、柵極，第三P型MOS管MP3的柵極與第二 N型MOS管匪2的漏極連接；第三P型MOS管MP3的漏極、第四P型MOS管MP4的漏極與零溫漂電流輸出端Iout連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的漏極、第五P型MOS管MP5的柵極、電阻R2的一端與電阻R3的一端連接；第一 N型雙極型晶體管NI的集電極、電阻R2另一端與第三N型MOS管匪3的柵極連接；第ニ N型雙極型晶體管N2的集電極、電阻R3另一端與第四N型MOS管MN4的柵極連接；第ニ N型雙極型晶體管N2的發(fā)射極與電阻R4的一端連接 ，第一 N型雙極型晶體管NI的基極、第二 N型雙極型晶體管N2的基板、電阻R6的一端與電阻R7的一端連接；第六P型MOS管MP6的漏極、第六P型MOS管MP6的柵極、第三N型MOS管匪3的漏極與第七P型MOS管MP7的柵極連接；第三N型MOS管麗3的源極、第四N型MOS管MN4的源極與第五N型MOS管匪5的漏極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極、第八P型MOS管MP8的柵極與電容Cl 一端連接 ，第五N型MOS管匪5的柵極、第六N型MOS管MN6的漏極、第六N型MOS管MN6的漏極與電阻R6的一端連接；電阻R6的另一端、電阻R9的一端與第八P型MOS管MP8的漏極連接；電阻R9的另一端與電容Cl的另一端連接。第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極、第三P型MOS管MP3的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極、第六P型MOS管MP6的源極、第七P型MOS管MP7的源極、第八P型MOS管MP8的源極與電阻R8的另一端與電源VDD連接。第一 P型雙極型晶體管Pl的集電極、第一 P型雙極型晶體管Pl的基極、電阻Rl的另一端、第一 N型雙極型晶體管NI的發(fā)射扱、電阻R4的另一端、第五N型MOS管麗5的源極、電阻R7的另一端、第六N型MOS管MN6的源極與地GND連接。如圖3所示，偏置模塊中，MP1-MP3、麗1-MN2、PI、Rl組成的電路產(chǎn)生負溫度
V
系數(shù)電流ニMP4-MP5、MN1-MN2、NI、N2、R2-R5組成的電路產(chǎn)生PTAT電流
權利要求1.ー種低溫漂失調(diào)自校準運算放大器電路，包括增益級和輸出級，其特征是增益級包括增益單元AMP_CELL1、增益單元AMP_CELL2，和6個開關；輸出級包括一個電流源構成的偏置模塊、三個電容、六個開關、4個P型MOS管和5個N型MOS管， 所述的增益單元AMP_CELL1或增益單元AMP_CELL2包括一個電容、兩個電阻、ー個開關、I O個P型MOS管和4個N型MOS管，第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極、第五P型MOS管MP5的源極、電容C的一端、第八P型MOS管MP8的源極和電阻Rl的一端連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極和第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極與差分信號輸入端的正端Vin+連接，第三P型MOS管MP3的柵極與差分信號輸入端的負端Vin-連接；第二 P型MOS管MP2的漏極、第三N型MOS管N3的源極和第十P型MOS管MPlO的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管N4的源極和第九P型MOS管MP9的漏極連接；第四P型MOS管MP4的柵極和第五P型MOS管MP5的柵極連接；第三N型MOS管N3的柵極和第四N型MOS管N4的柵極連接；第一 N型MOS管NI的柵極和第二 N型MOS管N2的柵極連接；第一 N型MOS管NI的源極、第二 N型MOS管N2的源極和電阻R2的一端連接；第九P型MOS管MP9的柵極、電容C的另一端、開關SI的一端和單端信號輸出端Vo連接；第八P型MOS管MP8的漏極、第九P型MOS管MP9的源極和第十P型MOS管MPlO的源極連接；第十P型MOS管MPlO的柵極、電阻Rl的另一端和電阻R2的另一端連接；第四P型MOS管MP4的漏極和第六P型MOS管MP6的源極連接 ，第五P型MOS管MP5的漏極和第七P型MOS管MP7的源極連接；第六P型MOS管MP6的漏極和第三N型MOS管N3的漏極連接；第七P型MOS管MP7的漏極、第四N型MOS管N4的漏極和開關SI的另一端連接。
2.根據(jù)權利要求I所述的ー種低溫漂失調(diào)自校準運算放大器電路，其特征是所述的增益單元包含三級 第一級為跨導級，跨導級包括第一 P型MOS管MPl、第二 P型MOS管MP2、第三P型MOS管MP3 ;第一 P型MOS管MPl為跨導級電流源，第二 P型MOS管MP2、第三P型MOS管MP3為P型差分對管，構成增益単元的跨導器件，將輸入電壓信號轉(zhuǎn)化為電流； 第二級為阻抗級，包括第四P型MOS管MP4、第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第一 N型MOS管麗I、第二 N型MOS管麗2、第三N型MOS管麗3、第四N型MOS管MN4組成共源共柵電流鏡；阻抗級將電流信號轉(zhuǎn)化為電壓信號，并產(chǎn)生足夠的增益； 第三級為失調(diào)信息存儲級，包括 第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10，分壓電阻R1、R2提供接近VDD/2的直流偏置；第八P型MOS管MP8為第三級電流源；第九P型MOS管MP9、第十P型MOS管MPlO為P型差分對管，用于將存儲的失調(diào)電壓信號轉(zhuǎn)化為電流信號，由于失調(diào)電壓往往較小，因此第三級需要較小的跨導，因此MP9、MP10采用倒比管。
3.根據(jù)權利要求I所述的ー種低溫漂失調(diào)自校準運算放大器電路，其特征是所述的增益單元AMP_CELL1的反相輸入端Vin-、開關S2的一端和開關S3的一端連接；開關S3的另一端、開關S5的另一端、第i^一 P型MOS管MPll的漏極、第i^一 N型MOS管麗11的漏極、電容C2的一端、電容C3的一端、電容C4的一端、輸出端Vo連接；增益單元AMP_CELL2的反相輸入端Vin-、開關S4的一端和開關S5的一端連接；增益單兀AMP_CELL1的同相輸入端Vin+、增益單元AMP_CELL2的同相輸入端Vin+、開關S2的另一端、開關S4的一端和信號輸入端Vin連接；增益單元AMP_CELL1的輸出端和開關S6的一端連接；增益單元AMP_CELL2的輸出端和開關S7的一端連接；開關S6的另一端連接、開關S7的另一端連接、電容C2的另一端、第i^一 P型MOS管MPll的柵極和第十二 P型MOS管MP12的柵極連接；第^^一P型MOS管MPll的源極、第十二 P型MOS管MP12的源極、第十三P型MOS管MP13的源極、第十四P型MOS-MPH的源極、電容C3的另一端和電流源IB的流入方向連接；第^^一 N型MOS管匪11的源極、第十二 N型MOS管匪12的源極、第十三N型MOS管匪13的源極、第十四N型MOS管匪14的源極、第十五N型MOS管匪15的源極和電容C4的另一端連接；第十二 P型MOS管MP12的漏極、第十二 N型MOS管麗12的漏極、第十二 N型MOS管麗12的柵極和第十三N型MOS管匪13的柵極連接；第^^一 N型MOS管NI I的柵極、第十三N型MOS管麗13的漏極和第十三P型MOS管MP13的漏極連接；第十三P型MOS管MP13的柵極、第十四P型MOS-MPH的柵極、第十四P型MOS-MPH的漏極、第十四N型MOS管麗14的柵極、第十四N型MOS管麗14的漏極和第十五N型MOS管麗15的柵極連接；電流源IB的流出方向和第十五N型MOS管麗15的漏極連接。
4.根據(jù)權利要求I所述的ー種低溫漂失調(diào)自校準運算放大器電路，其特征是所述的輸出級的電流源構成偏置模塊包括3個雙極型晶體管，8個P型MOS管，6個N型MOS管、9個電阻和I個電容，其中， 第一 P型MOS管MPl的柵極與使能端EN連接；第一 P型MOS管MPl的漏極與第一 N型MOS管匪I的漏極、柵極以及第ニ N型MOS管匪2的柵極連接；第一 N型MOS管匪I的源極與第一 P型雙極型晶體管Pl的射極連接；第二 P型MOS管MP2的漏極、柵極，第三P型MOS管MP3的柵極與第二 N型MOS管麗2的漏極連接；第三P型MOS管MP3的漏極、第四P型MOS管MP4的漏極與零溫漂電流輸出端Iout連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的漏極、第五P型MOS管MP5的柵極、電阻R2的一端與電阻R3的一端連接；第一 N型雙極型晶體管NI的集電極、電阻R2另一端與第三N型MOS管匪3的柵極連接；第二N型雙極型晶體管N2的集電極、電阻R3另一端與第四N型MOS管MN4的柵極連接；第二 N型雙極型晶體管N2的發(fā)射極與電阻R4的一端連接；第一 N型雙極型晶體管NI的基極、第ニ N型雙極型晶體管N2的基板、電阻R6的一端與電阻R7的一端連接；第六P型MOS管MP6的漏極、第六P型MOS管MP6的柵極、第三N型MOS管匪3的漏極與第七P型MOS管MP7的柵極連接 ,第三N型MOS管麗3的源極、第四N型MOS管MN4的源極與第五N型MOS管麗5的漏極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極、第八P型MOS管MP8的柵極與電容Cl 一端連接；第五N型MOS管匪5的柵極、第六N型MOS管MN6的漏極、第六N型MOS管MN6的漏極與電阻R6的一端連接；電阻R6的另一端、電阻R9的一端與第八P型MOS管MP8的漏極連接；電阻R9的另一端與電容Cl的另一端連接。
5.根據(jù)權利要求I所述的ー種低溫漂失調(diào)自校準運算放大器電路，其特征是所述的增益單元AMP_CELL1、增益單元AMP_CELL2中的第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極、第三P型MOS管MP3的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極、第六P型MOS管MP6的源極、第七P型MOS管MP7的源極、第八P型MOS管MP8的源極與電阻R8的另一端與電源VDD連接。
6.根據(jù)權利要求I所述的ー種低溫漂失調(diào)自校準運算放大器電路，其特征是所述的增益單元AMP_CELL1、增益單元AMP_CELL2中的第一 P型雙極型晶體管Pl的集電極、第一 P型雙極型晶體管Pl的基極、電阻Rl的另一端、第一 N型雙極型晶體管NI的發(fā)射極、電阻R4的另一端、第五N型MOS管麗5的源極、電阻R7的另一端、第六N型MOS管MN6的源極與地GND連接。
專利摘要本實用新型涉及一種低溫漂失調(diào)自校準運算放大器電路，它包括兩個增益單元、一個偏置模塊、三個電容、一個電流源、六個開關、4個P型MOS管和5個N型MOS管,其中每個增益單元包括一個電容、兩個電阻、一個開關、10個P型MOS管和4個N型MOS管；它采用折疊共源共柵結構作為放大器的增益級，獲得了高電壓增益和高電源抑制比；采用了MOS電容存儲運放因工藝偏差等因素帶來的失調(diào)信息，并在閉環(huán)使用時逐次自動校準，實現(xiàn)了低的直流失調(diào)；采用了溫度補償技術實現(xiàn)了較低的溫度系數(shù)；采用了AB類的推挽輸出，獲得了高的驅(qū)動能力。
文檔編號H03F3/20GK202455317SQ20112053458
公開日2012年9月26日 申請日期2011年12月20日 優(yōu)先權日2011年12月20日
發(fā)明者孫權, 王曉飛, 袁曉云 申請人:西安航天民芯科技有限公司