專利名稱：A/d轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
[針對(duì)關(guān)聯(lián)申請(qǐng)的記載]本發(fā)明基于日本發(fā)明專利申請(qǐng)?zhí)卦?010-012100號(hào)(2010年I月22日申請(qǐng))主張優(yōu)先權(quán)，引用該申請(qǐng)的全部記載內(nèi)容并組合記載到本申請(qǐng)中。本發(fā)明涉及將模擬信號(hào)變換成數(shù)字信號(hào)的Α/D轉(zhuǎn)換電路。
背景技術(shù)：
近年來(lái)，數(shù)字技術(shù)的發(fā)展非常顯著，因而針對(duì)進(jìn)行從模擬信號(hào)向數(shù)字信號(hào)的變換的Α/D轉(zhuǎn)換裝置也逐漸提高了高速化、低電カ化、小型化的要求。作為電路構(gòu)成小規(guī)模、可 以實(shí)現(xiàn)高速且低電力的Α/D轉(zhuǎn)換的Α/D轉(zhuǎn)換電路，公知一種下述的電路構(gòu)成將閃速型I比特(bit)A/D轉(zhuǎn)換器(具備少數(shù)放大電路、比較器、選擇器)進(jìn)行多級(jí)連接而得到所期望的精度/分辨能力(比特?cái)?shù))的電路構(gòu)成(例如，參照非專利文獻(xiàn)I)。圖9是用于說(shuō)明在非專利文獻(xiàn)I中記載的關(guān)聯(lián)技術(shù)的圖。在圖9中示出使具備有差動(dòng)的放大電路11 13、比較器14及選擇器15的閃速型I比特Α/D轉(zhuǎn)換器10’進(jìn)行多級(jí)(N級(jí))級(jí)聯(lián)連接(cascade connection)而成的電路的整體構(gòu)成(開(kāi)始的3級(jí))。此夕卜，圖9是為了說(shuō)明該關(guān)聯(lián)技術(shù)而由本發(fā)明者制成的。圖10是用于說(shuō)明圖9的I比特Α/D轉(zhuǎn)換器10’(各級(jí)的構(gòu)成相同)的構(gòu)成的圖。在圖10中示出初級(jí)的構(gòu)成。圖11(A)、圖11⑶是用于說(shuō)明與圖10的I比特Α/D轉(zhuǎn)換器10’的放大電路11、12>13的輸出Va、Vb、Vc的輸入電壓相應(yīng)的直流(DC)傳輸特性(輸入電壓對(duì)輸出電壓的輸入輸出特性)、以及比較器的輸出ADOUT的圖，圖11 (C)是說(shuō)明選擇器15的輸出Voa、Vob的DC傳輸特性的圖。在圖11(A)、圖Il(C)中，橫軸(X軸)為輸入電壓，縱軸(Y軸)為輸出電壓。圖11(D)、圖Il(E)是表示選擇器15的選擇式樣的圖。圖10、圖11都是為了說(shuō)明該關(guān)聯(lián)技術(shù)而由本發(fā)明者制作的。參照?qǐng)D10可知，使輸入信號(hào)電壓Vin和參考電壓A (梯形電阻的抽頭A的電壓)進(jìn)行差動(dòng)輸入并差動(dòng)放大的第I前置放大電路21、以及使輸入信號(hào)電壓Vin和參考電壓B (梯形電阻的抽頭B的電壓)進(jìn)行差動(dòng)輸入并差動(dòng)放大的第2前置放大電路22被配置于初級(jí)的I比特Α/D轉(zhuǎn)換器10'的前級(jí)。初級(jí)的I比特Α/D轉(zhuǎn)換器10'具備 第I放大電路11，其使第I前置放大電路21的差動(dòng)輸出Via進(jìn)行差動(dòng)輸入并差動(dòng)放大； 第2放大電路12，其使第2前置放大電路22的差動(dòng)輸出Vib進(jìn)行差動(dòng)輸入并差動(dòng)放大；·第3放大電路13 (也稱為“插補(bǔ)用放大電路”)，其使第I放大電路11的非反轉(zhuǎn)輸入和第2放大電路12的反轉(zhuǎn)輸入進(jìn)行差動(dòng)輸入并差動(dòng)放大；·比較器14，其將第3放大電路13的差動(dòng)輸出Vc進(jìn)行差動(dòng)輸入，并將比較結(jié)果作為2值邏輯信號(hào)(數(shù)字信號(hào))進(jìn)行輸出；以及 選擇器15,其將第I放大電路11的差動(dòng)輸出Va、第2放大電路12的差動(dòng)輸出Vb以及第3放大電路13的差動(dòng)輸出Vc這3個(gè)差動(dòng)輸出分別輸入到第I至第3差動(dòng)輸入端子中，根據(jù)作為I比特Α/D轉(zhuǎn)換結(jié)果的比較器14的輸出ADOUTJA 3個(gè)差動(dòng)輸出(Va、Vb、Vc)之中選擇2個(gè)(如圖11⑶、(E)所示，例如為Vc和Vb、或者、為Va和Vc)，然后從第I、第2
差動(dòng)輸出端子輸出。第I前置放大電路21將輸入電壓Vin與抽頭A的電壓VA的中點(diǎn)電壓Vcm設(shè)為Vcma = (Vin+VA)/2，向非反轉(zhuǎn)輸入端子差動(dòng)輸入Vin = Vcma+(Vin-VA)/2,向反轉(zhuǎn)輸入端子(帶〇的輸入端子)差動(dòng)輸入VA = Vqia-(Vin-VA)/2，并從非反轉(zhuǎn)輸出端子差動(dòng)輸出Ve_+Via/2(Ve_為差動(dòng)輸出的中點(diǎn)電位)，從反轉(zhuǎn)輸出端子(帶〇的輸出端子)差動(dòng)輸出Vc_-Via/2。該差動(dòng)輸出的電壓差成為(Vc_+Via/2)-(Vc_-Via/2) = Via。
第2前置放大電路22將輸入電壓Vin與抽頭B的電壓VB的中點(diǎn)電壓Vcffi設(shè)為V = (Vin+VB)/2,向非反轉(zhuǎn)輸入端子差動(dòng)輸入Vin = Vcmb+(Vin-VB)/2,向反轉(zhuǎn)輸入端子(帶〇的輸入端子)差動(dòng)輸入VB = Vaffi-(Yin-VB)/^,并從非反轉(zhuǎn)輸出端子差動(dòng)輸出
為差動(dòng)輸出的中點(diǎn)電位)，從反轉(zhuǎn)輸出端子(帶〇的輸出端子)差動(dòng)輸出VCMB(rVib/2。該差動(dòng)輸出的電壓差成為(VCMBQ+Vib/2)-(VCMABQ-Vib/2) = Vib0 第 I、第的前置放大電路21、22米用同一構(gòu)成。第I放大電路11將來(lái)自第I前置放大電路21的差動(dòng)信號(hào)ViaWam+Via/^、Vcni_Via/2)進(jìn)行差動(dòng)輸入并差動(dòng)放大，然后輸出第I差動(dòng)イM號(hào)VcM1()+Va/2、VcmO-Va/^,第I差動(dòng)イM號(hào)的電壓差成為(ν_+νΒ/2)-(ν_-νΒ/2) = Va。其中，VCM1I、Vcmi。是第I放大電路11中的差動(dòng)輸入信號(hào)、差動(dòng)輸出信號(hào)的中點(diǎn)電壓(公共模式電壓)。第2放大電路12將來(lái)自第2前置放大電路22的差動(dòng)信號(hào)Vib (差動(dòng)信號(hào)VCM2I+Vib/2, VCM2I-Vib/2)進(jìn)行差動(dòng)輸入并差動(dòng)放大，然后輸出第2差動(dòng)信號(hào)Vc^+Vb/2、Vcm2。-Vb/2 (電壓差Vb)。第2差動(dòng)信號(hào)的電壓差成為(V_+Vb/2)-(V_-Vb/2) = Vb。其中，ναΕ 、ναΕ。是第2放大電路12中的差動(dòng)輸入信號(hào)、差動(dòng)輸出信號(hào)的中點(diǎn)電壓(公共模式電壓)。第3放大電路13將來(lái)自第I放大電路11的非反轉(zhuǎn)輸出VanJVia/2、以及來(lái)自第2放大電路12的反轉(zhuǎn)輸出Vc^-Vib/2 (=電壓差(Via+Vib)/2進(jìn)行差動(dòng)輸入并差動(dòng)放大，然后輸出差動(dòng)信號(hào)VCM3Q+Va/2、VCM3Q-Vb/2。差動(dòng)輸出的電壓差成為(VCM3Q+Va/2)-(VCM3Q-Vb/2)=(Va+Vb)/2。其中，Vqto是第3放大電路13中的差動(dòng)輸出信號(hào)的中點(diǎn)電壓(公共模式電壓)。由于第3放大電路13輸出將Va和Vb進(jìn)行插補(bǔ)(以內(nèi)分比I : I進(jìn)行內(nèi)分)之后的中間電壓，所以被稱為“插補(bǔ)用放大電路”。在圖10所示的例子中，第I、第2、第3放大電路11、12、13相互米用同一構(gòu)成。此外，在圖10中示出了初級(jí)的I比特Α/D轉(zhuǎn)換器10’，但是在第2級(jí)以后的各I比特Α/D轉(zhuǎn)換器10’中，如圖9所示那樣，第I放大電路11和第2放大電路12分別差動(dòng)輸入來(lái)自前級(jí)的I比特Α/D轉(zhuǎn)換器10’的選擇器15的第I、第2差動(dòng)輸出端子的第I、第2差動(dòng)輸出 Voa、Vob0比較器14將來(lái)自第3放大電路13的差動(dòng)信號(hào)進(jìn)行差動(dòng)輸入，并根據(jù)其電壓差Vc的正負(fù)，作為邏輯值信號(hào)即輸出ADOUT而輸出高電平(High)/低電平(Low)。
選擇器15例如在比較器14的輸出ADOUT為低電平時(shí)，選擇第3放大電路13的差動(dòng)輸出Vc和第2放大電路12的差動(dòng)輸出Vb，分別作為第I差動(dòng)輸出Voa和第2差動(dòng)輸出Vob進(jìn)行輸出(圖11(D))。選擇器15在比較器14的輸出ADOUT為高電平時(shí)，選擇第I放大電路11的差動(dòng)輸出Va和第3放大電路13的差動(dòng)輸出Vc，分別作為第I差動(dòng)輸出Voa和第2差動(dòng)輸出Vob進(jìn)行輸出(圖11(E))。如圖11⑷所示，第I、第2放大電路11、12的第I、第2差動(dòng)輸出電壓Va、Vb具備具有各自不同的零交叉點(diǎn)A、B的DC傳輸特性(用單點(diǎn)劃線和虛線進(jìn)行表示)，第3放大電路13的差動(dòng)輸出電壓Vc具備在點(diǎn)A、B的中間點(diǎn)C具有零交叉的DC傳輸特性(用實(shí)線進(jìn)行表示)。此外，如圖1UA)所示，第3放大電路13作為Vc而輸出Va、Vb的插補(bǔ)值(在該 例中，為Va和Vb的中間值Vc = (Va+Vb)/2)。在I比特Α/D轉(zhuǎn)換器10'中，通過(guò)比較器14來(lái)判斷第3放大電路13的差動(dòng)輸出電壓Vc的正負(fù)，以中點(diǎn)C為邊界，將向I比特Α/D轉(zhuǎn)換器10'輸入的輸入電壓識(shí)別為2個(gè)級(jí)別(區(qū)間)([A-C]、[C-B])。如前述那樣，選擇器15根據(jù)比較器14的輸出ADOUT的值，從3個(gè)差動(dòng)輸出電壓Va、Vb、Vc之中選擇Vc和Vb、或者、Va和Vc來(lái)作為第I、第2差動(dòng)輸出Voa、Vob進(jìn)行輸出，由此獲得如圖11 (C)所示那樣的DC傳輸特性(輸出電壓相對(duì)于輸入電壓的直流傳輸特性)。在圖11 (C)中，選擇器15的第I差動(dòng)輸出Voa(單點(diǎn)劃線)在輸入電壓為A和B的區(qū)間的中點(diǎn)C以下的情況下輸出圖Il(A)的Vc，在為點(diǎn)C(零交叉點(diǎn))的情況下為O。若輸入電壓變得比點(diǎn)C的電壓還大，則圖Il(A)的Vc為正、ADOUT =高電平，故作為選擇器15的第I差動(dòng)輸出Voa而輸出了圖11 (A)的Va。選擇器15的第I差動(dòng)輸出Voa在點(diǎn)C從O向負(fù)值擺動(dòng)，故在點(diǎn)C不連續(xù)。另外，選擇器15的第2差動(dòng)輸出Vob(虛線)在從輸入電壓低于A和B的區(qū)間的中點(diǎn)即點(diǎn)C的電壓值到點(diǎn)C的范圍中輸出圖Il(A)的Vb，若輸入電壓變得比點(diǎn)C的電壓還大，則圖Il(A)的Vc變?yōu)檎?，ADOUT =高電平。因而，在選擇器15的第2差動(dòng)輸出Vob輸出了圖11 (A)的Vc，Vob在點(diǎn)C從正值向O擺動(dòng)，故在點(diǎn)C不連續(xù)。將參照?qǐng)D10、圖11說(shuō)明過(guò)的I比特Α/D轉(zhuǎn)換器10’設(shè)為單位電路，如圖9所示，通過(guò)將I比特Α/D轉(zhuǎn)換器進(jìn)行N級(jí)級(jí)聯(lián)連接，由此構(gòu)成N比特的Α/D轉(zhuǎn)換電路，能獲得圖12(B) (G)所示那樣的差動(dòng)輸出信號(hào)Van、Vbn、Vcn (η = 1、2、3、……、N)和N比持/數(shù)字信號(hào) AD0UTn(n = 1、2、3、......、N)。圖12 (B)、(C)是表示圖12 (A)的初級(jí)的I比特Α/D轉(zhuǎn)換器10，的DC傳輸特性(輸入電壓與放大電路11、12、13的輸出電壓Val、Vbl、Vcl之間的關(guān)系)、以及初級(jí)的I比特A/D轉(zhuǎn)換器10’的比較器14的輸出ADOUTl的信號(hào)波形的圖。圖12 (B)、(C)對(duì)應(yīng)于圖11㈧、(B)。輸入Vcl的比較器14的輸出ADOUTl在Vcl彡O時(shí)為低電平，在Vcl > O時(shí)為高電平。ADOUTl在輸入電壓為點(diǎn)C以下(Vcl彡O)時(shí)為低電平，在輸入電壓為點(diǎn)C以上(Vcl彡O)時(shí)為高電平。圖12⑶、(E)是表示圖12 (A)的第2級(jí)的I比特Α/D轉(zhuǎn)換器10’的DC傳輸特性(輸入電壓與輸出電壓Va2、Vb2、Vc2)、以及第2級(jí)的I比特Α/D轉(zhuǎn)換器10’的比較器14的輸出AD0UT2的信號(hào)波形的圖。圖12(D)對(duì)應(yīng)于圖11 (C)。輸入Vc2的比較器14的輸出AD0UT2在Vc2彡O時(shí)為低電平，在Vc2 > O時(shí)為高電平。AD0UT2在輸入電壓為點(diǎn)B和點(diǎn)C的中間的點(diǎn)E以下的范圍內(nèi)為低電平，在輸入電壓為點(diǎn)E與點(diǎn)C之間為高電平，在輸入電壓為點(diǎn)C和A的中間的點(diǎn)D與點(diǎn)C之間為低電平，在輸入電壓為點(diǎn)D以上的范圍內(nèi)為高電平。圖12 (F)、(G)是表示圖12 (A)的第3級(jí)的I比特Α/D轉(zhuǎn)換器10’的DC傳輸特性(輸入電壓與輸出電壓Va3、Vb3、Vc3)、以及第3級(jí)的I比特Α/D轉(zhuǎn)換器10’的比較器14的輸出AD0UT3的信號(hào)波形的圖。輸入Vc3的比較器14的輸出AD0UT3在Vc3彡O時(shí)為低電平，在Vc3 > O時(shí)為高電平。AD0UT3在輸入電壓為點(diǎn)B和點(diǎn)D的中間點(diǎn)以下的范圍內(nèi)為低電平，在輸入電壓為點(diǎn)B和點(diǎn)E的中間點(diǎn)與點(diǎn)E之間為高電平，在輸入電壓為點(diǎn)E和C的中間點(diǎn)與點(diǎn)E之間為低電平，在輸入電壓為點(diǎn)E和C的中間點(diǎn)與點(diǎn)C之間為高電平，在輸入電壓為點(diǎn)C和點(diǎn)D (A和C的中點(diǎn))的中點(diǎn)與點(diǎn)C的范圍內(nèi)為低電平，在輸入電壓為點(diǎn)C和點(diǎn)D的中點(diǎn)與點(diǎn)D之間為高電平，在輸入電壓為點(diǎn)E(B和C的中點(diǎn))和A的中間點(diǎn)與點(diǎn)D之間為低電平，在輸入電壓為點(diǎn)D和A的中間點(diǎn)以上的范圍內(nèi)為高電平。如圖12(B)、(D)、(F)所示，各級(jí)的I比特Α/D轉(zhuǎn)換器10，的輸出差動(dòng)電壓Vcn(n=1、2、3、……、N)的DC傳輸特性的零交叉點(diǎn)成為以2n(2的η次方)的方式將A-B區(qū)間等分的這種特性。 例如，Vcl如圖12⑶所示，零交叉點(diǎn)有ー個(gè)點(diǎn)C，故將輸入電壓A-B區(qū)間進(jìn)行2等分。Vc2如圖12⑶所示，零交叉點(diǎn)有E、C、D這3點(diǎn)，故將輸入電壓A-B區(qū)間進(jìn)行22 = 4等分。Vc3如圖12(F)所示，零交叉點(diǎn)有B和E的中點(diǎn)、E、E和C的中點(diǎn)、C、C和D的中點(diǎn)、D、D和A的中點(diǎn)共計(jì)7點(diǎn)，故將輸入電壓A-B區(qū)間進(jìn)行23 = 8等分。若將各級(jí)的I比特Α/D轉(zhuǎn)換器10，的比較器14的輸出即ADOUTn (η = 1、2、……、N)設(shè)為N比特的數(shù)字信號(hào)，則可獲得如圖13所示那樣的N比特的ニ進(jìn)制代碼。在圖13中示出ADOUTl 3和輸入電壓之間的關(guān)系。ADOUTl對(duì)應(yīng)于MSB (Most Significant Bit),ADOUTN 對(duì)應(yīng)于 LSB (Least Significant Bit)。設(shè)N = 3，下面說(shuō)明將輸入電壓A-B區(qū)間進(jìn)行23 = 8等分的情況下的3比特?cái)?shù)字信號(hào) AD0UT1、AD0UT2、AD0UT3 的代碼。設(shè)D= (A+C)/2, E = (B+C)/2，則有:(I)在輸入電壓 Vin 為(A+D)/2 以上的情況下，(AD0UT1、AD0UT2、AD0UT3) = (I、
1、1);(2)在輸入電壓Vin為電壓區(qū)間[D、(A+D)/2]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(I、I、0)；(3)在輸入電壓Vin為電壓區(qū)間[_)/2、D]的情況下為，(AD0UT1、AD0UT2、AD0UT3) = (UOU)；(4)在輸入電壓Vin為電壓區(qū)間[C、(C+D)/2]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(1、0、0)；(5)在輸入電壓Vin為電壓區(qū)間[(E+C)/2、C]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(O、I、I)；(6)在輸入電壓Vin為電壓區(qū)間[E、(E+C)/2]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(0、1、0)；(7)在輸入電壓Vin為電壓區(qū)間[(B+C)/2、E]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(0、0、1)；(8)在輸入電壓 Vin 為(B+C)以下的情況下，(AD0UT1、AD0UT2、AD0UT3) = (0、0、0)。這樣,通過(guò)將I比特A/D轉(zhuǎn)換器10’多級(jí)(N級(jí))級(jí)聯(lián)(cascade)連接，由此能夠構(gòu)成將初級(jí)的I比特A/D轉(zhuǎn)換器10’的輸出ADOUTl設(shè)為MSB、將第N級(jí)的I比特A/D轉(zhuǎn)換器10’的輸出ADOUTN設(shè)為L(zhǎng)SB的N比特的A/D轉(zhuǎn)換電路。在本申請(qǐng)的申請(qǐng)人所進(jìn)行的現(xiàn)有技術(shù)文獻(xiàn)調(diào)查中，用搜索到的以下專利文獻(xiàn)1、2進(jìn)行說(shuō)明。在專利文獻(xiàn)I中公開(kāi)了下述構(gòu)成的A/D轉(zhuǎn)換器將具備有對(duì)前級(jí)的信號(hào)進(jìn)行采樣保持的采樣保持電路、對(duì)采樣保持電路的輸出和比較參考信號(hào)進(jìn)行比較的比較器、以及從采樣保持電路的輸出中減去減法信號(hào)的減法器的這種流水線(pipeline)單元多級(jí)級(jí)聯(lián)連接而成。另外，在專利文獻(xiàn)2中公開(kāi)了下述折疊結(jié)構(gòu)的A/D轉(zhuǎn)換器用折疊級(jí)將輸入信號(hào)進(jìn)行折疊，所折疊的信號(hào)具有4個(gè)向上邊緣和4個(gè)向下邊緣，折疊信號(hào)的振幅范圍被縮減為原始的輸入信號(hào)的振幅范圍的1/8。在閃速型A/D轉(zhuǎn)換器中需要256個(gè)比較器，但是在折疊結(jié)構(gòu)中比較器減少為32個(gè)。此外，在專利文獻(xiàn)1、2中，關(guān)于對(duì)參考圖9至圖12說(shuō)明過(guò)的A/D轉(zhuǎn)換電路的技術(shù)問(wèn)題的認(rèn)識(shí)(以下進(jìn)行說(shuō)明)、用于解決該技術(shù)問(wèn)題的技術(shù)方案沒(méi)有任何記載也沒(méi)有任何啟示。在先技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I :日本特開(kāi)平08-195678號(hào)公報(bào)專利文獻(xiàn)2 日本特表平09-502856號(hào)公報(bào)非專利文獻(xiàn)非專利文獻(xiàn)I :Yun_Ti Wang and Behzad Razavi > ^An 8-Bit 150-MHz CMOS A/DConverter”、IEEE JOURNAL OFSOLID-STATECIRCUITS、VOL. 35、NO. 3、MARCH 2000

發(fā)明內(nèi)容
發(fā)明要解決的技術(shù)問(wèn)題以下給出對(duì)關(guān)聯(lián)技術(shù)的分析。在圖9示出的A/D轉(zhuǎn)換電路中，如圖11(C)、圖12(D)、圖12(F)所示那樣，各級(jí)的I比特A/D轉(zhuǎn)換器10的DC傳輸特性(輸入輸出特性)具備相對(duì)于輸入電壓而言具有鋸齒波這種形狀的不連續(xù)特性。例如，在輸入電壓在從點(diǎn)B向點(diǎn)A的方向上越過(guò)點(diǎn)C的情況下，在圖Il(C)中，用單點(diǎn)劃線表示的Voa在點(diǎn)C從0向負(fù)值不連續(xù)地變化，用虛線表示的Vob在點(diǎn)C從正值向0不連續(xù)地變化。圖12⑶是表示第2級(jí)的I比特A/D轉(zhuǎn)換器10’中的第I至第3放大電路11、12、13的輸出電壓Va2、Vb2、Vc2相對(duì)于輸入電壓的特性的圖。在輸入電壓在從點(diǎn)B向點(diǎn)A的方向上越過(guò)點(diǎn)C的情況下，用單點(diǎn)劃線表示的Va2自負(fù)值起在點(diǎn)C達(dá)到0，在點(diǎn)C不連續(xù)地變化為負(fù)值之后再次上升而在點(diǎn)A零交叉。用虛線表示的Vb2在點(diǎn)B零交叉后上升，在點(diǎn)C從正值不連續(xù)地變化為0之后再次上升。用實(shí)線表示的Vc2在點(diǎn)E零交叉后上升，在點(diǎn)C從正值向負(fù)值不連續(xù)地變化之后再次上升而在點(diǎn)D零交叉。圖12(F)是表示第3級(jí)的I比特A/D轉(zhuǎn)換器10’中的第I至第3放大電路11、12、13的輸出電壓Va3、Vb3、Vc3相對(duì)于輸入電壓的特性的圖。在輸入電壓在從點(diǎn)B到點(diǎn)A的、方向上越過(guò)點(diǎn)C的情況下，用單點(diǎn)劃線表示的Va3在點(diǎn)E( = (B+0/2)從O向負(fù)值不連續(xù)地變化之后再次上升而在點(diǎn)C達(dá)到O，在點(diǎn)C從O向負(fù)值不連續(xù)地變化之后再次上升而在點(diǎn)D( = (C+A)/2)達(dá)到O，在點(diǎn)D從O向負(fù)值不連續(xù)地變化之后再次上升而在點(diǎn)A零交叉。用虛線表示的Vb3在點(diǎn)B零交叉后上升，在點(diǎn)E從正值向O不連續(xù)地變化之后再次上升，在點(diǎn)C從正值向O不連續(xù)地變化后再次上升，在點(diǎn)D從正值向O不連續(xù)地變化之后再次上升。用實(shí)線表示的Vc3在B和E的中間點(diǎn)零交叉，從正值向負(fù)值不連續(xù)地變化之后再次上升，在點(diǎn)E和點(diǎn)C的中點(diǎn)零交叉，在點(diǎn)C從正值向負(fù)值不連續(xù)地變化之后再次上升，在點(diǎn)C和點(diǎn)D的中點(diǎn)零交叉，在點(diǎn)D從正值向負(fù)值不連續(xù)地變化之后再次上升，在點(diǎn)D和點(diǎn)A的中點(diǎn)零交叉。
如上述那樣，在DC傳輸特性(輸出電壓相對(duì)于輸入電壓的特性)中存在不連續(xù)點(diǎn)(高振幅的段差)的情況下述，例如若在不連續(xù)點(diǎn)附近輸入電壓抖動(dòng)了，則I比特A/D轉(zhuǎn)換器10的輸出信號(hào)會(huì)發(fā)生較大變動(dòng)，故動(dòng)作變得不穩(wěn)定。具體來(lái)看，例如在圖12(F)中，輸入電壓以點(diǎn)C、D、E的其中一個(gè)點(diǎn)為中間，若在其兩側(cè)(+側(cè)與-側(cè))的微小范圍內(nèi)產(chǎn)生了抖動(dòng)，則Vc3來(lái)回在正值與負(fù)值，其結(jié)果作為L(zhǎng)SB的AD0UT3在高電平與低電平之間產(chǎn)生了抖動(dòng)，故成為不穩(wěn)定的動(dòng)作。同樣地，在圖12(D)中，輸入電壓以點(diǎn)C為中間，若在其兩側(cè)(+側(cè)與-側(cè))的微小范圍內(nèi)產(chǎn)生了抖動(dòng)，則Vc2來(lái)回在正值與負(fù)值，其結(jié)果AD0UT2在高電平與低電平之間產(chǎn)生了抖動(dòng)。進(jìn)而，輸入電壓以點(diǎn)C為中間，若在其兩側(cè)(+側(cè)與-側(cè))的微小范圍內(nèi)產(chǎn)生了抖動(dòng)，則Vcl也來(lái)回在正值與負(fù)值，其結(jié)果作為MSB的ADOUTl在高電平與低電平之間產(chǎn)生了抖動(dòng)，故在輸出AD0UT1、AD0UT2、AD0UT3都與本來(lái)的值不同的值的情況下也能產(chǎn)生。在對(duì)A/D轉(zhuǎn)換對(duì)象的輸入電壓為頻率高的AC信號(hào)或者單發(fā)脈沖等瞬態(tài)信號(hào)高速地進(jìn)行A/D轉(zhuǎn)換之時(shí)，由于DC傳輸特性的不連續(xù)性，也能夠產(chǎn)生與上述相同的問(wèn)題。尤其是，在高速的A/D轉(zhuǎn)換電路中，上述技術(shù)問(wèn)題(由直流(DC)傳輸特性的不連續(xù)性帶來(lái)的不穩(wěn)定動(dòng)作)成為應(yīng)該克服的重大技術(shù)問(wèn)題。因此，期待實(shí)現(xiàn)即便在進(jìn)行高速動(dòng)作時(shí)也可穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路的實(shí)現(xiàn)。本發(fā)明是鑒于上述技術(shù)問(wèn)題而提出的，其目的在于提供一種可以避免由直流傳輸特性的不連續(xù)性帶來(lái)的不穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路。用于解決技術(shù)問(wèn)題所采用的技術(shù)方案根據(jù)本發(fā)明提供一種A/D轉(zhuǎn)換電路，使將輸入電壓模擬/數(shù)字變換成I比特的I比特A/D轉(zhuǎn)換器N級(jí)(其中N為2以上的規(guī)定的正整數(shù))級(jí)聯(lián)連接，將在初級(jí)輸入的輸入電壓進(jìn)行放大后輸出，在次級(jí)依次傳輸，在各級(jí)進(jìn)行A/D轉(zhuǎn)換，整體進(jìn)行N比特的A/D轉(zhuǎn)換，所述I比特A/D轉(zhuǎn)換器具有以模擬/數(shù)字變換對(duì)象的輸入電壓的中心電壓為邊界折疊的直流傳輸特性。在本發(fā)明中，所述I比特A/D轉(zhuǎn)換器具備第I、第2放大電路，作為向所述I比特A/D轉(zhuǎn)換器輸入的輸入模擬電壓而分別輸入第I、第2輸入信號(hào)；第3放大電路,輸入所述第I輸入信號(hào)和所述第2輸入信號(hào)的中間值；比較器，輸入所述第3放大電路的輸出，根據(jù)正負(fù)來(lái)輸出2值的信號(hào)；以及選擇器，將所述比較器的輸出作為選擇控制信號(hào)，選擇所述第I至第3放大電路的3個(gè)輸出之中的、所述第3放大電路的輸出和所述第I及第2放大電路中的一方輸出這2個(gè)輸出的第I組、或者、所述第3放大電路的輸出和所述第I及第2放大電路的另一方輸出這2個(gè)輸出的第2組，并作為第I、第2輸出信號(hào)進(jìn)行輸出，從所述選擇器輸出的所述第I、第2輸出信號(hào)被作為第I、第2輸入信號(hào)而輸入至次級(jí)的I比特A/D轉(zhuǎn)換器，所述選擇器按照以所述第I輸入信號(hào)和所述第2輸入信號(hào)的所述中間值為邊界、且所述I比特A/D轉(zhuǎn)換器的直流傳輸特性對(duì)稱地折疊的方式，輸出將所選擇出的所述第I或第2組的一方的2個(gè)輸出的極性反轉(zhuǎn)后的信號(hào)。根據(jù)本發(fā)明，提供一種搭載了該A/D轉(zhuǎn)換電路的半導(dǎo)體裝置。發(fā)明效果根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)可避免由直流傳輸特性的不連續(xù)性帶來(lái)的不穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路。


圖I是表示本發(fā)明的第I實(shí)施例的構(gòu)成的圖。
圖2是表示本發(fā)明的第I實(shí)施例的I比特A/D轉(zhuǎn)換器的構(gòu)成的圖。圖3(A) (C)是表示本發(fā)明的第I實(shí)施例的I比特A/D轉(zhuǎn)換器的DC傳輸特性、比較器輸出ADOUT的圖，圖3(D)、(E)是說(shuō)明選擇器電路的圖。圖4(A)是表示本發(fā)明的第I實(shí)施例的A/D轉(zhuǎn)換電路的構(gòu)成的圖，圖4(B) (G)是表示各級(jí)的DC傳輸特性和比較器輸出的圖。圖5是說(shuō)明本發(fā)明的第I實(shí)施例的A/D轉(zhuǎn)換電路的A/D轉(zhuǎn)換輸出的圖。圖6是表示本發(fā)明的第I實(shí)施例的選擇器的構(gòu)成的圖。圖7是表示本發(fā)明的第I實(shí)施例的選擇器的構(gòu)成的圖。圖8是表示本發(fā)明的第2實(shí)施例的構(gòu)成的圖。圖9是表示A/D轉(zhuǎn)換電路(關(guān)聯(lián)技術(shù))的構(gòu)成的圖。圖10是說(shuō)明圖9的I比特A/D轉(zhuǎn)換器的圖。圖11 (A) (C)是說(shuō)明圖10的I比特A/D轉(zhuǎn)換器的DC傳輸特性的圖，圖11 (D)、(E)是說(shuō)明選擇器的動(dòng)作的圖。圖12(A)是表示圖9的A/D轉(zhuǎn)換電路的構(gòu)成的圖，圖12⑶ (G)是表示各級(jí)的DC傳輸特性和比較器輸出的圖。圖13是說(shuō)明圖9的A/D轉(zhuǎn)換電路的A/D轉(zhuǎn)換輸出的圖。
具體實(shí)施例方式在本發(fā)明的幾個(gè)優(yōu)選方式中，A/D轉(zhuǎn)換電路使將輸入電壓模擬/數(shù)字變換成I比特的I比特A/D轉(zhuǎn)換器進(jìn)行N級(jí)(其中，N為2以上的規(guī)定的正整數(shù))級(jí)聯(lián)連接，將在初級(jí)輸入的輸入電壓進(jìn)行放大后輸出，在次級(jí)依次傳輸，在各級(jí)中進(jìn)行A/D轉(zhuǎn)換，整體進(jìn)行N比特的A/D轉(zhuǎn)換，所述I比特A/D轉(zhuǎn)換器具有以模擬/數(shù)字變換對(duì)象的輸入電壓的中心電壓為邊界而折疊的直流傳輸特性。在本發(fā)明的幾個(gè)優(yōu)選方式中，I比特A/D轉(zhuǎn)換器具備第I、第2放大電路(11、12)，作為向所述I比特A/D轉(zhuǎn)換器輸入的輸入模擬電壓而分別輸入第I、第2輸入信號(hào)；第3放大電路(13)，輸入所述第I輸入信號(hào)和所述第2輸入信號(hào)的中間值；比較器(14)，輸入所述第3放大電路的輸出(Vc)，根據(jù)正負(fù)來(lái)輸出2值的信號(hào)；以及選擇器(16)，將所述比較器(14)的輸出作為選擇控制信號(hào)，選擇所述第I至第3放大電路的3個(gè)輸出(Va、Vb、Vc)之中的、所述第3放大電路的輸出(Vc)和所述第I及第2放大電路中的一方輸出這2個(gè)輸出的第I組、或者、所述第3放大電路的輸出(Vc)和所述第I及第2放大電路的另一方輸出這2個(gè)輸出的第2組，并作為第I、第2輸出信號(hào)進(jìn)行輸出，從所述選擇器(16)輸出的所述第I、第2輸出信號(hào)被作為第I、第2輸入信號(hào)而輸入至次級(jí)的I比特A/D轉(zhuǎn)換器。所述選擇器(16)按照以所述第I輸入信號(hào)和所述第2輸入信號(hào)的所述中間值為邊界、且所述I比特A/D轉(zhuǎn)換器的直流傳輸 特性對(duì)稱地折疊的方式，輸出將所選擇出的所述第I或第2組的一方的2個(gè)輸出的極性反轉(zhuǎn)后的信號(hào)。從所述選擇器(16)輸出的所述第I、第2輸出信號(hào)(Voa, Vob)被作為次級(jí)的I比特A/D轉(zhuǎn)換器的第I、第2輸入信號(hào)進(jìn)行輸入。在本發(fā)明的幾個(gè)優(yōu)選方式中構(gòu)成為，所述選擇器(16)在所述比較器的輸出為第I值時(shí)分別選擇所述第3、第2放大電路(13、12)的輸出來(lái)作為所述第I、第2輸出信號(hào),在所述比較器的輸出為第2值時(shí)分別選擇使所述第3、第I放大電路(13、11)的輸出的極性反轉(zhuǎn)后的信號(hào)來(lái)作為所述第I、第2輸出信號(hào)。在本發(fā)明的幾個(gè)優(yōu)選方式中也可構(gòu)成為，所述I比特A/D轉(zhuǎn)換器的所述第I及第2輸出信號(hào)在所述輸入電壓的所述中心電壓附近，在所述輸入電壓低于所述中心電壓時(shí)和所述輸入電壓高于所述中心電壓時(shí)不改變各自的極性，在所述I比特A/D轉(zhuǎn)換器的次級(jí)的I比特A/D轉(zhuǎn)換器中設(shè)為對(duì)所述第3放大電路(13)的輸出(Vcl)進(jìn)行輸入的所述比較器
(14)的輸出是與在不以所述輸入電壓的所述中心電壓為邊界來(lái)改變值的情況下的值相同的值。在本發(fā)明的幾個(gè)優(yōu)選方式中，所述選擇器由MOS傳輸門構(gòu)成。在本發(fā)明的幾個(gè)優(yōu)選方式中也可構(gòu)成為，所述選擇器具備第I至第3輸入端子，分別輸入所述第I至第3放大電路的輸出(Va、Vb、Vc);第I及第2輸出端子，輸出所述第I及第2輸出信號(hào);第I開(kāi)關(guān)(1611、1612)及第2開(kāi)關(guān)(1615、1616),分別插入在所述第I及第2輸入端子與所述第2輸出端子之間、且由傳輸門構(gòu)成；以及第3開(kāi)關(guān)(1617、1618)及第4開(kāi)關(guān)(1613、1614)，分別插入在使所述第3輸入端子2分支后的2個(gè)輸入節(jié)點(diǎn)與所述第I輸出端子之間、且由傳輸門構(gòu)成，所述第I及第2開(kāi)關(guān)分別利用所述選擇控制信號(hào)及所述選擇控制信號(hào)的反轉(zhuǎn)信號(hào)以互補(bǔ)的方式控制導(dǎo)通/不導(dǎo)通，所述第3及第4開(kāi)關(guān)分別利用所述選擇控制信號(hào)及所述選擇控制信號(hào)的反轉(zhuǎn)信號(hào)以互補(bǔ)的方式控制導(dǎo)通/不導(dǎo)通，在所述選擇控制信號(hào)為第I值時(shí)，所述第2及第4開(kāi)關(guān)導(dǎo)通，所述第I及第3開(kāi)關(guān)不導(dǎo)通，所述第3、第2放大電路的輸出(Vb、Vc)被分別作為所述第I、第2輸出信號(hào)而從所述第I、第2輸出端子輸出，在所述選擇控制信號(hào)為第2值時(shí)，所述第I及第3開(kāi)關(guān)導(dǎo)通，所述第2及第4開(kāi)關(guān)不導(dǎo)通，使所述第3放大電路的輸出(Vb)極性反轉(zhuǎn)后的信號(hào)和使所述第I放大電路的輸出(Va)極性反轉(zhuǎn)后的信號(hào)被分別作為所述第I、第2輸出信號(hào)而從所述第I、第2輸出端子輸出。在本發(fā)明的幾個(gè)優(yōu)選方式中也可構(gòu)成為，所述選擇器具備包括縱向堆疊在電源之間的多級(jí)的差動(dòng)對(duì)在內(nèi)的差動(dòng)電路，并利用所述選擇控制信號(hào)來(lái)切換所述差動(dòng)對(duì)的電流路徑的導(dǎo)通/不導(dǎo)通。在本發(fā)明的幾個(gè)優(yōu)選方式中也可構(gòu)成為包括下述電路，所述選擇器具備第I差動(dòng)對(duì)晶體管(MN5、MN6)，被共用耦合的源極連接于與第I電源(GND)相連接的電流源(II)，將作為所述比較器的輸出的所述選擇控制信號(hào)及其互補(bǔ)信號(hào)輸入到柵極；第2差動(dòng)對(duì)晶體管(MN1、MN2)，源極被共用地連接于所述第I差動(dòng)對(duì)晶體管的第I輸出，將第I輸入信號(hào)及其互補(bǔ)信號(hào)輸入到柵極；以及第3差動(dòng)對(duì)晶體管(MN3、MN4)，源極被共用地連接于所述第I差動(dòng)對(duì)晶體管的第2輸出，將第2輸入信號(hào)及其互補(bǔ)信號(hào)輸入到柵極，所述第2、3差動(dòng)對(duì)晶體管的差動(dòng)輸出的第I輸出經(jīng)由第I電阻元件(Rl)被連接于第2電源(VDD)并且被輸出到差動(dòng)輸出端子的一方，所述第2、3差動(dòng)對(duì)晶體管的差動(dòng)輸出的第2輸出經(jīng)由第2電阻元件(R2)被連接于所述第2電源且被輸出到差動(dòng)輸出端子的另一方。在本發(fā)明的幾個(gè)優(yōu)選方式中也可構(gòu)成為，在前級(jí)的所述I比特A/D轉(zhuǎn)換器的輸出與后級(jí)的所述I比特A/D轉(zhuǎn)換器的輸入之間具備根據(jù)時(shí)鐘信號(hào)來(lái)控制跟蹤和保持動(dòng)作的跟蹤保持(T/H)電路，使被多級(jí)級(jí)聯(lián)連接的各級(jí)的所述I比特A/D轉(zhuǎn)換器進(jìn)行流水線動(dòng)作。在本發(fā)明的幾個(gè)優(yōu)選方式中，具備被多級(jí)級(jí)聯(lián)連接的I比特A/D轉(zhuǎn)換器，所述I比特A/D轉(zhuǎn)換器具備第I至第3差動(dòng)放大電路(11、12、13)；比較器(14)，輸入所述第3差動(dòng)放大電路的差動(dòng)輸出信號(hào)，并基于所述差動(dòng)輸出信號(hào)的值來(lái)輸出2值的信號(hào)；以及選擇器
(16)，具有分別差動(dòng)輸入所述第I至第3差動(dòng)放大電路的差動(dòng)輸出信號(hào)的第I至第3差動(dòng)輸入端子、和第I及第2差動(dòng)輸出端子。所述選擇器(16)構(gòu)成為，在所述比較器(14)的輸出為第I值時(shí)，將所述第3差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子分別連接于所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子，將所述第2差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子分別連接于所述第2差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子；在所述比較器的輸出為第2值時(shí)，將所述第3差動(dòng)輸入端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子分別連接于所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子，將所述第I差動(dòng)輸入端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子分別連接于所述第2差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子。后級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第I、第2差動(dòng)放大電路(11、12)分別輸入來(lái)自緊前面的所述I比特A/D轉(zhuǎn)換器的所述選擇器的所述第I、第2差動(dòng)輸出端子的差動(dòng)信號(hào)，后級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第3差動(dòng)放大電路(13)差動(dòng)輸入緊前面的所述I比特A/D轉(zhuǎn)換器的所述選擇器的所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子的信號(hào)、和緊前面的所述I比特A/D轉(zhuǎn)換器的所述選擇器的所述第2差動(dòng)輸出端子的反轉(zhuǎn)端子的信號(hào)。初級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第I、第2差動(dòng)放大電路(11、12)分別差動(dòng)輸入來(lái)自第I、第2前置差動(dòng)放大電路(21、22)的差動(dòng)輸出端子的差動(dòng)輸出信號(hào)，初級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第3差動(dòng)放大電路(13)差動(dòng)輸入所述第I前置差動(dòng)放大電路(21)的差動(dòng)輸出端子的非反轉(zhuǎn)端子的信號(hào)、和所述第2前置差動(dòng)放大電路(22)的差動(dòng)輸出端子的反轉(zhuǎn)端子的信號(hào)。所述第I前置差動(dòng)放大電路(21)對(duì)輸入信號(hào)和第I參考信號(hào)進(jìn)行差動(dòng)輸入，所述第2前置差動(dòng)放大電路(22)對(duì)所述輸入信號(hào)和電位不同于所述第I參考信號(hào)的第2參考信號(hào)進(jìn)行差動(dòng)輸入。將所述多級(jí)的I比特A/D轉(zhuǎn)換器的多個(gè)所述比較器的輸出信號(hào)設(shè)為A/D轉(zhuǎn)換結(jié)果。在本發(fā)明的幾個(gè)優(yōu)選方式中也可構(gòu)成為，具備第I、第2跟蹤保持電路(31、32):在時(shí)鐘信號(hào)為第I值時(shí)，分別輸入并保持前級(jí)的所述I比特A/D轉(zhuǎn)換器的所述選擇器的第I、第2差動(dòng)輸出端子，傳輸?shù)酱渭?jí)的所述I比特A/D轉(zhuǎn)換器。在本發(fā)明的幾個(gè)優(yōu)選方式中也可構(gòu)成為，所述選擇器具備 第I、第2傳輸晶體管(1611、1612)，分別被插入在所述第I差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子(1601、1602)與所述第2差動(dòng)輸出端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子(1610、1609)之間，并利用所述比較器的輸出信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通；第3、第4傳輸晶體管(1615、1616)，分別插入在所述第2差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子(1605、1606)與所述第2差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子(1609、1610)之間，并利用所述比較器的輸出信號(hào)的反轉(zhuǎn)信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通；第5、第6傳輸晶體管(1613、1614)，分別插入在所述第3差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子(1603、1604)與所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子(1607、1608)之間，并利用所述比較器的輸出信號(hào)的反轉(zhuǎn)信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通；以及第7、第8傳輸晶體管(1617、1618)，分別插入在所述第3差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子(1603、1604)與所述第I差動(dòng)輸出端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子(1608、1607)之間，并利用所述比較器的輸出信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通。下面，說(shuō)明本發(fā)明的動(dòng)作原理。在本發(fā)明中，在具備第I、第2放大電路(11、12)；第3放大電路(13)，輸出第I、第2放大電路的輸出的插補(bǔ)值(中間值)；比較器(14)，根據(jù)第3放大電路的輸出的正負(fù)來(lái)輸出值確定的2值信號(hào)；以及選擇器(16),基于比較器(14)的輸出值從第I至第3放大電路(11 13)的3個(gè)輸出(Va、Vb、Vc)之中選擇2個(gè)輸出，并且通過(guò)將輸入電壓識(shí)別為區(qū)間[X-Z]和[Z-Y](其中，X > Y、Z = (X+Y)/2)來(lái)輸出I比特信號(hào)的I比特A/D轉(zhuǎn)換器的DC傳輸特性(輸出電壓相對(duì)于輸入電壓的直流傳輸特性)中，使選擇器(16)的邏輯構(gòu)成變?yōu)镈C傳輸特性在點(diǎn)Z折疊，在點(diǎn)Z具有對(duì)稱特性。根據(jù)本發(fā)明，通過(guò)使DC傳輸特性在每個(gè)區(qū)間折疊例如具有中點(diǎn)為頂點(diǎn)的左右對(duì)稱的三角波這種特性，從而被視作關(guān)聯(lián)技術(shù)的技術(shù)問(wèn)題的DC傳輸特性的不連續(xù)性(段差)得到了消除，高速且可穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路得以實(shí)現(xiàn)。在本發(fā)明中，通過(guò)利用包括MOS晶體管的傳輸門來(lái)構(gòu)成選擇器(16)，從而得到高速且可穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路。適用于搭載高集成、高速化顯著的CMOS半導(dǎo)體裝置等?；蛘?，作為選擇器(16)，通過(guò)利用切換2個(gè)差動(dòng)放大電路的電流源構(gòu)成的CML(Current ModeLogic)型的選擇器來(lái)構(gòu)成，從而得到了高速且可穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路。另外，在本發(fā)明中，通過(guò)在各A/D轉(zhuǎn)換電路的級(jí)間插入跟蹤/保持(T/H)電路，并與所輸入的時(shí)鐘信號(hào)同步地使各級(jí)依次進(jìn)行流水線動(dòng)作，由此得到了高速且可穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路。以下，根據(jù)實(shí)施例來(lái)進(jìn)行說(shuō)明。<實(shí)施方式1>圖I是表示本發(fā)明的第I實(shí)施方式的構(gòu)成的圖。圖2是表示圖I的I比特A/D轉(zhuǎn)換器的初級(jí)的構(gòu)成的圖。在本實(shí)施方式中，I比特A/D轉(zhuǎn)換器10的選擇器16與圖10示出的I比特A/D轉(zhuǎn)換器10’的選擇器15不同，除此之外采用同一構(gòu)成。與圖10同樣地，初級(jí)的I比特A/D轉(zhuǎn)換器10具備 第I放大電路11，對(duì)第I前置放大電路21的差動(dòng)輸出Via進(jìn)行差動(dòng)輸入并差動(dòng)放大;第2放大電路12，對(duì)第2前置放大電路22的差動(dòng)輸出Vib進(jìn)行差動(dòng)輸入并差動(dòng)放大；第3放大電路13(也稱為“插補(bǔ)用放大電路”)，對(duì)向第I放大電路11的非反轉(zhuǎn)輸入端子輸入的輸入信號(hào)和向第2放大電路12的反轉(zhuǎn)輸入端子(帶〇的輸入端子)輸入的輸入信號(hào)進(jìn)行差動(dòng)輸入并差動(dòng)放大；比較器14,對(duì)第3放大電路13的差動(dòng)輸出Vc進(jìn)行差動(dòng)輸入，并將比較結(jié)果作為2值邏輯信號(hào)(數(shù)字信號(hào))進(jìn)行輸出；選擇器16，將第I放大電路11的差動(dòng)輸出Va、第2放大電路12的差動(dòng)輸出Vb和第3放大電路13的差動(dòng)輸出Vc這3個(gè)差動(dòng)輸出分別輸入到第I至第3差動(dòng)輸入端子，將根據(jù)I比特A/D轉(zhuǎn)換結(jié)果 即比較器14的輸出ADOUT從3個(gè)差動(dòng)輸出(Va、Vb、Vc)之中選擇出的2個(gè)(如圖3(D)、圖3(E)所示，例如為Vc和Vb、或者、-Vc (使Vc的極性反轉(zhuǎn)后的信號(hào))和-Va(使Va的極性反轉(zhuǎn)后的信號(hào)))從第I、第2差動(dòng)輸出端子輸出。第I前置放大電路21將輸入電壓Vin和抽頭A的電壓VA的中點(diǎn)電壓Vcm設(shè)為Vcma = (Vin+VA)/2，向非反轉(zhuǎn)輸入端子差動(dòng)輸入Vin = Vcma+(Vin-VA)/2,向反轉(zhuǎn)輸入端子(帶〇的輸入端子)差動(dòng)輸入VA = Vatt-(Vin-VA)/2，并從非反轉(zhuǎn)輸出端子差動(dòng)輸出Ve_+Via/2(Ve_為差動(dòng)輸出的中點(diǎn)電位)，從反轉(zhuǎn)輸出端子(帶〇的輸出端子)輸出V_-Via/2。該差動(dòng)輸出的電壓差成為(V_+Via/2)-(V_-Via/2) =Via(其中，將第I前置放大電路21的增益設(shè)為I)。第2前置放大電路22將輸入電壓Vin和抽頭B的電壓VB的中點(diǎn)電壓Vcffi設(shè)為Vaffi = (Vin+VB)/2,向非反轉(zhuǎn)輸入端子差動(dòng)輸入Vin = Vcmb+(Vin-VB)/2,向反轉(zhuǎn)輸入端子(帶〇的輸入端子)差動(dòng)輸入VB = Vaffi-(Vin-VB)/^,并從非反轉(zhuǎn)輸出端子差動(dòng)輸出Va^+VibAW。為差動(dòng)輸出的中點(diǎn)電位)，從反轉(zhuǎn)輸出端子(帶O的輸出端子)輸出VCiBQ-Vib/2。該差動(dòng)輸出的電壓差成為(VCMBQ+Vib/2)-(VCMABQ-Vib/2) =Vib (其中，將第2前置放大電路22的增益設(shè)為I)。第I、第的前置放大電路21、22采用同一構(gòu)成 第I放大電路11將來(lái)自第I前置放大電路21的差動(dòng)信號(hào)Via (VCM1I+Via/2,Vcni_Via/2)進(jìn)行差動(dòng)輸入并差動(dòng)放大，然后輸出第I差動(dòng)信號(hào)Vcmo+Va/2、VcmO-Va/^,第I差動(dòng)信號(hào)的電壓差成為(Vo^+Va/^-Wc^-Va/^) = Va(其中，將第I放大電路11的增益設(shè)為I)。Vcm1P 乂_分別是第I放大電路11中的差動(dòng)輸入信號(hào)、差動(dòng)輸出信號(hào)的中點(diǎn)電壓(公共模式電壓)。第2放大電路12將來(lái)自第2前置放大電路22的差動(dòng)信號(hào)Vib (差動(dòng)信號(hào)VCM2I+Vib/2, VCM2I-Vib/2)進(jìn)行差動(dòng)輸入并差動(dòng)放大，然后輸出第2差動(dòng)信號(hào)Vc^+Vb/2、VCM20-Vb/2 (電壓差Vb)。第2差動(dòng)信號(hào)的電壓差成為(VCM2Q+Vb/2) - (VCM20-Vb/2) = Vb (其中，將第2放大電路12的增益設(shè)為I)。Vq12PVqim分別是第2放大電路12中的差動(dòng)輸入信號(hào)、差動(dòng)輸出信號(hào)的中點(diǎn)電壓(公共模式電壓)。第3放大電路13將來(lái)自第I放大電路11的非反轉(zhuǎn)輸出V_+Via/2、以及來(lái)自第2放大電路12的反轉(zhuǎn)輸出(來(lái)自帶〇的輸出的信號(hào))VCM2Q-Vib/2(=電壓差(Via+Vib)/2進(jìn)行差動(dòng)輸入并差動(dòng)放大，然后輸出差動(dòng)信號(hào)VCM3()+Va/2、Vc^-Vb/2。差動(dòng)輸出的電壓差成為(VCM3o+Va/2)-(VCM3o-Vb/2) = (Va+Vb)/2(其中，將第 3 放大電路 13 的增益設(shè)為 I)。V.是第3放大電路13中的差動(dòng)輸出信號(hào)的中點(diǎn)電壓(公共模式電壓)。第3放大電路13輸出將Va和Vb進(jìn)行插補(bǔ)(以內(nèi)分比I : I進(jìn)行內(nèi)分)之后的中間電壓，所以被稱為“插補(bǔ)用放大電路”。第I、第2、第3放大電路11、12、13相互米用同一構(gòu)成。此外，在圖2中示出了圖I中的初級(jí)的I比特A/D轉(zhuǎn)換器10，但是在第2級(jí)以后的各I比特A/D轉(zhuǎn)換器10中，如圖9所示那樣，第I放大電路11和第2放大電路12分別差動(dòng)輸入來(lái)自前級(jí)的I比特A/D轉(zhuǎn)換器10的選擇器16的第I、第2差動(dòng)輸出端子的第I、第2差動(dòng)輸出Voa、Vob。比較器14根據(jù)來(lái)自第3放大電路13的差動(dòng)信號(hào)的電壓差Vc的正負(fù)，作為邏輯值信號(hào)即輸出ADOUT而輸出高電平/低電平。選擇器16具備對(duì)第I、第2、第3放大電路11、12、13的差動(dòng)輸出Va、Vb、Vc進(jìn)行輸入的第I、第2、第3差動(dòng)輸入、和第I、第2差動(dòng)輸出Voa、Vob，在比較器14的輸出ADOUT為第I邏輯值(例如高電平)時(shí)，將第3差動(dòng)輸入與第I差動(dòng)輸出直接連接，將第2差動(dòng)輸入與第2差動(dòng)輸出直接連接，在比較器14的輸出ADOUT為第2邏輯值(例如低電平)時(shí)，將第I差動(dòng)輸入與第2差動(dòng)輸出交叉連接，將第3差動(dòng)輸入與第I差動(dòng)輸出交叉連接。圖3(A)是本發(fā)明的第I實(shí)施方式中的輸入、輸出的傳輸特性，圖3(B)是比較器(comparator)的輸出ADOUT的概要。圖3 (A)、圖3 (B)與圖11 (A)、圖11⑶相同。圖3 (D)、圖3 (E)是說(shuō)明圖2的選擇器16的動(dòng)作的圖。如圖3 (A)、圖3⑶所示，在圖2的第3放大電路13的輸出電壓Vc從負(fù)變化為正的點(diǎn)C，比較器14的輸出ADOUT從低電平變?yōu)楦唠娖?。參照?qǐng)D3(D)可知，選擇器16在ADOUT =低電平時(shí)，與圖Il(D)的選擇器15同樣地，Vc、Vb被作為第I、第2差動(dòng)輸出Voa、Vob進(jìn)行輸出。在ADOUT =高電平時(shí)，如圖3 (E)所示，選擇器16將Vc與Voa交叉連接，將Va與Vob交叉連接。即、按照使第3放大電路13的差動(dòng)輸出Vc的非反轉(zhuǎn)信號(hào)作為選擇器16的第I差動(dòng)輸出Voa的反轉(zhuǎn)信號(hào)進(jìn)行輸出、使第3放大電路13的差動(dòng)輸出Vc的反轉(zhuǎn)信號(hào)作為選擇器16的第I差動(dòng)輸出Voa的非反轉(zhuǎn)信號(hào)進(jìn)行輸出的方式交叉連接，按照使第I放大電路11的差動(dòng)輸出Va的非反轉(zhuǎn) 信號(hào)作為選擇器16的第2差動(dòng)輸出Vob的反轉(zhuǎn)信號(hào)進(jìn)行輸出、使第I放大電路11的差動(dòng)輸出Va的反轉(zhuǎn)信號(hào)作為選擇器16的第2差動(dòng)輸出Vob的非反轉(zhuǎn)信號(hào)進(jìn)行輸出的方式交叉連接。S卩、在ADOUT =高電平時(shí)，在選擇器16的第I差動(dòng)輸出Voa輸出使Vc反轉(zhuǎn)后的信號(hào)，在選擇器16的第2差動(dòng)輸出Vob輸出使Va反轉(zhuǎn)后的信號(hào)。在本實(shí)施方式中，通過(guò)這樣進(jìn)行選擇器16的信號(hào)選擇，由此如圖3(C)所示，能夠獲得以零交叉點(diǎn)C (進(jìn)行ADOUT =低電平/高電平的切換的點(diǎn))為中心的DC傳輸特性折疊的這種DC傳輸特性。在圖3(C)中,X軸為輸入電壓,Y軸為輸出電壓(選擇器的輸出Voa、Vob)。在第3放大電路13的輸出Vc為Vc < 0時(shí)有ADOUT =低電平，在選擇器16的第I差動(dòng)輸出Voa輸出圖3 (A)的Vc。在Vc彡0時(shí)有ADOUT =高電平，在選擇器16的第I差動(dòng)輸出Voa輸出從圖3(A)的點(diǎn)C起反轉(zhuǎn)了 A側(cè)的Vc的極性后的信號(hào)。為此，選擇器16的第I差動(dòng)輸出Voa相對(duì)于輸入電壓的DC傳輸特性，以通過(guò)點(diǎn)C的Y軸為中心呈線對(duì)稱(A、B的中點(diǎn)C成為山型(三角波狀)的頂點(diǎn))。在第3放大電路13的輸出Vc為Vc < 0時(shí)有ADOUT =低電平，在選擇器16的第2差動(dòng)輸出Vob輸出圖3(A)的Vb，在Vc彡0時(shí)有ADOUT =高電平，在選擇器16的第2差動(dòng)輸出Vob輸出自圖3 (A)的點(diǎn)C起反轉(zhuǎn)了 A側(cè)的Va的極性后的信號(hào)。為此，選擇器16的第2差動(dòng)輸出Voa相對(duì)于輸入電壓的DC傳輸特性，以通過(guò)點(diǎn)C的Y軸為中心呈對(duì)稱(點(diǎn)C為山型的頂點(diǎn))。此外，在使圖3(A)的Va在點(diǎn)C處的值(<0)的極性反轉(zhuǎn)后的值-Va不同于圖3 (A)的Vb在點(diǎn)C處的值的情況下，在Vob中在點(diǎn)C的+側(cè)和-側(cè)會(huì)產(chǎn)生一些偏差(段差)，但在點(diǎn)C處，-Va、Vb都為正極性，故不會(huì)產(chǎn)生圖12(D)這樣的在點(diǎn)C處的不連續(xù)。擁有這種折疊的DC傳輸特性的I比特A/D轉(zhuǎn)換器10，如圖I所示那樣進(jìn)行N級(jí)級(jí)聯(lián)連接，由此作為整體能夠構(gòu)成N比特的A/D轉(zhuǎn)換電路。此時(shí)，各級(jí)的輸出電壓如圖4(D)、圖4(F)所示那樣，獲得沒(méi)有不連續(xù)點(diǎn)的三角波狀的DC傳輸特性。圖4(D)是表示圖4⑷的第2級(jí)的I比特A/D轉(zhuǎn)換器10的第I至第3放大電路11、12、13的差動(dòng)輸出Va2、Vb2、Vc2相對(duì)于輸入電壓的DC傳輸特性的圖。圖4 (D)的Va2、Vb2對(duì)應(yīng)于圖3 (C)的Voa、Vob，各個(gè)特性在點(diǎn)C呈左右對(duì)稱。圖4 (D)的Vc2為Va2、Vb2的中間值，其特性在點(diǎn)C處呈左右對(duì)稱。
圖4(F)是表示圖4(A)的第3級(jí)的I比特A/D轉(zhuǎn)換器10的第I至第3放大電路11、12、13的差動(dòng)輸出Va3、Vb3、Vc3相對(duì)于輸入電壓的DC傳輸特性的圖。圖4 (F)的Va3、Vb3對(duì)應(yīng)于圖4(A)的Voa2、Vob2。第3級(jí)的I比特A/D轉(zhuǎn)換器10的第I放大電路11的差動(dòng)輸入Voa2, 在 AD0UT2 為低電平(Vc2 < 0)時(shí)為 Vc2 ； 在 AD0UT2 為高電平(Vc2 >= 0)時(shí)為 _Vc2。第3級(jí)的I比特A/D轉(zhuǎn)換器10的第I放大電路11的差動(dòng)輸出Va3， 在輸入電壓為E(= (B+C)/2)以下(AD0UT2=低電平)時(shí)為Vc2 ; 在輸入電壓為E和C的區(qū)間(AD0UT2 =高電平)時(shí)為_(kāi)Vc2 ；
在輸入電壓為C和D(= (C+A)/2)的區(qū)間(AD0UT2=高電平)時(shí)為_(kāi)Vc2 ; 在輸入電壓為D以上(AD0UT2=低電平)時(shí)為Vc2。因此，Va3 在輸入電壓為B和C的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)E的Y軸為中心呈線對(duì)稱(點(diǎn)E為山的頂點(diǎn))； 在輸入電壓為E和D的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)C的Y軸為中心呈線對(duì)稱(點(diǎn)C為谷底); 在輸入電壓為C和A的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)D的Y軸為中心呈線對(duì)稱(點(diǎn)D為山的頂點(diǎn))。第3級(jí)的I比特A/D轉(zhuǎn)換器10的第2放大電路12的差動(dòng)輸入Vob2， 在 AD0UT2 為低電平(Vc2 < 0)時(shí)為 Vb2 ； 在 AD0UT2 為高電平(Vc2 >=0)時(shí)為 _Va2。第3級(jí)的I比特A/D轉(zhuǎn)換器10的第2放大電路12的差動(dòng)輸出Vb3， 在輸入電壓為E以下(AD0UT2 =低電平)時(shí)為Vb2 ； 在輸入電壓為E和C的電壓范圍(區(qū)間)(AD0UT2 =高電平)時(shí)為_(kāi)Va2 ； 在輸入電壓為C和D的電壓范圍(區(qū)間)(AD0UT2 =高電平)時(shí)為_(kāi)Va2 ； 在輸入電壓為D以上(AD0UT2 =低電平)時(shí)為Vb2。因此，Vb3 在輸入電壓為B和C的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)E的Y軸為中心呈線對(duì)稱(點(diǎn)E為山的頂點(diǎn))； 在輸入電壓為E和D的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)C的Y軸為中心呈線對(duì)稱(點(diǎn)C為谷底); 在輸入電壓為C和A的電壓區(qū)間內(nèi)，以通過(guò)其中點(diǎn)D的Y軸為中心呈線對(duì)稱(點(diǎn)D為山的頂點(diǎn))。第3級(jí)的I比特A/D轉(zhuǎn)換器10的第3放大電路13的差動(dòng)輸出Vc3為Va3和Vb3的中間值， 在輸入電壓為B和C的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)E的Y軸為中心呈線對(duì)稱(點(diǎn)E為山的頂點(diǎn))； 在輸入電壓為E和D的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)C的Y軸為中心呈線對(duì)稱(點(diǎn)C為谷底);
在輸入電壓為C和A的電壓范圍(區(qū)間)內(nèi)，以通過(guò)該中點(diǎn)D的Y軸為中心呈線對(duì)稱(點(diǎn)D為山的頂點(diǎn))。若關(guān)注各級(jí)的輸出電壓Vcn (n = 1、2、3)則可知，雖然DC傳輸特性與關(guān)聯(lián)技術(shù)不同，但是零交叉點(diǎn)卻具有利用2的N次方將A-B區(qū)間進(jìn)行等分的特性，通過(guò)利用比較器14來(lái)判別其正負(fù)，從而可以輸入圖5所示那樣的N比特的A/D轉(zhuǎn)換結(jié)果。設(shè)N = 3，下面說(shuō)明將輸入電壓A-B區(qū)間進(jìn)行23 = 8等分的情況下的3比特?cái)?shù)字信號(hào) AD0UT1、AD0UT2、AD0UT3 的代碼。設(shè) D= (A+C)/2、E= (B+C)/2，則有:(I)在輸入電壓 Vin 為(A+D)/2 以上的情況下，(AD0UT1、AD0UT2、AD0UT3) = (1、0、0)；(2)在輸入電壓 Vin 為電壓區(qū)間[D、(A+D)/2]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(1、0、1)；、(3)在輸入電壓 Vin 為電壓區(qū)間[(C+D) /2、D]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(I、I、I)；(4)在輸入電壓 Vin 為電壓區(qū)間[C、(C+D)/2]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(1、1、0)；(5)在輸入電壓 Vin 為電壓區(qū)間[(E+C) /2、C]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(0、1、0)；(6)在輸入電壓 Vin 為電壓區(qū)間[E、(E+C)/2]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(0、1、1)；(7)在輸入電壓 Vin 為電壓區(qū)間[(B+C) /2、E]的情況下，(AD0UT1、AD0UT2、AD0UT3)=(0、0、1)；(8)在輸入電壓 Vin 為(B+C)以下的情況下，(AD0UT1、AD0UT2、AD0UT3) = (0、0、0)。(AD0UT1、AD0UT2、AD0UT3)得到無(wú)法同時(shí)切換多個(gè)比特的格雷碼輸出(僅I比特變化)，即便進(jìn)行高速動(dòng)作也能進(jìn)行穩(wěn)定的動(dòng)作。此外，當(dāng)然也可將數(shù)字代碼從格雷碼變換成通常的二進(jìn)制代碼來(lái)使用。圖6是表示參照?qǐng)DI、圖2說(shuō)明過(guò)的本實(shí)施方式的選擇器16的構(gòu)成的圖。參照?qǐng)D6可知，選擇器16具備nMOS晶體管1611、1612，分別連接于差動(dòng)輸入Va的非反轉(zhuǎn)端子1601和反轉(zhuǎn)端子1602與差動(dòng)輸出Vob的反轉(zhuǎn)端子1610和非反轉(zhuǎn)端子1609之間；nMOS晶體管1613、1618，分別連接于差動(dòng)輸入Vc的非反轉(zhuǎn)端子1603與差動(dòng)輸出Voa的非反轉(zhuǎn)端子1607和反轉(zhuǎn)端子1608之間；nMOS晶體管1617、1614，分別連接于差動(dòng)輸入Vc的反轉(zhuǎn)端子1604與差動(dòng)輸出Voa的非反轉(zhuǎn)端子1607和反轉(zhuǎn)端子1608之間；nMOS晶體管1615、1616，分別連接于差動(dòng)輸入Vb的非反轉(zhuǎn)端子1605和反轉(zhuǎn)端子1606與差動(dòng)輸出Vob的非反轉(zhuǎn)端子1609和反轉(zhuǎn)端子1610之間；以及反相器17,輸入ADOUT的反轉(zhuǎn)信號(hào)
.......................................、MlfiUI并輸出使其反轉(zhuǎn)后的信號(hào)AD0UT，ADOUT的反轉(zhuǎn)信號(hào)與nMOS晶體管1613、1614、1615、1611的柵極連接，反相器17的輸出(ADOUT的反轉(zhuǎn)信號(hào)的反轉(zhuǎn)信號(hào)、即AD0UT)與nMOS晶體管1611、1612、1617、1618的柵
極連接。在ADOUT為高電平時(shí)，由于為低電平，所以反相器17的輸出變?yōu)楦唠娖?，nMOS晶體管1611、1612、1617、1618導(dǎo)通(on) ,Va的非反轉(zhuǎn)端子1601和Vob的反轉(zhuǎn)端子1610、Va的反轉(zhuǎn)端子1602和Vob的非反轉(zhuǎn)端子1609連接，Vc的非反轉(zhuǎn)端子1603和Voa的反轉(zhuǎn)端子1608、Vc的反轉(zhuǎn)端子1604和Voa的非反轉(zhuǎn)端子1607連接，處于圖3(E)的連接狀態(tài)。
在ADOUT為低電平時(shí)，由于為高電平，所以反相器17的輸出變?yōu)榈碗娖剑琻MOS晶體管1613、1614、1615、1616導(dǎo)通，Vc的非反轉(zhuǎn)端子1603和Voa的非反轉(zhuǎn)端子1607、Vc的反轉(zhuǎn)端子1604和Voa的反轉(zhuǎn)端子1608連接，Vb的非反轉(zhuǎn)端子1605和Vob的非反轉(zhuǎn)端子1609、Vc的反轉(zhuǎn)端子1606和Vob的反轉(zhuǎn)端子1610連接，處于圖3(D)的連接狀態(tài)。如圖6所示，通過(guò)組合基于MOS晶體管的單純的傳輸門(傳輸晶體管)，從而能夠?qū)崿F(xiàn)DC傳輸特性的折疊。在由MOS晶體管的傳輸門構(gòu)成的情況下，由于無(wú)需多余的電力，能以非常小的面積實(shí)現(xiàn)選擇器電路，所以能夠?qū)崿F(xiàn)有利于低電力且小型化的A/D轉(zhuǎn)換電路。圖7是表示參照?qǐng)DI、圖2說(shuō)明過(guò)的本實(shí)施方式的選擇器15的另一構(gòu)成的圖。利用切換差動(dòng)放大電路的電流源來(lái)選擇信號(hào)的構(gòu)成，也能夠?qū)崿F(xiàn)DC傳輸特性的折疊。這種情況下，電力、面積的增加是必須的，但是較之由基于MOS晶體管的單純傳輸門構(gòu)成的情況，次級(jí)的驅(qū)動(dòng)能力增加，期待高速動(dòng)作。參照?qǐng)D7可知，具備nMOS晶體管匪5、NM6，被共用連接的源極連接于恒流源11，并向柵極輸入ADOUT及其反轉(zhuǎn)信號(hào)；nMOS晶體管麗I、麗2，源極經(jīng)由電阻R3、R4連接于nMOS晶體管匪5的漏極，并向柵極輸入INl及其反轉(zhuǎn)信號(hào)INlB ；nMOS晶體管MN3、MN4，源極經(jīng)由電阻R5、R6連接于nMOS晶體管NM6的漏極，并向柵極輸入IN2及其反轉(zhuǎn)信號(hào)IN2B ；電阻Rl，連接于nMOS晶體管麗I、麗3的被共用連接的漏極與電源VDD之間；以及電阻R2，連接于nMOS晶體管麗2、MN4的被共用連接的漏極與電源VDD之間。在圖7中，在ADOUT為高電平時(shí)，nMOS晶體管匪5導(dǎo)通，nMOS晶體管NM6截止(成為不導(dǎo)通)，輸入INI、INlB的nMOS晶體管匪I、匪2的漏極電壓被輸出到0UTB、0UT。另一方面，在ADOUT為低電平時(shí)，nMOS晶體管NM6導(dǎo)通，nMOS晶體管NM5截止，輸入IN2、IN2B的nMOS晶體管NM3、NM4的漏極電壓被輸出到0UTB、OUT。將圖7的差動(dòng)電路(差動(dòng)開(kāi)關(guān))置換成圖6的晶體管1611、1612、1615、1616，將圖7的INl、INlB與端子1601、1602連接來(lái)差動(dòng)輸入VaJf IN2B、IN2與端子1605、1606連接來(lái)差動(dòng)輸入Vb，將OUT、OUTB與端子1609、1610連接來(lái)輸出Vob。進(jìn)而，將圖7的差動(dòng)電路置換成圖6的晶體管1613、1614、1617、1618，將圖7的INUIN1B與端子1604、1603連接來(lái)差動(dòng)輸入Vc，將IN2B、IN2與端子1603、1604連接來(lái)差動(dòng)輸入VcJf OUT、OUTB與端子1607、1608連接來(lái)輸出Voa?！磳?shí)施方式2>接著，來(lái)說(shuō)明本發(fā)明的第2實(shí)施方式。圖8是表示本發(fā)明的第2實(shí)施方式的構(gòu)成的圖。如圖8所示，在本實(shí)施方式中，在圖I示出的被級(jí)聯(lián)連接的各I比特A/D轉(zhuǎn)換器10的各級(jí)間設(shè)置第I、第2跟蹤保持電路(T/H電路)31、32，與時(shí)鐘信號(hào)(例如外部時(shí)鐘信號(hào))同步地，使各級(jí)依次進(jìn)行流水線動(dòng)作。例如，在初級(jí)的I比特A/D轉(zhuǎn)換器10的選擇器16的第I差動(dòng)輸出端子與第I級(jí)的I比特A/D轉(zhuǎn)換器10的第I放大電路11的差動(dòng)輸入端子之間具備差動(dòng)輸入、差動(dòng)輸出的第I跟蹤保持電路(T/H電路)31，在初級(jí)的I比特A/D轉(zhuǎn)換器 10的選擇器16的第2差動(dòng)輸出端子與第I級(jí)的I比特A/D轉(zhuǎn)換器10的第2放大電路12的差動(dòng)輸入端子之間具備差動(dòng)輸入、差動(dòng)輸出的第2跟蹤保持電路(T/H電路)32，這些第I、第2跟蹤保持電路(T/H電路)31、32利用共用的時(shí)鐘信號(hào)(外部時(shí)鐘=External Clock)來(lái)控制跟蹤/保持。在第I級(jí)與第2級(jí)、第2級(jí)與第3級(jí)的各級(jí)之間等其它級(jí)間的第I、第2跟蹤保持電路(T/H電路)31、32，也采用同樣的連接構(gòu)成，向所有級(jí)間的跟蹤保持電路(T/H電路)提供共用的時(shí)鐘信號(hào)。由此，相對(duì)于高頻的輸入信號(hào)，由于跟蹤保持電路31、32跟蹤(追蹤)并保持了輸入信號(hào)，所以能夠?qū)崿F(xiàn)更穩(wěn)定的時(shí)鐘同步的A/D轉(zhuǎn)換電路。跟蹤保持電路(T/H電路)31、32采用同一構(gòu)成。在圖8中，雖然跟蹤保持電路(T/H電路)31、32的內(nèi)部構(gòu)成并未圖示出，但是卻能夠采用公知的電路等。如眾所周知的那樣，跟蹤保持電路也可采用下述構(gòu)成由連接在輸入與輸出之間的開(kāi)關(guān)、和連接在開(kāi)關(guān)和輸出的連接點(diǎn)與地線(GND)之間的電容(采樣用的電容)構(gòu)成，例如在時(shí)鐘信號(hào)為高電平時(shí)開(kāi)關(guān)接通而原樣輸出輸入電壓，在時(shí)鐘信號(hào)為低電平時(shí)開(kāi)關(guān)斷開(kāi)而保持輸出在成為斷開(kāi)的時(shí)間點(diǎn)的輸入電壓，在這種采樣保持電路中，跟蹤至將采樣時(shí)間(開(kāi)關(guān)的接通時(shí)間)取得較大，例如輸入電壓與輸出電壓之差為L(zhǎng)SB/2為止。這樣一來(lái)，也可進(jìn)行單發(fā)信號(hào)的采樣測(cè)量?；蛘撸鳛楦櫛３蛛娐?，當(dāng)然也可采用下述構(gòu)成采樣保持電路的開(kāi)關(guān)的接通時(shí)間(采樣時(shí)間)短、采樣用的電容小、寬帶化的構(gòu)成(其中，若采樣用的電容小，則有時(shí)保持時(shí)的噪聲成為問(wèn)題)。這樣，根據(jù)本實(shí)施方式，可以消除在關(guān)聯(lián)技術(shù)中成為問(wèn)題的DC傳輸特性的不連續(xù)性，而可以進(jìn)行穩(wěn)定的動(dòng)作。尤其是，在定時(shí)嚴(yán)格的高速動(dòng)作中是有效的。另外，輸出該結(jié)果的數(shù)字輸出代碼成為格雷碼輸出。在使數(shù)字代碼輸出的CMOS邏輯電路穩(wěn)定且高速動(dòng)作之上是有效的。此外，也可在上述實(shí)施方式中，在圖I、圖2、圖3(D)的選擇器16中，在ADOUT =低電平時(shí)Voa = -Vb (使輸入第2放大電路12的輸出的選擇器16的第2差動(dòng)輸入端子的非反轉(zhuǎn)輸入和第I差動(dòng)輸出端子的反轉(zhuǎn)輸入、選擇器16的第2差動(dòng)輸入端子的反轉(zhuǎn)輸入和第I差動(dòng)輸出端子的非反轉(zhuǎn)輸出交叉連接，而從第I差動(dòng)輸出端子反轉(zhuǎn)Vb的極性后輸出)、Vob=-Vc (使輸入第3放大電路13的輸出輸入的選擇器16的第3差動(dòng)輸入端子的非反轉(zhuǎn)輸入和第2差動(dòng)輸出端子的反轉(zhuǎn)輸入、選擇器16的第3差動(dòng)輸入端子的反轉(zhuǎn)輸入和第2差動(dòng)輸出端子的非反轉(zhuǎn)輸出交叉連接，而從第2差動(dòng)輸出端子反轉(zhuǎn)Vc的極性后輸出)；在ADOUT=高電平時(shí)Voa = Va (使輸入第I放大電路11的輸出、輸入第I放大電路11的輸出的選擇器16的第I差動(dòng)輸入端子的非反轉(zhuǎn)輸入和反轉(zhuǎn)輸入與第I差動(dòng)輸出端子的非反轉(zhuǎn)輸入和反轉(zhuǎn)輸入直接連接)、Vob = Vc (使輸入第3放大電路13的輸出的選擇器16的第3差動(dòng)輸入端子的非反轉(zhuǎn)輸入和反轉(zhuǎn)輸入與第2差動(dòng)輸出端子的非反轉(zhuǎn)輸入和反轉(zhuǎn)輸入直接連接)。上述實(shí)施方式中說(shuō)明過(guò)的A/D轉(zhuǎn)換裝置，優(yōu)選安裝于例如混載有CMOS模擬/數(shù)字的半導(dǎo)體裝置等，當(dāng)然也可將A/D轉(zhuǎn)換裝置單體分別作為半導(dǎo)體裝置進(jìn)行制造。此外，在本說(shuō)明書(shū)中重復(fù)引用了上述專利文獻(xiàn)、非專利文獻(xiàn)的各公開(kāi)內(nèi)容。在本發(fā)明的全部公開(kāi)(包括權(quán)利要求書(shū))的范圍內(nèi)，進(jìn)一步基于其基本的技術(shù)思想，可以變更/調(diào)整實(shí)施方式。另外，在本發(fā)明的權(quán)利要求書(shū)的范圍內(nèi)可以進(jìn)行各種公開(kāi)要素的多樣組合并進(jìn)行選擇。即、對(duì)于本領(lǐng)域技術(shù)人員而言很容易想到根據(jù)包括權(quán)利要求書(shū)的全部公開(kāi)、技術(shù)思想可進(jìn)行各 種變形、修改。符號(hào)說(shuō)明10 1比特么/1)轉(zhuǎn)換器11第I放大電路12第2放大電路13第3放大電路14比較器15、16 選擇器17反相器21第I前置放大電路22第2前置放大電路31第I跟蹤保持電路(T/H電路)32第2跟蹤保持電路(T/H電路)1601、1603、1605非反轉(zhuǎn)輸入端子1602、1604、1606 反轉(zhuǎn)輸入端子1607、1609非反轉(zhuǎn)輸出端子1608、1610反轉(zhuǎn)輸出端子1611 1618傳輸晶體管
權(quán)利要求
1.一種A/D轉(zhuǎn)換電路，使將輸入電壓模擬/數(shù)字變換成I比特的I比特A/D轉(zhuǎn)換器進(jìn)行N級(jí)級(jí)聯(lián)連接，將在初級(jí)輸入的輸入電壓進(jìn)行放大后輸出，在次級(jí)依次傳輸，在各級(jí)進(jìn)行A/D轉(zhuǎn)換，整體進(jìn)行N比特的A/D轉(zhuǎn)換，其中N為2以上的規(guī)定的正整數(shù)，所述A/D轉(zhuǎn)換電路的特征在于， 所述I比特A/D轉(zhuǎn)換器 采用具有以模擬/數(shù)字變換對(duì)象的輸入電壓的中心電壓為邊界來(lái)折疊的直流傳輸特性的構(gòu)成， 具備 第I、第2放大電路，作為向所述I比特A/D轉(zhuǎn)換器輸入的輸入模擬電壓而分別輸入第I、第2輸入信號(hào)； 第3放大電路，輸入所述第I輸入信號(hào)和所述第2輸入信號(hào)的中間值； 比較器，輸入所述第3放大電路的輸出，根據(jù)正負(fù)來(lái)輸出2值的信號(hào)；以及選擇器，將所述比較器的輸出作為選擇控制信號(hào)，選擇所述第I至第3放大電路的3個(gè)輸出之中的、所述第3放大電路的輸出和所述第I及第2放大電路中的一方輸出這2個(gè)輸出的第I組、或者、所述第3放大電路的輸出和所述第I及第2放大電路的另一方輸出這2個(gè)輸出的第2組，并作為第I、第2輸出信號(hào)進(jìn)行輸出， 從所述選擇器輸出的所述第I、第2輸出信號(hào)被作為第I、第2輸入信號(hào)而輸入至次級(jí)的I比特A/D轉(zhuǎn)換器 所述選擇器按照以所述第I輸入信號(hào)和所述第2輸入信號(hào)的所述中間值為邊界、且所述I比特A/D轉(zhuǎn)換器的直流傳輸特性對(duì)稱地折疊的方式，輸出將所選擇出的所述第I或第.2組的一方的2個(gè)輸出的極性反轉(zhuǎn)后的信號(hào)。
2.根據(jù)權(quán)利要求I所述的A/D轉(zhuǎn)換電路，其特征在于， 所述I比特A/D轉(zhuǎn)換器的所述選擇器在所述比較器的輸出為第I值時(shí)選擇所述第3放大電路、第2放大電路的輸出來(lái)分別作為所述第I輸出信號(hào)、第2輸出信號(hào)， 在所述比較器的輸出為第2值時(shí)選擇使所述第3放大電路、第I放大電路的輸出的極性反轉(zhuǎn)后的信號(hào)來(lái)分別作為所述第I輸出信號(hào)、第2輸出信號(hào)。
3.根據(jù)權(quán)利要求I或2所述的A/D轉(zhuǎn)換電路，其特征在于， 所述I比特A/D轉(zhuǎn)換器的所述第I及第2輸出信號(hào)在所述輸入電壓的所述中心電壓附近，在所述輸入電壓低于所述中心電壓時(shí)和所述輸入電壓高于所述中心電壓時(shí)不改變各自的極性，在所述I比特A/D轉(zhuǎn)換器的次級(jí)的I比特A/D轉(zhuǎn)換器中設(shè)為對(duì)所述第3放大電路的輸出進(jìn)行輸入的所述比較器的輸出是與在不以所述輸入電壓的所述中心電壓為邊界來(lái)改變值的情況下的值相同的值。
4.根據(jù)權(quán)利要求I或2所述的A/D轉(zhuǎn)換電路，其特征在于， 所述選擇器通過(guò)由MOS晶體管構(gòu)成的傳輸門而構(gòu)成。
5.根據(jù)權(quán)利要求I至4任意一項(xiàng)所述的A/D轉(zhuǎn)換電路，其特征在于， 所述選擇器具備 第I至第3輸入端子，分別輸入所述第I至第3放大電路的輸出； 第I及第2輸出端子，輸出所述第I及第2輸出信號(hào)； 第I及第2開(kāi)關(guān)，分別插入在所述第I及第2輸入端子與所述第2輸出端子之間；以及第3及第4開(kāi)關(guān)，分別插入在使所述第3輸入端子2分支后的2個(gè)輸入節(jié)點(diǎn)與所述第I輸出端子之間， 所述第I及第2開(kāi)關(guān)分別根據(jù)所述選擇控制信號(hào)及所述選擇控制信號(hào)的反轉(zhuǎn)信號(hào)以互補(bǔ)的方式控制導(dǎo)通/不導(dǎo)通， 所述第3及第4開(kāi)關(guān)分別根據(jù)所述選擇控制信號(hào)及所述選擇控制信號(hào)的反轉(zhuǎn)信號(hào)以互補(bǔ)的方式控制導(dǎo)通/不導(dǎo)通， 在所述選擇控制信號(hào)為第I值時(shí)，所述第2及第4開(kāi)關(guān)導(dǎo)通，所述第I及第3開(kāi)關(guān)不導(dǎo)通，所述第3放大電路、第2放大電路的輸出被分別作為所述第I、第2輸出信號(hào)而從所述第I、第2輸出端子輸出，在所述選擇控制信號(hào)為第2值時(shí)，所述第I及第3開(kāi)關(guān)導(dǎo)通，所述第2及第4開(kāi)關(guān)不導(dǎo)通，使所述第3放大電路的輸出的極性反轉(zhuǎn)后的信號(hào)和使所述第I放大電路的輸出的極性反轉(zhuǎn)后的信號(hào)被分別作為所述第I、第2輸出信號(hào)而從所述第I、第2輸出端子輸出。
6.根據(jù)權(quán)利要求I或2所述的A/D轉(zhuǎn)換電路，其特征在于， 所述選擇器具備包括縱向堆疊在電源之間的多級(jí)的差動(dòng)對(duì)在內(nèi)的差動(dòng)電路，并利用所述選擇控制信號(hào)來(lái)切換所述差動(dòng)對(duì)的電流路徑的導(dǎo)通/不導(dǎo)通。
7.根據(jù)權(quán)利要求1、2、6任意一項(xiàng)所述的A/D轉(zhuǎn)換電路，其特征在于， 所述選擇器具備 第I差動(dòng)對(duì)晶體管，被共用耦合的源極連接于與第I電源相連接的電流源，將作為所述比較器的輸出的所述選擇控制信號(hào)及其互補(bǔ)信號(hào)輸入到柵極； 第2差動(dòng)對(duì)晶體管，源極被共用地連接于所述第I差動(dòng)對(duì)晶體管的第I輸出，將第I輸入信號(hào)及其互補(bǔ)信號(hào)輸入到柵極；以及 第3差動(dòng)對(duì)晶體管，源極被共用地連接于所述第I差動(dòng)對(duì)晶體管的第2輸出，將第2輸入信號(hào)及其互補(bǔ)信號(hào)輸入到柵極， 所述第2、3差動(dòng)對(duì)晶體管的差動(dòng)輸出的第I輸出經(jīng)由第I電阻元件被連接于第2電源并且被輸出到差動(dòng)輸出端子的一方， 所述第2、3差動(dòng)對(duì)晶體管的差動(dòng)輸出的第2輸出經(jīng)由第2電阻元件被連接于所述第2電源且被輸出到差動(dòng)輸出端子的另一方。
8.根據(jù)權(quán)利要求I至7任意一項(xiàng)所述的A/D轉(zhuǎn)換電路，其特征在于， 在前級(jí)的所述I比特A/D轉(zhuǎn)換器的輸出與后級(jí)的所述I比特A/D轉(zhuǎn)換器的輸入之間具備根據(jù)時(shí)鐘信號(hào)來(lái)控制跟蹤和保持動(dòng)作的跟蹤保持電路， 使被多級(jí)級(jí)聯(lián)連接的各級(jí)的所述I比特A/D轉(zhuǎn)換器進(jìn)行流水線動(dòng)作。
9.一種A/D轉(zhuǎn)換電路，具備被多級(jí)級(jí)聯(lián)連接的I比特A/D轉(zhuǎn)換器， 所述I比特A/D轉(zhuǎn)換器具備 第I至第3差動(dòng)放大電路； 比較器，輸入所述第3差動(dòng)放大電路的差動(dòng)輸出信號(hào)，并基于所述差動(dòng)輸出信號(hào)的值來(lái)輸出2值的信號(hào)；以及 選擇器，具有分別差動(dòng)輸入所述第I至第3差動(dòng)放大電路的差動(dòng)輸出信號(hào)的第I至第3差動(dòng)輸入端子、和第I及第2差動(dòng)輸出端子， 所述選擇器在所述比較器的輸出為第I值時(shí)， 將所述第3差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子分別連接于所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子， 將所述第2差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子分別連接于所述第2差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子， 在所述比較器的輸出為第2值時(shí)， 將所述第3差動(dòng)輸入端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子分別連接于所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子， 將所述第I差動(dòng)輸入端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子分別連接于所述第2差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子， 后級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第I、第2差動(dòng)放大電路分別輸入來(lái)自緊前面的所述I比特A/D轉(zhuǎn)換器的所述選擇器的所述第I、第2差動(dòng)輸出端子的差動(dòng)信號(hào)， 后級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第3差動(dòng)放大電路差動(dòng)輸入緊前面的所述I比特A/D轉(zhuǎn)換器的所述選擇器的所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子的信號(hào)、和緊前面的所述I比特A/D轉(zhuǎn)換器的所述選擇器的所述第2差動(dòng)輸出端子的反轉(zhuǎn)端子的信號(hào)， 初級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第I、第2差動(dòng)放大電路分別差動(dòng)輸入來(lái)自第I、第2前置差動(dòng)放大電路的差動(dòng)輸出端子的差動(dòng)輸出信號(hào)， 初級(jí)的所述I比特A/D轉(zhuǎn)換器的所述第3差動(dòng)放大電路差動(dòng)輸入所述第I前置差動(dòng)放大電路的差動(dòng)輸出端子的非反轉(zhuǎn)端子的信號(hào)、和所述第2前置差動(dòng)放大電路的差動(dòng)輸出端子的反轉(zhuǎn)端子的信號(hào)， 所述第I前置差動(dòng)放大電路對(duì)輸入信號(hào)和第I參考信號(hào)進(jìn)行差動(dòng)輸入， 所述第2前置差動(dòng)放大電路對(duì)所述輸入信號(hào)和電位不同于所述第I參考信號(hào)的第2參考信號(hào)進(jìn)行差動(dòng)輸入， 將所述多級(jí)的I比特A/D轉(zhuǎn)換器的多個(gè)所述比較器的輸出信號(hào)設(shè)為A/D轉(zhuǎn)換結(jié)果。
10.根據(jù)權(quán)利要求9所述的A/D轉(zhuǎn)換電路，其特征在于， 具備第I、第2跟蹤保持電路在時(shí)鐘信號(hào)為第I值時(shí)，分別輸入并保持前級(jí)的所述I比特A/D轉(zhuǎn)換器的所述選擇器的第I、第2差動(dòng)輸出端子，并傳輸?shù)酱渭?jí)的所述I比特A/D轉(zhuǎn)換器。
11.根據(jù)權(quán)利要求9所述的A/D轉(zhuǎn)換電路，其特征在于， 所述選擇器具備 第I、第2傳輸晶體管，分別被插入在所述第I差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子與所述第2差動(dòng)輸出端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子之間，并利用所述比較器的輸出信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通； 第3、第4傳輸晶體管，分別插入在所述第2差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子與所述第2差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子之間，并利用所述比較器的輸出信號(hào)的反轉(zhuǎn)信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通； 第5、第6傳輸晶體管，分別插入在所述第3差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子與所述第I差動(dòng)輸出端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子之間，并利用所述比較器的輸出信號(hào)的反轉(zhuǎn)信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通；以及第7、第8傳輸晶體管，分別插入在所述第3差動(dòng)輸入端子的非反轉(zhuǎn)端子和反轉(zhuǎn)端子與所述第I差動(dòng)輸出端子的反轉(zhuǎn)端子和非反轉(zhuǎn)端子之間，并利用所述比較器的輸出信號(hào)來(lái)共用地控制導(dǎo)通、不導(dǎo)通。
12.根據(jù)權(quán)利要求9所述的A/D轉(zhuǎn)換電路，其特征在于， 所述選擇器具備 第I差動(dòng)對(duì)，源極被共用連接且連接于電流源，并差動(dòng)輸入選擇控制信號(hào)； 第2、第3差動(dòng)對(duì),源極被連接于所述第I差動(dòng)對(duì)的差動(dòng)輸出，差動(dòng)輸入被輸入的第I、第2差動(dòng)信號(hào)，各自的差動(dòng)輸出經(jīng)由電阻元件而與電源連接。
13.一種半導(dǎo)體裝置，具備權(quán)利要求I至12任意一項(xiàng)所述的A/D轉(zhuǎn)換電路。
全文摘要
本發(fā)明提供一種可以避免由直流傳輸特性的不連續(xù)性帶來(lái)的不穩(wěn)定動(dòng)作的A/D轉(zhuǎn)換電路和方法。被級(jí)聯(lián)連接的1比特A/D轉(zhuǎn)換器(10)具備第1、第2放大電路(11、12)；將第1、第2放大電路的輸出的插補(bǔ)值(中間值)進(jìn)行輸出的第3放大電路(13)；利用第3放大電路的輸出的正負(fù)將值確定的2值信號(hào)輸出的比較器(14)；以及基于比較器(14)的值選擇第1至第3放大電路(11～13)的3個(gè)輸出(Va、Vb、Vc)之中的2個(gè)輸出的選擇器(16)。選擇器(16)的邏輯構(gòu)成為這2個(gè)輸出的直流傳輸特性為折疊狀。
文檔編號(hào)H03M1/44GK102714502SQ20118000669
公開(kāi)日2012年10月3日 申請(qǐng)日期2011年1月21日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者野口榮實(shí) 申請(qǐng)人:日本電氣株式會(huì)社