專利名稱：延遲控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及延遲控制裝置，其以微小時(shí)間單位控制諸如UWB (超寬帶UltraWideband)雷達(dá)中發(fā)送接收脈沖信號(hào)間的延遲時(shí)間。
背景技術(shù)：
使用脈沖信號(hào)的UWB雷達(dá)裝置中，通過(guò)控制從發(fā)送脈沖狀的發(fā)送信號(hào)開(kāi)始直至對(duì)接收信號(hào)進(jìn)行檢波的延遲時(shí)間來(lái)檢測(cè)位于規(guī)定距離范圍內(nèi)的目標(biāo)物。具體而言，將作為檢測(cè)范圍的規(guī)定距離分成多個(gè)距離門，從多個(gè)距離門各自的接收信號(hào)的強(qiáng)度來(lái)檢測(cè)存在目標(biāo)物的距離門。為了對(duì)每個(gè)距離門測(cè)量接收信號(hào)的強(qiáng)度，需要高精度控制與距離門對(duì)應(yīng)的發(fā)送信號(hào)和接收信號(hào)間的相對(duì)延遲時(shí)間。作為控制延遲時(shí)間的現(xiàn)有延遲時(shí)間控制電路，公知的有如專利文獻(xiàn)I中披露的一種電路。如圖10所示，專利文獻(xiàn)I的延遲電路由采用MOS型晶體管的NMOS晶體管TRn和 與該NMOS晶體管TRn串聯(lián)連接的電容器C構(gòu)成，其使輸入信號(hào)延遲規(guī)定時(shí)間再加以輸出。延遲電路900的輸入側(cè)、輸出側(cè)分別連接有NOT門的N0Tin、N0Tout。NMOS晶體管TRn的漏極端子與連結(jié)NOT門的NOTin和NOTout的輸入輸出信號(hào)側(cè)連接，源極端子經(jīng)由電容器C與電源側(cè)的接地連接，柵極端子固定為電源電壓(Vcc)，一直設(shè)為導(dǎo)通狀態(tài)。在此，NMOS晶體管TRn被利用作為能控制柵扱-源極間電壓的可變電阻R?？筛鶕?jù)該可變電阻R的電阻值和電容器C的電容值確定延遲量。當(dāng)輸入圖11所示這樣的脈沖電壓Vin時(shí)，連接點(diǎn)上的電壓Vp變?yōu)榉e分波形，輸出相對(duì)于輸入的脈沖電壓延遲了基于CR時(shí)間常數(shù)的延遲時(shí)間td的脈沖電壓Vout。此外，還公知一種由專利文獻(xiàn)2披露的另ー現(xiàn)有延遲電路。如圖12所示，專利文獻(xiàn)2披露的可變延遲電路包括兩條路徑A、B，用于分別將輸入輸入端子921的信號(hào)送至輸出端子922 ;可變延遲部924，具有通過(guò)選擇信號(hào)切換路徑A、B的選擇部；環(huán)形振蕩器925、929，具有路徑A、B各自的至少一部分的延遲時(shí)間的X倍、Y倍的振蕩周期；相位比較電路927、931，用于分別比較第一時(shí)鐘信號(hào)與環(huán)形振蕩器925的輸出、第二時(shí)鐘信號(hào)與環(huán)形振蕩器929的輸出的相位；以及延遲時(shí)間控制電路928、932，用于在分別根據(jù)相位比較電路927、931的相位比較結(jié)果控制環(huán)形振蕩器925、929的振蕩周期、以使環(huán)形振蕩器925、929的振蕩周期等于第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)的周期的同時(shí)控制路徑A、B的延遲時(shí)間。n個(gè)可變延遲元件Ta隔開(kāi)存在于路徑A上，m個(gè)可變延遲元件Tb隔開(kāi)存在于路徑B上。環(huán)形振蕩器925構(gòu)成為串聯(lián)連接X(jué)’個(gè)與路徑A相同的可變延遲元件Ta并使其輸出翻轉(zhuǎn)反饋至輸入側(cè)，延遲時(shí)間控制電路928同時(shí)控制路徑A的可變延遲元件Ta及環(huán)形振蕩器925的各可變延遲元件Ta的延遲時(shí)間。環(huán)形振蕩器929構(gòu)成為串聯(lián)連接デ個(gè)(當(dāng)設(shè)第ー時(shí)鐘信號(hào)的周期為Tl、第二時(shí)鐘信號(hào)的周期為T2吋，Tl Xx’ /nデT2Xy’ /m)與路徑B相同的可變延遲元件Tb并使其輸出翻轉(zhuǎn)反饋至輸入側(cè)，延遲時(shí)間控制電路932同時(shí)控制路徑B的可變延遲元件Tb及環(huán)形振蕩器929的各可變延遲元件Tb的延遲時(shí)間。上述結(jié)構(gòu)的可變延遲電路920中，第一路徑A的延遲時(shí)間為Tl/y，第二路徑B的延遲時(shí)間為T2/y，通過(guò)適當(dāng)規(guī)定Tl、T2、X、y的值，從而可選擇期望的任意分辨率。上述專利文獻(xiàn)I披露的延遲電路900或?qū)＠墨I(xiàn)2披露的可變延遲電路920采用的是對(duì)ー個(gè)輸入信號(hào)提供延遲時(shí)間的結(jié)構(gòu)。為了將這樣的延遲電路用于雷達(dá)裝置來(lái)測(cè)量到目標(biāo)物的距離等，需要采用對(duì)發(fā)送信號(hào)和接收信號(hào)中的至少一方提供延遲時(shí)間的結(jié)構(gòu)，以便能夠控制發(fā)送信號(hào)與接收信號(hào)間的相對(duì)延遲時(shí)間。專利文獻(xiàn)專利文獻(xiàn)I :特開(kāi)平7-115351號(hào)公報(bào)
專利文獻(xiàn)2 :特開(kāi)平9-93098號(hào)公報(bào)但是，專利文獻(xiàn)I披露的延遲電路中，安裝時(shí)全部的電路均被固定，導(dǎo)致在安裝后難以更改電路內(nèi)部來(lái)重新調(diào)整延遲時(shí)間。因此，無(wú)法將其用于需要依次更改發(fā)送信號(hào)與接收信號(hào)間的相對(duì)延遲時(shí)間的雷達(dá)裝置。此外，專利文獻(xiàn)2披露的可變延遲電路中，雖然可以在安裝后更改延遲時(shí)間，但可變延遲電路的規(guī)模變大，需要用到大的設(shè)置面積，并且還存在成本高等問(wèn)題。因此，無(wú)法將其用于要求小型化的UWB雷達(dá)。

發(fā)明內(nèi)容
鑒于上述問(wèn)題，本發(fā)明g在提供ー種控制兩信號(hào)間的相對(duì)延遲時(shí)間并容易實(shí)現(xiàn)小型化的延遲控制裝置。為解決上述問(wèn)題，本發(fā)明第一方面的延遲控制裝置用于輸入第一輸入脈沖信號(hào)和第二輸入脈沖信號(hào)，并輸出相對(duì)延遲時(shí)間接近規(guī)定目標(biāo)值的第一輸出脈沖信號(hào)和第二輸出脈沖信號(hào)，所述延遲控制裝置的特征在于，包括第一輸入端，用于輸入所述第一輸入脈沖信號(hào)；第二輸入端，用于輸入所述第二輸入脈沖信號(hào)；第一輸出端，用于輸出所述第一輸出脈沖信號(hào)；第二輸出端，用于輸出所述第二輸出脈沖信號(hào)；第一信號(hào)路徑部，具有2條以上的不同延遲時(shí)間的信號(hào)路徑；第二信號(hào)路徑部，具有2條以上的不同延遲時(shí)間的信號(hào)路徑；第一開(kāi)關(guān)，具有由連接所述第一信號(hào)路徑部的2條以上的信號(hào)路徑各自的一端的2個(gè)以上的端子構(gòu)成的ー連接端、以及由I個(gè)端子構(gòu)成的另ー連接端；第二開(kāi)關(guān)，具有由連接所述第ニ信號(hào)路徑部的2條以上的信號(hào)路徑各自的一端的2個(gè)以上的端子構(gòu)成的ー連接端、以及由I個(gè)端子構(gòu)成的另ー連接端；以及控制部，分別向所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)輸出控制信號(hào)，所述控制信號(hào)用于選擇所述第一開(kāi)關(guān)的所述ー連接端的任一端子連接到所述第一開(kāi)關(guān)的所述另ー連接端的端子，并選擇所述第二開(kāi)關(guān)的所述ー連接端的任一端子連接到所述第二開(kāi)關(guān)的所述另ー連接端的端子，以使所述第一輸出脈沖信號(hào)和所述第二輸出脈沖信號(hào)間的相對(duì)延遲時(shí)間接近于所述目標(biāo)值，所述第一信號(hào)路徑部和所述第一開(kāi)關(guān)連接在所述第一輸入端與所述第一輸出端之間，所述第二信號(hào)路徑部和所述第二開(kāi)關(guān)連接在所述第二輸入端與所述第二輸出端之間。根據(jù)本發(fā)明第一方面，可高精度控制兩信號(hào)間的相對(duì)延遲時(shí)間。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一信號(hào)路徑部及/或所述第ニ信號(hào)路徑部的信號(hào)路徑構(gòu)成為通過(guò)在信號(hào)路徑上設(shè)置0或I個(gè)以上的級(jí)聯(lián)連接的NOT門而使各信號(hào)路徑間所述延遲時(shí)間不同。本發(fā)明另一方面的延遲控制裝置其特征在于，所述控制部根據(jù)所述第一輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)還是翻轉(zhuǎn)信號(hào)，分別將所述第一開(kāi)關(guān)連接到所述第一信號(hào)路徑部中的通過(guò)O或偶數(shù)個(gè)NOT門的信號(hào)路徑中的一條或者通過(guò)奇數(shù)個(gè)NOT門的信號(hào)路徑中的一條，并且，根據(jù)所述第二輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)還是翻轉(zhuǎn)信號(hào)，分別將所述第二開(kāi)關(guān)連接到所述第二信號(hào)路徑部中的通過(guò)0或偶數(shù)個(gè)NOT門的信號(hào)路徑中的一條或者通過(guò)奇數(shù)個(gè)NOT門的信號(hào)路徑中的一條。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸出側(cè)與所述第一開(kāi)關(guān)的所述ー連接端連接，而各自的輸入側(cè)合流連接到所述第一輸入端，所述第一開(kāi)關(guān)的所述另ー連接端與所述第一輸出端連接，所述第二信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸出側(cè)與所述第二開(kāi)關(guān)的所述ー連接端連接，而各自的輸入側(cè)合流連接到所述第二輸入端，所述第二開(kāi)關(guān)的所述另ー連接端與所述第二輸出端連接。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一開(kāi)關(guān)的所述另ー連接端與所述第一輸入端連接，所述第一信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸入側(cè)與所述第一開(kāi)關(guān)的所述ー連接端連接，而各自的輸出側(cè)合流連接到所述第一輸出端，所述第二開(kāi)關(guān) 的所述另ー連接端與所述第二輸入端連接，所述第二信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸入側(cè)與所述第二開(kāi)關(guān)的所述ー連接端連接，而各自的輸出側(cè)合流連接到所述第二輸出端。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)各設(shè)有兩個(gè)，井分別連接到所述第一信號(hào)路徑部的輸入側(cè)和輸出側(cè)以及所述第二信號(hào)路徑部的輸入側(cè)和輸出側(cè)，連接到所述第一信號(hào)路徑部的輸入側(cè)的所述第一開(kāi)關(guān)的所述另ー連接端與所述第一輸入端連接，且連接到所述第一信號(hào)路徑部的輸出側(cè)的所述第一開(kāi)關(guān)的所述另一連接端與所述第一輸出端連接，連接到所述第二信號(hào)路徑部的輸入側(cè)的所述第二開(kāi)關(guān)的所述另ー連接端與所述第二輸入端連接，且連接到所述第二信號(hào)路徑部的輸出側(cè)的所述第ニ開(kāi)關(guān)的所述另ー連接端與所述第二輸出端連接。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)，所述第一信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的0或偶數(shù)個(gè)NOT門。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一輸入脈沖信號(hào)是翻轉(zhuǎn)信號(hào)，所述第一信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的奇數(shù)個(gè)NOT門。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)，所述第一信號(hào)路徑部具有由分別通過(guò)不同的0或偶數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第一子信號(hào)路徑部、以及由分別通過(guò)不同的奇數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第二子信號(hào)路徑部，在所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第一子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第ー輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第二子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第二輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)，所述第二信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的0或偶數(shù)個(gè)NOT門。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第二輸入脈沖信號(hào)是翻轉(zhuǎn)信號(hào)，所述第二信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的奇數(shù)個(gè)NOT門。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)，所述第二信號(hào)路徑部具有由分別通過(guò)不同的0或偶數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第三子信號(hào)路徑部、以及由分別通過(guò)不同的奇數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第四子信號(hào)路徑部，在所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第三子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第ニ輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第四子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)，所述第一信號(hào)路徑部具有第一主信號(hào)路徑，級(jí)聯(lián)連接有N1 (N1為2以上的偶數(shù))個(gè)NOT門；以及分支信號(hào)路徑，在即將到達(dá)所述NifNOT門中的第M1 (M1=l、3、一N1-I)個(gè)之前從所述第一主信號(hào)路徑分支，或者剛通過(guò)所述NifNOT門中的第L1 (L1=2、4、一N1)個(gè)之后 與所述第一主信號(hào)路徑合流。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)，所述第一信號(hào)路徑部具有第二主信號(hào)路徑，級(jí)聯(lián)連接有N2 (N2為3以上的奇數(shù))個(gè)NOT門；以及分支信號(hào)路徑，在剛通過(guò)所述N2個(gè)NOT門中的第M2 (M2=l、3、…隊(duì)べ)個(gè)之后從所述第二主信號(hào)路徑分支，或者剛通過(guò)所述N2個(gè)NOT門中的第L2 (L2=2、4、…隊(duì)-丨)個(gè)之后與所述第二主信號(hào)路徑合流。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)，所述第一信號(hào)路徑部具有(I)第一子信號(hào)路徑部，所述第一子信號(hào)路徑部由級(jí)聯(lián)連接有N1個(gè)(ル為2以上的偶數(shù))NOT門的第一主信號(hào)路徑、和在即將到達(dá)所述N1個(gè)NOT門中的第M1 (M1=l、3、一N1-I)個(gè)之前從所述第一主信號(hào)路徑分支、或者剛通過(guò)所述N1個(gè)NOT門中的第L1 (L1=2、4、一N1)個(gè)之后與所述第一主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成；(2)第二主信號(hào)路徑，級(jí)聯(lián)連接有N2 (N2為3以上的奇數(shù))個(gè)NOT門；以及第ニ子信號(hào)路徑部，所述第二子信號(hào)路徑部由在剛通過(guò)所述N2個(gè)NOT門中的第M2 (M2=l、3、丨隊(duì)-2)個(gè)之后從所述第二主信號(hào)路徑分支、或者剛通過(guò)所述N2個(gè)NOT門中的第L2 (L2=2、4、…隊(duì)-丄)個(gè)之后與所述第二主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成，在所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第一子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第一輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第二子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)，所述第二信號(hào)路徑部具有第三主信號(hào)路徑，級(jí)聯(lián)連接有N3 (N3為2以上的偶數(shù))個(gè)NOT門；以及分支信號(hào)路徑，在即將到達(dá)所述N3個(gè)NOT門中的第M3 (M3=l、3、…化-丨)個(gè)之前從所述第三主信號(hào)路徑分支，或者剛通過(guò)所述N3個(gè)NOT門中的第L3 (L3=2、4、…化)個(gè)之后與所述第三主信號(hào)路徑合流。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第二輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)，所述第二信號(hào)路徑部具有第四主信號(hào)路徑，級(jí)聯(lián)連接有N4 (隊(duì)為3以上的奇數(shù))個(gè)NOT門；以及分支信號(hào)路徑，在剛通過(guò)所述N4個(gè)NOT門中的第M4 (M4=l、3、…隊(duì)べ)個(gè)之后從所述第四主信號(hào)路徑分支，或者剛通過(guò)所述N4fN0T門中的第L4 (L4=2、4、…隊(duì)-丨)個(gè)之后與所述第四主信號(hào)路徑合流。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)，所述第二信號(hào)路徑部具有(I)第三子信號(hào)路徑部，所述第三子信號(hào)路徑部由級(jí)聯(lián)連接有化個(gè)(化為2以上的偶數(shù))NOT門的第三主信號(hào)路徑、和在即將到達(dá)所述N3個(gè)NOT門中的第M3 (M3=l、3、…化-丨)個(gè)之前從所述第三主信號(hào)路徑分支、或者剛通過(guò)所述N3個(gè)NOT門中的第L3 (L3=2、4、…N3)個(gè)之后與所述第三主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成；(2)第四主信號(hào)路徑，級(jí)聯(lián)連接有N4 (N4為3以上的奇數(shù))個(gè)NOT門；以及第四子信號(hào)路徑部，所述第四子信號(hào)路徑部由在剛通過(guò)所述N4個(gè)NOT門中的第M4 (M4=l、3、…N4-2)個(gè)之后從所述第四主信號(hào)路徑分支、或者剛通過(guò)所述N4個(gè)NOT門中的第L4 (L4=2、4、…隊(duì)-丄)個(gè)之后與所述第四主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成，在所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第三子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第二輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第四子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。
本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)，所述第一信號(hào)路徑部具有級(jí)聯(lián)連接有多個(gè)NOT門的第一主信號(hào)路徑的同時(shí)，具有(I)由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一主信號(hào)路徑的輸入側(cè)至所述第一開(kāi)關(guān)的所述ー連接端之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第一子信號(hào)路徑部、以及由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一主信號(hào)路徑的輸入側(cè)至所述第一開(kāi)關(guān)的所述一連接端之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第二子信號(hào)路徑部，或者具有(2)由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一開(kāi)關(guān)的所述ー連接端至所述第一主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第一子信號(hào)路徑部、以及由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一開(kāi)關(guān)的所述ー連接端至所述第一主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第二子信號(hào)路徑部，在所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第一子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第一輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第二子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)，所述第二信號(hào)路徑部具有級(jí)聯(lián)連接有多個(gè)NOT門的第二主信號(hào)路徑的同時(shí)，具有(I)由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二主信號(hào)路徑的輸入側(cè)至所述第二開(kāi)關(guān)的所述ー連接端之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第三子信號(hào)路徑部、以及由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二主信號(hào)路徑的輸入側(cè)至所述第二開(kāi)關(guān)的所述一連接端之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第四子信號(hào)路徑部，或者具有(2)由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二開(kāi)關(guān)的所述ー連接端至所述第二主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第三子信號(hào)路徑部、以及由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二開(kāi)關(guān)的所述ー連接端至所述第二主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第四子信號(hào)路徑部，在所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第三子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第二輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第四子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。本發(fā)明另一方面的延遲控制裝置其特征在于，所述第一信號(hào)路徑部、所述第二信號(hào)路徑部、第一開(kāi)關(guān)、第二開(kāi)關(guān)、及控制部在PLD (Programmable Logic Device :可編程邏輯電路)內(nèi)構(gòu)成。根據(jù)本發(fā)明，可提供ー種能控制兩信號(hào)間的相對(duì)延遲時(shí)間的小型化的延遲控制裝置。


圖I是本發(fā)明第一實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖2是采用第一實(shí)施方式的延遲控制裝置構(gòu)成的可從外部調(diào)整兩信號(hào)間的相對(duì)延遲時(shí)間的系統(tǒng)的一例框圖。圖3是標(biāo)繪了第一實(shí)施方式的延遲控制裝置的延遲時(shí)間的一例的圖表。圖4是本發(fā)明第二實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖5是本發(fā)明第三實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖6是本發(fā)明第四實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖7是標(biāo)繪了第四實(shí)施方式的延遲控制裝置的延遲時(shí)間的一例的圖表。圖8是本發(fā)明第五實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖9是本發(fā)明第六實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖10是表示現(xiàn)有延遲電路的電路圖。圖11是表示現(xiàn)有延遲電路的信號(hào)時(shí)間變化的圖表。圖12是現(xiàn)有可變延遲電路的結(jié)構(gòu)框圖。圖13是本發(fā)明第七實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖14是本發(fā)明第八實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。圖15是本發(fā)明第九實(shí)施方式涉及的延遲控制裝置的結(jié)構(gòu)框圖。
具體實(shí)施例方式
參照附圖，對(duì)本發(fā)明優(yōu)選實(shí)施方式中的延遲控制裝置進(jìn)行詳細(xì)說(shuō)明。為圖示及描述的簡(jiǎn)化，對(duì)具有同一功能的各組成部分標(biāo)注同一附圖標(biāo)記。(第一實(shí)施方式)下面，采用圖I、圖2來(lái)描述本發(fā)明第一實(shí)施方式涉及的延遲控制裝置。圖I是本實(shí)施方式的延遲控制裝置100的結(jié)構(gòu)框圖。圖2是采用本實(shí)施方式的延遲控制裝置100構(gòu)成的可從外部調(diào)整兩信號(hào)間的相對(duì)延遲時(shí)間的系統(tǒng)的一例框圖。本實(shí)施方式的延遲控制裝置100包括第一輸入端101和第二輸入端102,用于從外部輸入輸入脈沖信號(hào)；延遲控制電路105,使從第一輸入端101和第二輸入端102輸入的兩個(gè)輸入信號(hào)分別延遲規(guī)定的延遲時(shí)間并輸出；控制部106，對(duì)延遲控制電路105輸出用于控制延遲時(shí)間的控制信號(hào)；以及第ー輸出端103和第二輸出端104,用于將延遲控制電路105輸出的輸出信號(hào)輸出至外部。
本實(shí)施方式的延遲控制裝置100中，第一輸入脈沖信號(hào)11和第二輸入脈沖信號(hào)12作為輸入信號(hào)分別從第一輸入端101和第二輸入端102輸入,第一輸出脈沖信號(hào)13和第二輸出脈沖信號(hào)14 作為輸出信號(hào)分別從第一輸出端103和第二輸出端104輸出。第一輸入脈沖信號(hào)11和第二輸入脈沖信號(hào)12例如可設(shè)為脈沖寬度為Ins的脈沖信號(hào)。圖2所示的系統(tǒng)中采用的是可從連接于延遲控制裝置100的外部運(yùn)算處理裝置(在圖2中假設(shè)為個(gè)人電腦(PC))更改第一輸出脈沖信號(hào)13與第二輸出脈沖信號(hào)14間的相對(duì)延遲時(shí)間的結(jié)構(gòu)。即，從運(yùn)算處理裝置I向控制部106輸入延遲時(shí)間的目標(biāo)值，控制部106控制延遲控制電路105，選擇接近于上述目標(biāo)值的值(優(yōu)選為與目標(biāo)值第三以內(nèi)接近的值，更優(yōu)選為與目標(biāo)值第二以內(nèi)接近的值，再進(jìn)ー步優(yōu)選為與目標(biāo)值最接近的值(包括與目標(biāo)值一致的值)。下同)作為第一輸出脈沖信號(hào)13與第二輸出脈沖信號(hào)14間的相對(duì)延遲時(shí)間。延遲控制電路105包括對(duì)應(yīng)于兩個(gè)輸入脈沖信號(hào)11、12的第一信號(hào)路徑部110和第二信號(hào)路徑部120兩個(gè)信號(hào)路徑部、以及第ー輸出側(cè)開(kāi)關(guān)131和第二輸出側(cè)開(kāi)關(guān)132兩個(gè)輸出側(cè)開(kāi)關(guān)。第一輸入脈沖信號(hào)11從第一輸入端101輸入第一信號(hào)路徑部110，再經(jīng)由第一輸出側(cè)開(kāi)關(guān)131從第一輸出端103輸出。同樣,第二輸入脈沖信號(hào)12從第二輸入端102輸入第二信號(hào)路徑部120,再經(jīng)由第二輸出側(cè)開(kāi)關(guān)132從第二輸出端104輸出。第一信號(hào)路徑部110包括將從第一輸入端101開(kāi)始的路徑分支為四個(gè)而成的四個(gè)信號(hào)路徑111 114,各信號(hào)路徑的輸出側(cè)與第一輸出側(cè)開(kāi)關(guān)131連接。在信號(hào)路徑111 114上級(jí)聯(lián)連接有不同的0或偶數(shù)個(gè)NOT門107。同樣，第二信號(hào)路徑部120包括將從第二輸入端102開(kāi)始的路徑分支為四個(gè)而成的四個(gè)信號(hào)路徑121 124，各信號(hào)路徑的輸出側(cè)與第二輸出側(cè)開(kāi)關(guān)132連接。在信號(hào)路徑121 124上級(jí)聯(lián)連接有不同的0或偶數(shù)個(gè)NOT門107。本實(shí)施方式中采用在信號(hào)路徑111 114和信號(hào)路徑121 124各自上配備0或偶數(shù)個(gè)NOT門107的結(jié)構(gòu)，這是因?yàn)闉榱耸馆斎朊}沖信號(hào)不發(fā)生翻轉(zhuǎn)。ー個(gè)NOT門107將使輸入信號(hào)發(fā)生翻轉(zhuǎn)并延遲規(guī)定時(shí)間后輸出。因此，本實(shí)施方式中構(gòu)成為使輸入脈沖信號(hào)
11、12通過(guò)0或偶數(shù)個(gè)NOT門107。圖I中，在信號(hào)路徑111 114上分別級(jí)聯(lián)連接有0個(gè)、2個(gè)、4個(gè)、6個(gè)NOT門107，在信號(hào)路徑121 124上分別級(jí)聯(lián)連接有0個(gè)、2個(gè)、4個(gè)、6個(gè)NOT 門 107。第一輸出側(cè)開(kāi)關(guān)131選擇分別與四個(gè)信號(hào)路徑111 114連接的端子中的任ー個(gè)與連接到第一輸出端103的端子連接。由此，第一輸入脈沖信號(hào)11從第一輸入端101經(jīng)由信號(hào)路徑111 114中任一而輸出至第一輸出端103。并且,第二輸出側(cè)開(kāi)關(guān)132選擇分別與四個(gè)信號(hào)路徑121 124連接的端子中的任一個(gè)與連接到第二輸出端104的端子連接。由此，第二輸入脈沖信號(hào)12從第二輸入端102經(jīng)由信號(hào)路徑121 124中任一而輸出至第ニ輸出端104。在第一信號(hào)路徑部110和第二信號(hào)路徑部120的內(nèi)部級(jí)聯(lián)連接的NOT門107使通過(guò)此的信號(hào)延遲(門延遲)規(guī)定的延遲時(shí)間再輸出。因此，通過(guò)改變信號(hào)路徑111 114和信號(hào)路徑121 124各自中級(jí)聯(lián)連接的NOT門107的個(gè)數(shù)就能夠使信號(hào)路徑111 114和信號(hào)路徑121 124各自的延遲時(shí)間不同。此外，通過(guò)從信號(hào)路徑111 114和信號(hào)路徑121 124中進(jìn)行路徑選擇而提供的延遲時(shí)間不僅受NOT門107的個(gè)數(shù)的影響，而且還會(huì)受形成有各信號(hào)路徑的布線位置等的影響。因此，即使是在NOT門107的個(gè)數(shù)相等的信號(hào)路徑間也會(huì)因布線路徑的不同而導(dǎo)致延遲時(shí)間不同。本實(shí)施方式的延遲控制裝置100分別將延遲時(shí)間不同的第一信號(hào)路徑部110的四個(gè)信號(hào)路徑111 114中任ー個(gè)與第二信號(hào)路徑部120的四個(gè)信號(hào)路徑121 124中任一個(gè)相組合，從而能夠非常精確地改變兩個(gè)輸入脈沖信號(hào)間的相對(duì)延遲時(shí)間?？刂撇?06在從例如外部運(yùn)算處理裝置I輸入有延遲時(shí)間的目標(biāo)值時(shí)進(jìn)行控制，以適當(dāng)?shù)厍袚Q第一輸出側(cè)開(kāi)關(guān)131和第二輸出側(cè)開(kāi)關(guān)132。通過(guò)控制部106適當(dāng)?shù)厍袚Q第ー輸出側(cè)開(kāi)關(guān)131和第二輸出側(cè)開(kāi)關(guān)132,從而選擇第一輸入脈沖信號(hào)11所通過(guò)的第一信 號(hào)路徑部110的信號(hào)路徑和第二輸入脈沖信號(hào)12所通過(guò)的第二信號(hào)路徑部120的信號(hào)路徑。因此，第一輸入脈沖信號(hào)11通過(guò)第一信號(hào)路徑部110時(shí)的延遲時(shí)間和第二輸入脈沖信號(hào)12通過(guò)第二信號(hào)路徑部120時(shí)的延遲時(shí)間分別發(fā)生變化。由此，可選擇接近于上述目標(biāo)值的值作為第一輸出脈沖信號(hào)13和第二輸出脈沖信號(hào)14間的相對(duì)延遲時(shí)間。此外，圖2中采用的是將延遲時(shí)間的目標(biāo)值從外部運(yùn)算處理裝置I設(shè)置到控制部106的結(jié)構(gòu)，但在事先確定了延遲時(shí)間目標(biāo)值的設(shè)置次序等的情況下，也可以對(duì)目標(biāo)值的設(shè)置次序進(jìn)行編程而使控制部106事先帶有目標(biāo)值的設(shè)置次序。如圖I所示，由于本實(shí)施方式的延遲控制裝置100采用的是第一信號(hào)路徑部110具有四個(gè)信號(hào)路徑111 114且第二信號(hào)路徑部120具有四個(gè)信號(hào)路徑121 124的結(jié)構(gòu)，故可通過(guò)第一輸出側(cè)開(kāi)關(guān)131和第二輸出側(cè)開(kāi)關(guān)132選擇的信號(hào)路徑的組合數(shù)為4X4=16。表I中針對(duì)各組合示出第一輸出脈沖信號(hào)13與第二輸出脈沖信號(hào)14間的相對(duì)延遲時(shí)間的一例。此外，圖3是從延遲時(shí)間短的組合開(kāi)始依次繪制表I所示的結(jié)果而成的圖。表I
第一信號(hào)路徑部第二信號(hào)路徑部相對(duì)延遲[ps]
信號(hào)路徑114信號(hào)路徑121130
信號(hào)路徑112信號(hào)路徑121460
信號(hào)路徑113信號(hào)路徑121460
信號(hào)路徑114信號(hào)路徑122500
信號(hào)路徑114信號(hào)路徑123500
信號(hào)路徑111信號(hào)路徑121830
信號(hào)路徑112信號(hào)路徑123830
信號(hào)路徑112信號(hào)路徑122840
信號(hào)路徑113信號(hào)路徑122840
權(quán)利要求
1.一種延遲控制裝置，用于輸入第一輸入脈沖信號(hào)和第二輸入脈沖信號(hào)，并輸出相對(duì)延遲時(shí)間接近規(guī)定目標(biāo)值的第一輸出脈沖信號(hào)和第二輸出脈沖信號(hào)，所述延遲控制裝置的特征在于，包括 第一輸入端，用于輸入所述第一輸入脈沖信號(hào)； 第二輸入端，用于輸入所述第二 輸入脈沖信號(hào)； 第一輸出端，用于輸出所述第一輸出脈沖信號(hào)； 第二輸出端，用于輸出所述第二輸出脈沖信號(hào)； 第一信號(hào)路徑部，具有2條以上的不同延遲時(shí)間的信號(hào)路徑； 第二信號(hào)路徑部，具有2條以上的不同延遲時(shí)間的信號(hào)路徑； 第一開(kāi)關(guān)，具有由連接所述第一信號(hào)路徑部的2條以上的信號(hào)路徑各自的一端的2個(gè)以上的端子構(gòu)成的一連接端、以及由I個(gè)端子構(gòu)成的另一連接端； 第二開(kāi)關(guān)，具有由連接所述第二信號(hào)路徑部的2條以上的信號(hào)路徑各自的一端的2個(gè)以上的端子構(gòu)成的一連接端、以及由I個(gè)端子構(gòu)成的另一連接端；以及 控制部，分別向所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)輸出控制信號(hào)，所述控制信號(hào)用于選擇所述第一開(kāi)關(guān)的所述一連接端的任一端子連接到所述第一開(kāi)關(guān)的所述另一連接端的端子，并選擇所述第二開(kāi)關(guān)的所述一連接端的任一端子連接到所述第二開(kāi)關(guān)的所述另一連接端的端子，以使所述第一輸出脈沖信號(hào)和所述第二輸出脈沖信號(hào)間的相對(duì)延遲時(shí)間接近于所述目標(biāo)值， 所述第一信號(hào)路徑部和所述第一開(kāi)關(guān)連接在所述第一輸入端與所述第一輸出端之間， 所述第二信號(hào)路 徑部和所述第二開(kāi)關(guān)連接在所述第二輸入端與所述第二輸出端之間。
2.根據(jù)權(quán)利要求I所述的延遲控制裝置，其特征在于， 所述第一信號(hào)路徑部及/或所述第二信號(hào)路徑部的信號(hào)路徑構(gòu)成為通過(guò)在信號(hào)路徑上設(shè)置O或I個(gè)以上的級(jí)聯(lián)連接的NOT門而使各信號(hào)路徑間所述延遲時(shí)間不同。
3.根據(jù)權(quán)利要求2所述的延遲控制裝置，其特征在于， 所述控制部根據(jù)所述第一輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)還是翻轉(zhuǎn)信號(hào)，分別將所述第一開(kāi)關(guān)連接到所述第一信號(hào)路徑部中的通過(guò)O或偶數(shù)個(gè)NOT門的信號(hào)路徑中的一條或者通過(guò)奇數(shù)個(gè)NOT門的信號(hào)路徑中的一條，并且，根據(jù)所述第二輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)還是翻轉(zhuǎn)信號(hào)，分別將所述第二開(kāi)關(guān)連接到所述第二信號(hào)路徑部中的通過(guò)O或偶數(shù)個(gè)NOT門的信號(hào)路徑中的一條或者通過(guò)奇數(shù)個(gè)NOT門的信號(hào)路徑中的一條。
4.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸出側(cè)與所述第一開(kāi)關(guān)的所述一連接端連接，而各自的輸入側(cè)合流連接到所述第一輸入端， 所述第一開(kāi)關(guān)的所述另一連接端與所述第一輸出端連接， 所述第二信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸出側(cè)與所述第二開(kāi)關(guān)的所述一連接端連接，而各自的輸入側(cè)合流連接到所述第二輸入端， 所述第二開(kāi)關(guān)的所述另一連接端與所述第二輸出端連接。
5.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一開(kāi)關(guān)的所述另一連接端與所述第一輸入端連接， 所述第一信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸入側(cè)與所述第一開(kāi)關(guān)的所述一連接端連接，而各自的輸出側(cè)合流連接到所述第一輸出端， 所述第二開(kāi)關(guān)的所述另一連接端與所述第二輸入端連接， 所述第二信號(hào)路徑部的2條以上的信號(hào)路徑各自的輸入側(cè)與所述第二開(kāi)關(guān)的所述一連接端連接，而各自的輸出側(cè)合流連接到所述第二輸出端。
6.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)各設(shè)有兩個(gè)，并分別連接到所述第一信號(hào)路徑部的輸入側(cè)和輸出側(cè)以及所述第二信號(hào)路徑部的輸入側(cè)和輸出側(cè)， 連接到所述第一信號(hào)路徑部的輸入側(cè)的所述第一開(kāi)關(guān)的所述另一連接端與所述第一輸入端連接，且連接到所述第一信號(hào)路徑部的輸出側(cè)的所述第一開(kāi)關(guān)的所述另一連接端與所述第一輸出端連接， 連接到所述第二信號(hào)路徑部的輸入側(cè)的所述第二開(kāi)關(guān)的所述另一連接端與所述第二輸入端連接，且連接到所述第二信號(hào)路徑部的輸出側(cè)的所述第二開(kāi)關(guān)的所述另一連接端與所述第二輸出端連接。
7.根據(jù)權(quán)利要求I至6中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)， 所述第一信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的O或偶數(shù)個(gè)NOT門。
8.根據(jù)權(quán)利要求I至6中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一輸入脈沖信號(hào)是翻轉(zhuǎn)信號(hào)， 所述第一信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的奇數(shù)個(gè)NOT門。
9.根據(jù)權(quán)利要求I至6中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)， 所述第一信號(hào)路徑部具有由分別通過(guò)不同的O或偶數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第一子信號(hào)路徑部、以及由分別通過(guò)不同的奇數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第二子信號(hào)路徑部， 在所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第一子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第一輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第二子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。
10.根據(jù)權(quán)利要求I至9中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第二輸入脈沖信號(hào)是非翻轉(zhuǎn)信號(hào)， 所述第二信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的O或偶數(shù)個(gè)NOT門。
11.根據(jù)權(quán)利要求I至9中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第二輸入脈沖信號(hào)是翻轉(zhuǎn)信號(hào)， 所述第二信號(hào)路徑部構(gòu)成為所述2條以上的信號(hào)路徑各自通過(guò)不同的奇數(shù)個(gè)NOT門。
12.根據(jù)權(quán)利要求I至9中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)， 所述第二信號(hào)路徑部具有由分別通過(guò)不同的O或偶數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第三子信號(hào)路徑部、以及由分別通過(guò)不同的奇數(shù)個(gè)NOT門的2條以上的信號(hào)路徑構(gòu)成的第四子信號(hào)路徑部， 在所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第三子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第二輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第四子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。
13.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)， 所述第一信號(hào)路徑部具有 第一主信號(hào)路徑，級(jí)聯(lián)連接有N1 (N1為2以上的偶數(shù))個(gè)NOT門；以及分支信號(hào)路徑，在即將到達(dá)所述N1ANOT門中的第M1 (m1=i、3、一N1-I)個(gè)之前從所述第一主信號(hào)路徑分支，或者剛通過(guò)所述N1ANOT門中的第L1 (l1=2、4、···&)個(gè)之后與所述第一主信號(hào)路徑合流。
14.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)， 所述第一信號(hào)路徑部具有 第二主信號(hào)路徑，級(jí)聯(lián)連接有N2 (N2為3以上的奇數(shù))個(gè)NOT門；以及分支信號(hào)路徑，在剛通過(guò)所述N2 fNOT門中的第仏^2=1、3吣隊(duì)-2)個(gè)之后從所述第二主信號(hào)路徑分支，或者剛通過(guò)所述N2 fNOT門中的第L2 (L2=2、4、…隊(duì)-丨)個(gè)之后與所述第二主信號(hào)路徑合流。
15.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)， 所述第一信號(hào)路徑部具有 (O第一子信號(hào)路徑部，所述第一子信號(hào)路徑部由級(jí)聯(lián)連接有N1個(gè)(&為2以上的偶數(shù))NOT門的第一主信號(hào)路徑、和在即將到達(dá)所述N1ANOT門中的第札(M1=l、3、-N1-I)個(gè)之前從所述第一主信號(hào)路徑分支、或者剛通過(guò)所述N1 fNOT門中的第L1 (L1=2、4、…^)個(gè)之后與所述第一主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成； (2)第二主信號(hào)路徑，級(jí)聯(lián)連接有N2 (N2為3以上的奇數(shù))個(gè)NOT門；以及第二子信號(hào)路徑部，所述第二子信號(hào)路徑部由在剛通過(guò)所述N2個(gè)NOT門中的第M2(M2=1、3、吣隊(duì)-2)個(gè)之后從所述第二主信號(hào)路徑分支、或者剛通過(guò)所述N2 Anot門中的第L2 (L2=2、4、…N2-I)個(gè)之后與所述第二主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成， 在所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第一子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第一輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第二子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。
16.根據(jù)權(quán)利要求I至3及權(quán)利要求13至15中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)， 所述第二信號(hào)路徑部具有 第三主信號(hào)路徑，級(jí)聯(lián)連接有N3 (N3為2以上的偶數(shù))個(gè)NOT門；以及分支信號(hào)路徑，在即將到達(dá)所述N3 Anot門中的第M3 (m3=i、3、吣乂-1)個(gè)之前從所述第三主信號(hào)路徑分支，或者剛通過(guò)所述N3 ANOT門中的第L3 (l3=2、4、…乂)個(gè)之后與所述第三主信號(hào)路徑合流。
17.根據(jù)權(quán)利要求I至3及權(quán)利要求13至15中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第二輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)， 所述第二信號(hào)路徑部具有 第四主信號(hào)路徑，級(jí)聯(lián)連接有N4 (N4為3以上的奇數(shù))個(gè)NOT門；以及 分支信號(hào)路徑，在剛通過(guò)所述N4 Anot門中的第M4 (m4=i、3、吣隊(duì)-2)個(gè)之后從所述第四主信號(hào)路徑分支，或者剛通過(guò)所述N4 ANOT門中的第L4 (l4=2、4、…隊(duì)-丨)個(gè)之后與所述第四主信號(hào)路徑合流。
18.根據(jù)權(quán)利要求I至3及權(quán)利要求13至15中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)， 所述第二信號(hào)路徑部具有 (1)第三子信號(hào)路徑部，所述第三子信號(hào)路徑部由級(jí)聯(lián)連接有N3個(gè)(乂為2以上的偶數(shù))NOT門的第三主信號(hào)路徑、和在即將到達(dá)所述N3ANOT門中的第M3 (M3=l、3、-N3-I)個(gè)之前從所述第三主信號(hào)路徑分支、或者剛通過(guò)所述N3 Anot門中的第L3 (l3=2、4、…乂)個(gè)之后與所述第三主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成； (2)第四主信號(hào)路徑，級(jí)聯(lián)連接有N4(N4為3以上的奇數(shù))個(gè)NOT門；以及 第四子信號(hào)路徑部，所述第四子信號(hào)路徑部由在剛通過(guò)所述N4個(gè)NOT門中的第M4(m4=i、3、吣隊(duì)-2)個(gè)之后從所述第四主信號(hào)路徑分支、或者剛通過(guò)所述N4 Anot門中的第L4 (L4=2、4、吣隊(duì)-1)個(gè)之后與所述第四主信號(hào)路徑合流的分支信號(hào)路徑構(gòu)成， 在所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第三子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第二輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第四子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。
19.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)， 所述第一信號(hào)路徑部具有級(jí)聯(lián)連接有多個(gè)NOT門的第一主信號(hào)路徑的同時(shí)，具有(I)由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一主信號(hào)路徑的輸入側(cè)至所述第一開(kāi)關(guān)的所述一連接端之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第一子信號(hào)路徑部、以及由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一主信號(hào)路徑的輸入側(cè)至所述第一開(kāi)關(guān)的所述一連接端之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第二子信號(hào)路徑部，或者具有(2)由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一開(kāi)關(guān)的所述一連接端至所述第一主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第一子信號(hào)路徑部、以及由從所述第一主信號(hào)路徑的中途分支或通過(guò)整條所述第一主信號(hào)路徑而在所述第一開(kāi)關(guān)的所述一連接端至所述第一主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第二子信號(hào)路徑部， 在所述第一輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第一子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第一輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第一開(kāi)關(guān)輸出選擇所述第二子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。
20.根據(jù)權(quán)利要求I至3及權(quán)利要求19中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)或翻轉(zhuǎn)信號(hào)， 所述第二信號(hào)路徑部具有級(jí)聯(lián)連接有多個(gè)NOT門的第二主信號(hào)路徑的同時(shí)，具有(I)由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二主信號(hào)路徑的輸入側(cè)至所述第二開(kāi)關(guān)的所述一連接端之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第三子信號(hào)路徑部、以及由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二主信號(hào)路徑的輸入側(cè)至所述第二開(kāi)關(guān)的所述一連接端之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第四子信號(hào)路徑部，或者具有(2)由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二開(kāi)關(guān)的所述一連接端至所述第二主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的偶數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第三子信號(hào)路徑部、以及由從所述第二主信號(hào)路徑的中途分支或通過(guò)整條所述第二主信號(hào)路徑而在所述第二開(kāi)關(guān)的所述一連接端至所述第二主信號(hào)路徑的輸出側(cè)之間通過(guò)不同的奇數(shù)個(gè)NOT門的多條信號(hào)路徑構(gòu)成的第四子信號(hào)路徑部， 在所述第二輸入脈沖信號(hào)為非翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第三子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)，在所述第二輸入脈沖信號(hào)為翻轉(zhuǎn)信號(hào)時(shí)，所述控制部向所述第二開(kāi)關(guān)輸出選擇所述第四子信號(hào)路徑部中一條信號(hào)路徑的控制信號(hào)。
21.根據(jù)權(quán)利要求I至20中任一項(xiàng)所述的延遲控制裝置，其特征在于， 所述第一信號(hào)路徑部、所述第二信號(hào)路徑部、第一開(kāi)關(guān)、第二開(kāi)關(guān)、及控制部在PLD(Programmable Logic Device :可編程邏輯電路)內(nèi)構(gòu)成。
全文摘要
本發(fā)明提供用于控制兩信號(hào)間的相對(duì)延遲時(shí)間的小型容易的延遲控制裝置。第一信號(hào)路徑部(110)和第二信號(hào)路徑部(120)各自的信號(hào)路徑(111～114)和信號(hào)路徑(121～124)的延遲時(shí)間互不相同。通過(guò)選擇第一信號(hào)路徑部(110)的4條信號(hào)路徑(111～114)中任一和第二信號(hào)路徑部(120)的4條信號(hào)路徑(121～124)中任一，從而能夠精確地變更兩個(gè)輸入脈沖信號(hào)間的相對(duì)延遲時(shí)間。
文檔編號(hào)H03K5/13GK102771049SQ20118001118
公開(kāi)日2012年11月7日 申請(qǐng)日期2011年3月8日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者上村和孝, 室伏規(guī)雄, 青柳靖 申請(qǐng)人:古河As株式會(huì)社, 古河電氣工業(yè)株式會(huì)社