專利名稱：半導(dǎo)體裝置和使用該半導(dǎo)體裝置的半導(dǎo)體繼電器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置和使用該半導(dǎo)體裝置的半導(dǎo)體繼電器，特別是涉及一種使用碳化硅(SiC)等的化合物半導(dǎo)體的半導(dǎo)體裝置和使用該半導(dǎo)體裝置的半導(dǎo)體繼電器。
背景技術(shù)：
已知如下一種光稱合型半導(dǎo)體繼電器具備基于輸入信號(hào)發(fā)光的發(fā)光兀件和接收來自發(fā)光元件的光信號(hào)來產(chǎn)生電動(dòng)勢的受光元件，通過該電動(dòng)勢來使輸出用的MOSFET導(dǎo)通或者截止。半導(dǎo)體繼電器的導(dǎo)通電阻小，半導(dǎo)體繼電器能夠控制微小模擬信號(hào)且小型，因此·能夠應(yīng)用于各種用途。半導(dǎo)體繼電器包括LED等發(fā)光元件、光電轉(zhuǎn)換部以及輸出元件，其中，該LED等發(fā)光元件響應(yīng)于輸入信號(hào)而生成光信號(hào)，該光電轉(zhuǎn)換部包括接收光信號(hào)來產(chǎn)生電動(dòng)勢的光電二極管陣列和對(duì)所產(chǎn)生的電動(dòng)勢進(jìn)行充放電的充放電電路，該輸出元件包括與來自充放電電路的電壓相對(duì)應(yīng)地導(dǎo)通或截止的M0SFET。作為該M0SFET，以SiC為材料的SiC-MOSFET耐壓性高且導(dǎo)通電阻小，因此備受關(guān)注。作為這種M0SFET，在設(shè)置于SiC基板內(nèi)的有源區(qū)內(nèi)配置多個(gè)晶體管單元而成的功率用晶體管成為主流。但是，在大功率下使用時(shí)，由于晶體管單元的周圍的電場集中而導(dǎo)致?lián)舸?brea kdown),因此難以實(shí)現(xiàn)高耐壓化。因此提出了各種方案，提出了一種通過將第一導(dǎo)電型的雜質(zhì)導(dǎo)入有源區(qū)的周緣部的環(huán)狀區(qū)域來形成浮置環(huán)(floating ring)的MOSFET (例如日本專利公開2006-344802號(hào)公報(bào))。如圖9所示，在該半導(dǎo)體裝置中，在SiC基板101上形成有作為場效應(yīng)晶體管(FET)而發(fā)揮功能的有源區(qū)111。而且，在該有源區(qū)111的周緣部形成有固定為與源電極108相同的電位的內(nèi)側(cè)環(huán)116。另外，與該內(nèi)側(cè)環(huán)116相隔規(guī)定間隔地形成有電浮置狀態(tài)的浮置環(huán)112。并且，在SiC半導(dǎo)體基板101的周緣部設(shè)置有作為漏區(qū)的固定為與該基板101相同的電位的外側(cè)環(huán)113。在該日本專利公開2006-344802號(hào)公報(bào)的半導(dǎo)體裝置中，在有源區(qū)111、即構(gòu)成FET的區(qū)域的最外周設(shè)置有內(nèi)側(cè)環(huán)116，該內(nèi)側(cè)環(huán)116經(jīng)由接觸區(qū)域117與源電極108相連接。而且，通過將內(nèi)側(cè)環(huán)116固定為與源區(qū)104相同的電位，并將外側(cè)環(huán)113固定為與漏極相同的電位，能夠?qū)崿F(xiàn)有源區(qū)111的周圍區(qū)域的電場分布的均勻化和穩(wěn)定化。另外，在該內(nèi)側(cè)環(huán)116的外側(cè)形成有浮置環(huán)112，從P型阱103、116延伸出的耗盡層130越過浮置環(huán)112而向外側(cè)環(huán)113延伸，不會(huì)產(chǎn)生急劇的彎曲(130A表示不存在浮置環(huán)112的情況下的耗盡層)。由此能夠有效地緩和電場集中。

發(fā)明內(nèi)容
然而，在日本專利公開2006-344802號(hào)公報(bào)的半導(dǎo)體裝置中，在有源區(qū)111、即構(gòu)成FET的區(qū)域的最外周設(shè)置有內(nèi)側(cè)環(huán)116，該內(nèi)側(cè)環(huán)116和源區(qū)104的電位相同，因此存在當(dāng)對(duì)漏極與源極之間施加高電壓時(shí)經(jīng)由該第一導(dǎo)電型的區(qū)域而漏電流增大的問題，需要采取對(duì)策。另外，除了外側(cè)環(huán)113以外，還需要形成內(nèi)側(cè)環(huán)116和浮置環(huán)112，因此導(dǎo)致元件面積增大。本發(fā)明是鑒于上述實(shí)際情況而完成的，其目的在于減少施加高電壓時(shí)的漏電流。因此，根據(jù)本發(fā)明的一個(gè)方式，提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置在第一導(dǎo)電型的碳化娃基板即SiC基板內(nèi)至少具備一個(gè)晶體管單元(transistor cell),各個(gè)晶體管單 元具備第二導(dǎo)電型的阱區(qū)域(well region)，其形成在SiC基板的第一面上；源區(qū)，其形成在該阱區(qū)域內(nèi)，由第一導(dǎo)電型區(qū)域構(gòu)成；柵電極，其隔著上述柵極絕緣膜而形成；源電極，其形成為與上述源區(qū)相接觸；以及漏電極，其形成在SiC基板的第二面?zhèn)?，該半?dǎo)體裝置具備第二導(dǎo)電型區(qū)域，該第二導(dǎo)電型區(qū)域位于與該晶體管單元中的最外側(cè)單元的外側(cè)相鄰的位置，該第二導(dǎo)電型區(qū)域包圍該阱區(qū)域并且相對(duì)于柵電極和源電極中的任一個(gè)都絕緣。期望該第二導(dǎo)電型區(qū)域構(gòu)成環(huán)區(qū)域。期望構(gòu)成為該SiC基板在第一導(dǎo)電型的高濃度區(qū)域表面形成濃度更低的第一導(dǎo)電型的外延生長層，上述第二導(dǎo)電型區(qū)域和與該第二導(dǎo)電型區(qū)域最接近的晶體管單元之間的間隔小于阱區(qū)域下的外延生長層的厚度。期望構(gòu)成為形成為使上述第二導(dǎo)電型區(qū)域和與該第二導(dǎo)電型區(qū)域最接近的晶體管單元之間的間隔小于相鄰的晶體管單元之間的間隔。根據(jù)本發(fā)明的其它方式，提供一種半導(dǎo)體繼電器，其具備發(fā)光元件，其根據(jù)輸入信號(hào)來發(fā)光；光電二極管陣列，其接收該光來發(fā)電；充放電電路，其與光電二極管陣列并聯(lián)連接；以及輸出FET，其將柵極和源極與光電二極管陣列的兩端相連接，其中，具備上述SiCFET作為該輸出FET。發(fā)明的效果根據(jù)本發(fā)明，使與SiC-FET的源電極等電位的晶體管單元周圍的第二導(dǎo)電型區(qū)域?yàn)殡姼≈脿顟B(tài)(floating)，由此不對(duì)第二導(dǎo)電型區(qū)域與基板之間的pn結(jié)施加漏極與源極間的電壓。因而，能夠減少實(shí)質(zhì)性的pn結(jié)面積，從而能夠減少pn結(jié)的漏電量。另外，只要追加浮置區(qū)域即可，因此能夠減少占用面積，能夠?qū)崿F(xiàn)元件的小型化。


基于與如下的附圖一起提供的后述的優(yōu)選實(shí)施方式的說明能夠明確本發(fā)明的目的和特征。圖I是表示實(shí)施方式I的半導(dǎo)體繼電器的等效電路圖。圖2是表示構(gòu)成實(shí)施方式I的半導(dǎo)體繼電器的輸出元件的晶體管的單元配置的圖，圖2的(a)是芯片的上表面說明圖，圖2的(b)是主要部分的放大截面說明圖。圖3是表示SiC-MOSFET的制造工序的圖。圖4的(a)是表示實(shí)施方式I的將硅二極管進(jìn)行外部連接的輸出元件芯片的連接例的說明圖，圖4的(b)是圖4的(a)的等效電路圖。圖5是表示實(shí)施方式I的半導(dǎo)體繼電器的局部剖切立體圖。圖6是表示實(shí)施方式I的半導(dǎo)體繼電器的截面概要圖。圖7是表示在實(shí)施方式I的半導(dǎo)體繼電器中使用的輸出元件的變形例的等效電路圖。圖8是表示在實(shí)施方式2的半導(dǎo)體繼電器中使用的輸出元件的等效電路圖。圖9是表示現(xiàn)有例的半導(dǎo)體裝置的截面圖。
具體實(shí)施例方式下面，參照附圖詳細(xì)地說明本發(fā)明的實(shí)施方式。 (實(shí)施方式I)圖I是實(shí)施方式I的半導(dǎo)體繼電器的等效電路圖，圖2是表示構(gòu)成該半導(dǎo)體繼電器的輸出元件的晶體管的單元配置的圖，圖2的(a)是該晶體管芯片的上表面說明圖，圖2的(b)是主要部分的放大截面說明圖。本實(shí)施方式I的半導(dǎo)體繼電器使用了化合物半導(dǎo)體裝置、即SiC-MOSFET 31a、31b來作為構(gòu)成其輸出元件30的晶體管，在第一導(dǎo)電型、例如η型SiC基板I的第一面上形成多個(gè)晶體管單元TC來構(gòu)成輸出元件30。本發(fā)明的實(shí)施方式I的輸出元件的特征在于，具備作為第二導(dǎo)電型區(qū)域的P型耐壓保持區(qū)域3ρ，該P(yáng)型耐壓保持區(qū)域3ρ位于構(gòu)成晶體管單元TC中的最外側(cè)單元TC的P型阱區(qū)域3s的外側(cè)相鄰的位置，該P(yáng)型耐壓保持區(qū)域3p包圍該P(yáng)型阱區(qū)域3和3s、并且相對(duì)于柵電極7和源電極5中的任一個(gè)都絕緣。如圖2的(a)所示，該P(yáng)型耐壓保持區(qū)域3p以包圍晶體管單元TC的方式形成為環(huán)狀。S卩，如圖2的(a)和圖2的(b)所示，本發(fā)明的實(shí)施方式I的輸出元件30是在構(gòu)成晶體管單元TC的P型阱區(qū)域3中的最外層的P型阱區(qū)域3s的外側(cè)形成相同深度的P型耐壓保持區(qū)域3p而構(gòu)成的。而且，形成為作為第二導(dǎo)電型區(qū)域的P型耐壓保持區(qū)域3p與最外側(cè)(即，與P型耐壓保持區(qū)域3p最接近的)晶體管單元TC( S卩，最外側(cè)晶體管單元TC的P型阱區(qū)域3s)之間的間隔d小于這些P型阱區(qū)域3下的外延生長層的厚度tepi (d<tepi)。另外，形成為作為第二導(dǎo)電型區(qū)域的P型耐壓保持區(qū)域3p與構(gòu)成最外側(cè)晶體管單元TC的P型阱區(qū)域3s之間的間隔d小于相鄰的晶體管單元TC之間的間隔(即，相鄰的晶體管單元TC的阱區(qū)域3或者3s之間的間隔)dTr(d〈dTr)。在該晶體管單元TC的收縮部(括Λ部)50的一側(cè)形成柵極墊，在另一側(cè)形成源極墊。另外，在作為背面?zhèn)鹊牡诙嫔闲纬陕╇姌O9。除此以外，與慣例的晶體管單元同樣地形成本發(fā)明的實(shí)施方式I的晶體管單元TC，通過形成η型外延生長層2和P型阱區(qū)域3來形成該晶體管單元TC，其中，該η型外延生長層2通過外延生長而形成在期望濃度的η型SiC基板I的表面，該P(yáng)型阱區(qū)域3形成在該η型外延生長層2內(nèi)。而且，P型耐壓保持區(qū)域3ρ和P型阱區(qū)域3通過同一工序形成，深度也相同。每個(gè)晶體管單元TC包括第二導(dǎo)電型的阱區(qū)域3、3s，它們形成在上述SiC基板I的第一面上；源區(qū)4，其由形成在上述阱區(qū)域3、3s內(nèi)的第一導(dǎo)電型區(qū)域構(gòu)成；柵電極7，其隔著上述柵極絕緣膜6而形成；源電極5，其形成為與上述源區(qū)4接觸；以及漏電極9，其形成在上述SiC基板I的第二面?zhèn)?。另外，在該P(yáng)型阱區(qū)域3內(nèi)形成有作為η型區(qū)域的源區(qū)4，來作為第一導(dǎo)電型的雜質(zhì)區(qū)域。而且，在其上層隔著柵極絕緣膜6形成有柵電極7。該柵電極7形成為橫跨構(gòu)成相鄰的晶體管單元的P型阱區(qū)域3或者3s之間，對(duì)P型阱區(qū)域3或者3s的表面的溝道的形成進(jìn)行控制。并且，在其上層隔著作為絕緣膜8的例如氧化硅膜形成有源電極5。該絕緣膜8不僅覆蓋柵電極7，還覆蓋了除與源區(qū)4的接觸區(qū)域和芯片周緣部以外的整個(gè)基板表面。另外，在η型SiC基板I的背面?zhèn)?、即第二面?zhèn)刃?成有漏電極9。P是覆蓋基板表面的由聚酰亞胺膜等構(gòu)成的保護(hù)膜。根據(jù)該結(jié)構(gòu)，不對(duì)與柵電極7和源電極5絕緣的晶體管單元TC周圍的P型耐壓保持區(qū)域3ρ與基板之間的pn結(jié)施加漏極與源極間的電壓，由此能夠減少pn結(jié)的漏電流量，從而能夠?qū)崿F(xiàn)漏電流的減少。另外，只要在構(gòu)成晶體管單元TC的P型阱區(qū)域3中的最外層的P型阱區(qū)域3s的外側(cè)形成相同深度的P型耐壓保持區(qū)域3p即可，因此除了變更掩模圖案之外不需要任何附加工序。而且，P型耐壓保持區(qū)域3p與最外層的P型阱區(qū)域3s之間的間隔d小于這些P型阱區(qū)域3下的外延生長層的厚度t印i (d<tepi)，因此能夠在耗盡層到達(dá)高濃度的η型SiC基板I之前用耗盡層覆蓋P型耐壓保持區(qū)域3ρ。因而，能夠使耐壓盡可能接近使得耗盡層到達(dá)高濃度的基板的耐壓值。另外，P型耐壓保持區(qū)域3ρ與最外層的P型阱區(qū)域3s之間的間隔d小于相鄰的晶體管單元TC之間的間隔dTr (cKdTr)，因此能夠抑制由于離晶體管單元的距離變大而引起的耐壓下降。此外，在SiC的情況下，相對(duì)于耗盡層的彎曲(即，電場集中)有高耐受性，耐壓不易下降，因此能夠使P型耐壓保持區(qū)域3p浮置。并且，從布局方面來看，在P型耐壓保持區(qū)域3p中也不需要形成接觸，只要存在即可，因此不需要用于圖案形成的余量，其結(jié)果，能夠?qū)崿F(xiàn)芯片面積的減小或者有效元件表面積的增大。以如下方式制造該SiCMOSFET。首先，通過外延生長來在η+型SiC晶圓(基板I)表面形成比SiC晶圓的η濃度低的期望濃度的η型外延生長層2。然后，隔著掩模圖案R利用P型雜質(zhì)離子進(jìn)行離子注入，在惰性環(huán)境中通過1600° C左右的激活退火工序形成P型耐壓保持區(qū)域3ρ和晶體管單元的P型阱區(qū)域3、3s(圖3的(a))。接著，去除該掩模圖案R，再次形成掩模圖案，隔著該掩模圖案利用η型雜質(zhì)離子進(jìn)行離子注入，在惰性環(huán)境中通過1600° C左右的激活退火工序形成作為源區(qū)4的η型區(qū)域。而且之后，在通過熱氧化等形成作為柵極絕緣膜6的氧化硅膜等之后，通過CVD法形成多晶娃層，利用通過光刻法(photolithographic met hod)形成的掩模圖案進(jìn)行圖案化來形成柵電極7(圖3的(b))。然后，在其上層通過CVD法形成氧化硅膜8，進(jìn)一步使用掩模圖案進(jìn)行圖案化來形成接觸窗(圖3的(C))。之后，通過濺射法等在表面和背面形成鋁、鎳、銀等的金屬層，形成源電極5和漏電極9 (圖3的(d))。
然后，最后形成聚酰亞胺膜等來作為保護(hù)膜P，形成圖2所示的SiCMOSFET。接著說明將該SiC-MOSFET用作輸出元件的半導(dǎo)體繼電器。通過布線L以外部連接來將如圖4中示出的輸出元件的元件結(jié)構(gòu)那樣作為輸出元件30(30a、30b)的如下電路反向串聯(lián)連接該電路是將旁路用的硅(Si) 二極管40a和40b的陰極K分別與SiC-MOSFET 31a和31b的漏極D相連接、并且將硅二極管40a和40b的陽極A與SiCMOSFET的源極S相連接而成。圖4的(a)是表示實(shí)施方式I的將硅二極管進(jìn)行外部連接的輸出元件的連接例的說明圖，圖4的(b)是圖4的(a)的等效電路圖，在此僅示出了 SiCMOSFET 31a和硅二極管40a的一個(gè)單元，但同樣的單元如圖I所示那樣配設(shè)有兩個(gè)。此外，在此，在構(gòu)成輸出元件30a和30b的SiC-MOSFET 31a和31b上分別并聯(lián)連接有內(nèi)置的 SiC 體二極管(body diode) 32a 和 32b。即，如圖I所示，本實(shí)施方式的半導(dǎo)體繼電器包括發(fā)光元件10、光電轉(zhuǎn)換裝置20以及輸出元件30(30a、30b)。發(fā)光元件10包括具備第一輸入端子T I和第二輸入端子T2的 LED。而且，光電轉(zhuǎn)換裝置20包括與發(fā)光元件10的發(fā)光相應(yīng)地產(chǎn)生電動(dòng)勢并輸出電壓的光電二極管陣列21和對(duì)光電二極管陣列21的輸出電壓進(jìn)行充放電的充放電電路22。而且，通過對(duì)柵極施加光電二極管陣列21的輸出電壓,輸出兀件30被導(dǎo)通、截止。在此,輸出兀件30包括漏極與源極之間被導(dǎo)通、截止的兩個(gè)作為輸出元件的SiC-MO SFET 31a、31b，在SiC-MOSFET 31a、31b上分別并聯(lián)連接有由Si 二極管40a、40b構(gòu)成的保護(hù)元件。在此，SiC體二極管32a、32b是內(nèi)置二極管，是如圖4所示那樣形成在P型阱區(qū)域3與外延生長層2之間的pn結(jié)二極管。兩個(gè)SiC-MOSFET 31a、31b各自的柵極G與光電二極管陣列21的陽極端子A相連接，各自的源極在以反向串聯(lián)的方式互相連接之后與光電二極管陣列21的陰極端子相連接。另外，SiC-MOSFET 31a的漏極與第一輸出端子T3相連接，SiC-MOSFET 31b的漏極與第二輸出端子T4相連接。另外，圖5、圖6表示半導(dǎo)體繼電器的局部剖切立體圖和截面概要圖的一例。該半導(dǎo)體繼電器構(gòu)成為在引線框架15上安裝有發(fā)光元件(LED) 10、光電轉(zhuǎn)換裝置20以及輸出元件30，其中，該發(fā)光元件(LED) 10根據(jù)輸入信號(hào)點(diǎn)亮或熄滅，該光電轉(zhuǎn)換裝置20包括接收來自該發(fā)光元件10的光信號(hào)并通過光電轉(zhuǎn)換產(chǎn)生電動(dòng)勢的光電二極管陣列21和對(duì)由該光電二極管陣列21產(chǎn)生的電力進(jìn)行充放電的充放電電路22，該輸出元件30接受來自該光電轉(zhuǎn)換裝置20的輸出電壓的供給，包括SiC-MOSFET 3la、3Ib (以及內(nèi)置的SiC體二極管32a、32b)，當(dāng)SiC-MOSFET的柵極電壓達(dá)到設(shè)定電壓值時(shí)，SiC-MOSFET變?yōu)閷?dǎo)通狀態(tài)，使負(fù)載啟動(dòng)。在此，Tl、T 2是輸入端子，T3、T 4是輸出端子，100是樹脂封裝。如圖6所示，將發(fā)光元件10與光電轉(zhuǎn)換裝置20相對(duì)置地進(jìn)行安裝，以使來自發(fā)光元件10的光到達(dá)光電二極管陣列21。接著，對(duì)這樣構(gòu)成的實(shí)施方式I所涉及的半導(dǎo)體繼電器的動(dòng)作進(jìn)行說明。發(fā)光兀件10通過被輸入來自第一輸入端子T I和第二輸入端子T 2的輸入信號(hào)來發(fā)光并生成光信號(hào)。光電二極管陣列21通過接收發(fā)光元件10的光信號(hào)來在其兩端產(chǎn)生電動(dòng)勢并輸出電壓。充放電電路22將光電二極管陣列21的輸出電壓進(jìn)行充放電并施加到構(gòu)成輸出元件 30(30a、30b)的 SiC-MOSFET 31a、31b 的柵極。而且，當(dāng)對(duì) SiC-MOSFET 31a、31b 的柵極施加的光電二極管陣列21的輸出電壓大于閾值電壓Vth時(shí)，SiC-M0SFET31a、31b的漏極與源極之間被導(dǎo)通，第一輸出端子T3與第二輸出端子T4之間導(dǎo)通，從而繼電器被閉合。另一方面，在第一輸入端子T I和第二輸入端子T 2中，當(dāng)輸入信號(hào)斷開時(shí),來自充放電電路22的輸出電壓消失，構(gòu)成輸出元件的SiC-MOSFET 31、31b的漏極與源極之間被截止，第一輸出端子T3與第二輸出端子T4之間被切斷，從而繼電器斷開。使用于實(shí)施方式I的半導(dǎo)體繼電器的、構(gòu)成輸出元件30的半導(dǎo)體元件如上所述那樣漏電流小，能夠進(jìn)一步實(shí)現(xiàn)小型化。因此，即使在將保護(hù)元件外部連接的情況下也能夠保持為比較小型。在此，如圖I、圖4的(a)和(b)以及圖5所示，輸出元件30將SiC-MOSFET進(jìn)行反向串聯(lián)連接，經(jīng)由引線框架15的各引線端子將硅二極管40a、40b的芯片外部連接到各SiC-MOSFET，因此在能夠抑制在封裝100內(nèi)部SiC-MOSFET內(nèi)的寄生元件(SiC體二極管32a、32b)進(jìn)行動(dòng)作的同時(shí)連接旁路元件。(作為內(nèi)置的SiC體二極管32的SiC-pn 二極管的正向壓降Vf (大約3V)大于硅二極管的Vf (大約O. 6V)，因此當(dāng)從源極側(cè)⑴對(duì)漏極側(cè)(-)施加電壓時(shí)，在沒有硅二極管的情況下流向SiC-pn 二極管32a、32b的電流通過硅二極 管40a、40b被旁路。)其結(jié)果，能夠防止由于對(duì)S iC體pn 二極管通電而引起的SiC晶圓的晶體缺陷擴(kuò)大，能夠防止SiC-MOSFET的導(dǎo)通電阻增加。通過這樣，即使在重復(fù)使用時(shí)也能夠維持繼電器輸出觸點(diǎn)的可靠性。此外，考慮如下情況SiC體二極管32的動(dòng)作在對(duì)輸出元件30施加的電壓瞬間成為其耐壓以上時(shí)，例如導(dǎo)致SiCM0SFET31a的耐壓以上的施加電壓量還被施加到SiC-MOSFET 31b。在此，如果沒有連接硅二極管40b，則導(dǎo)致對(duì)SiC-MOSFET 31b的源極與漏極之間、即SiC體二極管32b的正向施加電壓。并且，除此之外，該半導(dǎo)體繼電器具有如下特征。I)使用外部連接的硅二極管作為保護(hù)元件，因此容易以簡單的結(jié)構(gòu)制造可靠性高的半導(dǎo)體裝置，由于利用光耦合，因此能夠?qū)⑤斎胼敵鲋g完全電分離。2)使用功率用的SiC-MOSFET作為負(fù)載側(cè)的開關(guān)，因此不會(huì)產(chǎn)生抖動(dòng)(chattering)、機(jī)械噪聲。在導(dǎo)通狀態(tài)下線性度高，因此能夠控制模擬信號(hào)。3)輸出電路是將FET進(jìn)行反向串聯(lián)連接而成的，因此能夠適于交流和直流兩用。此外，在上述實(shí)施方式中，作為輸出元件，使用了將兩個(gè)SiC-MOSFET 31a、31b進(jìn)行反向連接而得到的元件，但也可以如圖7所示那樣使用包括一個(gè)SiC-MOSFET 31的輸出元件30，并將該輸出元件30與一個(gè)Si 二極管40并聯(lián)連接。(實(shí)施方式2)作為本實(shí)施方式2的半導(dǎo)體裝置，也可以不附加構(gòu)成保護(hù)元件40 (參照?qǐng)DI)的旁路用的半導(dǎo)體元件，而如圖8所示那樣僅由SiC-MOSFET 30a、30b來構(gòu)成，這是理所當(dāng)然的。除了不連接旁路用的半導(dǎo)體元件地形成這一點(diǎn)以外，與實(shí)施方式I中說明的半導(dǎo)體裝置相同，因此在此省略說明。此外，在實(shí)施方式I和實(shí)施方式2中說明了 SiCMOSFET，但并不限定于M0SFET，也能夠適用于肖特基柵(schottky gate)FET等使用了 SiC系的化合物半導(dǎo)體的FET。以上，說明了本發(fā)明的優(yōu)選的實(shí)施方式，但本發(fā)明并不限于這些特定的實(shí)施方式，在不脫離權(quán)利要求書的范圍的情況下能夠進(jìn)行各種變更和變形，這些變更和變形也屬于本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體裝置，在第一導(dǎo)電型的碳化硅基板即SiC基板內(nèi)至少具備一個(gè)晶體管單元， 上述晶體管單元各自具備第二導(dǎo)電型的阱區(qū)域，其形成在上述SiC基板的第一面上；源區(qū)，其形成在上述阱區(qū)域內(nèi)，由第一導(dǎo)電型區(qū)域構(gòu)成；柵電極，其隔著上述柵極絕緣膜而形成；源電極，其形成為與上述源區(qū)相接觸；以及漏電極，其形成在上述SiC基板的第二面?zhèn)蒛， 該半導(dǎo)體裝置具備第二導(dǎo)電型區(qū)域，該第二導(dǎo)電型區(qū)域位于與上述晶體管單元中的最外側(cè)單元的外側(cè)相鄰的位置，該第二導(dǎo)電型區(qū)域包圍該阱區(qū)域并且相對(duì)于上述柵電極和上述源電極中的任一個(gè)都絕緣。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于， 上述第二導(dǎo)電型區(qū)域構(gòu)成環(huán)區(qū)域。
3.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體裝置，其特征在于， 上述SiC基板在第一導(dǎo)電型的高濃度區(qū)域表面形成濃度更低的第一導(dǎo)電型的外延生長層， 上述第二導(dǎo)電型區(qū)域和與該第二導(dǎo)電型區(qū)域最接近的晶體管單元之間的間隔小于上述阱區(qū)域下的外延生長層的厚度。
4.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體裝置，其特征在于， 形成為使上述第二導(dǎo)電型區(qū)域和與該第二導(dǎo)電型區(qū)域最接近的晶體管單元之間的間隔小于相鄰的上述晶體管單元之間的間隔。
5.一種半導(dǎo)體繼電器，具備 發(fā)光元件，其根據(jù)輸入信號(hào)來發(fā)光； 光電二極管陣列，其接收該光來發(fā)電； 充放電電路，其與上述光電二極管陣列并聯(lián)連接；以及 作為輸出FET的根據(jù)權(quán)利要求I至4中的任一項(xiàng)所述的SiCFET，其將上述柵極和源極與光電二極管陣列的兩端相連接。
全文摘要
在第一導(dǎo)電型碳化硅(SiC)基板(1)內(nèi)至少具備一個(gè)晶體管單元。各個(gè)晶體管單元具備第二導(dǎo)電型的阱區(qū)域，其形成在上述SiC基板的第一面上；源區(qū)，其形成在上述阱區(qū)域內(nèi)，由第一導(dǎo)電型區(qū)域構(gòu)成；柵電極，其隔著上述柵極絕緣膜而形成；源電極，其形成為與上述源區(qū)相接觸；以及漏電極，其形成在上述SiC基板(1)的第二面?zhèn)?，其中，上述半?dǎo)體裝置具備第二導(dǎo)電型區(qū)域，該第二導(dǎo)電型區(qū)域位于與上述晶體管單元中的最外側(cè)單元的外側(cè)相鄰的位置，該第二導(dǎo)電型區(qū)域圍繞上述阱區(qū)域、并且相對(duì)于上述柵電極和上述源電極中的任一個(gè)都絕緣。
文檔編號(hào)H03K17/78GK102884626SQ201180022055
公開日2013年1月16日 申請(qǐng)日期2011年2月23日 優(yōu)先權(quán)日2010年6月3日
發(fā)明者岡田洋, 砂田卓也, 大森猛司 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社