專利名稱：數(shù)字鎖相環(huán)時(shí)鐘系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及可用于為電路系統(tǒng)生成時(shí)鐘的電子時(shí)鐘系統(tǒng)。特別地，本發(fā)明涉及可以使用數(shù)字鎖相環(huán)(DPLL)電路和基于分?jǐn)?shù)分頻器的數(shù)控振蕩器(DCO)生成高穩(wěn)定且高性能時(shí)鐘的時(shí)鐘系統(tǒng)。
背景技術(shù)：
數(shù)字鎖相環(huán)(DPLL)電路可以用于生成系統(tǒng)時(shí)鐘。DPLL可以基于參考輸入時(shí)鐘生成系統(tǒng)時(shí)鐘。當(dāng)DPLL在工作中失去參考輸入時(shí)鐘時(shí)，DPLL在保持(holdover)事件下工作。特定系統(tǒng)可能要求其系統(tǒng)時(shí)鐘即使在保持事件中也精確地工作。保持頻率精度可以按照一段時(shí)間內(nèi)最大的分?jǐn)?shù)頻率偏移和漂移來定義。本發(fā)明的受讓人Analog Device Inc.制造集成電路,所述集成電路包括直接數(shù)字 合成器(DDS)和數(shù)模轉(zhuǎn)換器(DAC)以在DPLL中實(shí)現(xiàn)數(shù)控振蕩器。數(shù)字控制字可以調(diào)整DDS來生成數(shù)字時(shí)鐘，所述數(shù)字時(shí)鐘被DAC轉(zhuǎn)換為模擬正弦波。然而，DDS+DAC的實(shí)現(xiàn)方式需要用于在DAC的輸出去除諧波的濾波器。該濾波器可能無(wú)法容易地制造在DPLL制造于其中的集成電路中，因此它設(shè)置為外部組件，這增加了時(shí)鐘系統(tǒng)的成本和復(fù)雜性。此外，DDS+DAC的設(shè)計(jì)需要比較器，該比較器用于將正弦波轉(zhuǎn)換為方波，以便該方波可以用作系統(tǒng)時(shí)鐘。這些額外的組件占用額外的空間并增加成本。因此，需要在保持事件期間持續(xù)且精確但消耗更少電力、花費(fèi)更少成本的高穩(wěn)定且高性能的時(shí)鐘系統(tǒng)。


圖1示出了依據(jù)本發(fā)明的示例實(shí)施例的數(shù)控振蕩器(DC0)。圖2示出了依據(jù)本發(fā)明的示例實(shí)施例的時(shí)鐘系統(tǒng)。圖3示出了依據(jù)本發(fā)明的示例實(shí)施例的另一時(shí)鐘系統(tǒng)。圖4示出了依據(jù)本發(fā)明的示例實(shí)施例的調(diào)整字處理器。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例可以提供數(shù)控振蕩器(DC0)，該數(shù)控振蕩器包括具有模數(shù)(M)的Σ-Δ調(diào)制器(SDM)、加法器和多模數(shù)分頻器(MMD)。SDM可以響應(yīng)控制信號(hào)，以生成在一時(shí)間段內(nèi)取平均的情況下具有由數(shù)字控制信號(hào)(F)確定的分?jǐn)?shù)值(F/M)的整數(shù)值的模式。加法器可以具有與SDM耦合的第一輸入和用于接收整數(shù)值(N)的第二輸入。MMD可以具有與加法器的輸出I禹合的控制輸入和與穩(wěn)定源時(shí)鐘I禹合的時(shí)鐘輸入，MMD基于出現(xiàn)在控制輸入的值對(duì)出現(xiàn)在輸入端的時(shí)鐘信號(hào)執(zhí)行整數(shù)分頻，其中所述分頻在一段時(shí)間內(nèi)取平均的情況下具有1/(N+F/M)的形式。本發(fā)明的實(shí)施例可以提供時(shí)鐘系統(tǒng)，該系統(tǒng)可以包括數(shù)字相位/頻率檢測(cè)器(DPFD)、緩沖器、包括Σ-Λ調(diào)制器(SDM)的數(shù)控振蕩器(DC0)、加法器、第一分頻器。DPFD可以具有用于參考輸入時(shí)鐘的第一輸入，用于反饋信號(hào)的第二輸入，DPFD生成表不參考輸入時(shí)鐘和反饋信號(hào)之間差值的輸出。緩沖器可以耦合到DPFD以便隨著時(shí)間存儲(chǔ)差值信號(hào)。Σ-Δ調(diào)制器(SDM)可以具有與緩沖器耦合的控制輸入。加法器可以具有與SDM和整數(shù)控制字源耦合的輸入。第一分頻器可以具有用于時(shí)鐘信號(hào)的輸入和與加法器耦合的控制輸入，DCO生成具有平均頻率的輸出時(shí)鐘信號(hào)，該平均頻率表示輸入時(shí)鐘信號(hào)的頻率除以(N+F/M)，其中N由整數(shù)控制字確定，F(xiàn)/M由SDM的輸出確定。系統(tǒng)時(shí)鐘也可以包括與DCO輸出時(shí)鐘信號(hào)耦合的第二分頻器，輸出反饋信號(hào)至DPFD。
具體實(shí)施例方式圖1示出了依據(jù)本發(fā)明的示例實(shí)施例的數(shù)控振蕩器100 (DCO)0 DC0100可以包括Σ-Δ調(diào)制器(SDM) 102、加法器104、以及多模數(shù)分頻器(MMD) 106。SDM102可以生成到加法器104的數(shù)字控制輸出。加法器104可以將外部提供的整數(shù)值N與來自SDM102的控制輸出相加以生成到MMD106的整數(shù)控制字?？刂谱挚梢栽谟蒘DM輸出確定的各種整數(shù)值之間變化，但在預(yù)定的時(shí)間段內(nèi)，控制字可以具有平均值N+F/M，其中N是外部提供的整數(shù)，F(xiàn)/ M是SDM的輸出的平均值。MMD106可以接收輸入時(shí)鐘信號(hào)Fin并依據(jù)加法器104輸出的值生成分頻的輸出時(shí)鐘信號(hào)Ftot。盡管MMD的瞬時(shí)操作是整數(shù)分頻器的操作，但是隨著時(shí)間經(jīng)過，輸出時(shí)鐘的頻率形式為Ftjut=Fin/ (N+F/Μ)。在圖1所示的示例實(shí)施例中，SDM102可以接收支配其操作的30比特控制字F。SDM示為將3比特整數(shù)值輸出到加法器，該整數(shù)值可以是例如_1，0，I和2的值。然而，SDM102不限于30比特到3比特的特定轉(zhuǎn)換。如圖所示，DC0100生成的Fqut時(shí)鐘可以輸入到SDM102作為給系統(tǒng)電路的驅(qū)動(dòng)時(shí)鐘。圖2示出了依據(jù)本發(fā)明的實(shí)施例的時(shí)鐘發(fā)生器200。時(shí)鐘發(fā)生器200可以包括正向信號(hào)通路和反饋信號(hào)通路以形成信號(hào)環(huán)路。沿著正向信號(hào)通路，時(shí)鐘發(fā)生器可以包括數(shù)字相位/頻率檢測(cè)器(DPFD) 202、數(shù)字環(huán)路濾波器(DLF) 204、緩沖器207、以及數(shù)控振蕩器(DC0)208。沿著反饋信號(hào)通路，時(shí)鐘系統(tǒng)可以包括分頻器216。DCO可以包括Σ-Λ調(diào)制器(SDM)210、加法器212、以及多模數(shù)分頻器(MMD)214。時(shí)鐘發(fā)生器200還可以包括開關(guān)206和開關(guān)控制器203。DPFD202可以包括兩個(gè)輸入端,其中第一輸入端接收參考輸入時(shí)鐘,第二輸入端從反饋信號(hào)通路接收反饋信號(hào)。DPFD202可以將參考輸入時(shí)鐘與反饋信號(hào)比較，以計(jì)算表示DPFD202的兩個(gè)輸入信號(hào)之間的相位和/或頻率差的差值信號(hào)。與DPFD202的輸出端耦合的DLF204可以正常接收差值信號(hào)并執(zhí)行差值信號(hào)的低通濾波以生成控制位。DLF204可以通過開關(guān)206耦合到緩沖器207。緩沖器207可以是即使在正向信號(hào)通路切斷時(shí)也能夠持續(xù)保持控制位的數(shù)據(jù)存儲(chǔ)裝置。緩沖器207可以存儲(chǔ)來自DLF204的多種輸出。例如，緩沖器207可以存儲(chǔ)當(dāng)前控制位或者在預(yù)定的時(shí)間段內(nèi)的控制位的平均值。DC0208可以具有與緩沖器207耦合以接收存儲(chǔ)在緩沖器中的控制位的控制輸入端，以及與穩(wěn)定源時(shí)鐘Fsys耦合的時(shí)鐘輸入端。在DC0208中，SDM210可以耦合到控制輸入端以便接收控制位并基于所提供的控制位生成數(shù)字字模式，其中數(shù)字字模式可以具有F/M的目標(biāo)平均值。加法器212可以耦合到SDM210，以接收時(shí)間平均的控制位并將一個(gè)常數(shù)與時(shí)間平均的控制位相加。MMD214可以具有與穩(wěn)定源時(shí)鐘Fsys耦合的時(shí)鐘輸入并具有與加法器212耦合以接收控制字的控制輸入。MMD214可以產(chǎn)生用Fsys除以控制字所代表的數(shù)的時(shí)鐘輸出。Fsys可以是穩(wěn)定源時(shí)鐘，意味著在保持事件期間當(dāng)參考輸入時(shí)鐘無(wú)效時(shí)，即當(dāng)其丟失或超出特定有效頻率范圍時(shí)，F(xiàn)sys仍可以向DC0208提供持續(xù)的時(shí)#Fsys。Fsys可以由高穩(wěn)定源時(shí)鐘提供，例如晶體振蕩器(XO)，溫度補(bǔ)償XO (TCXO)，或者烘箱控制XO (0CX0)。在特定環(huán)境下，F(xiàn)sys可以使用內(nèi)部倍頻器從高穩(wěn)定源時(shí)鐘合成以實(shí)現(xiàn)高頻穩(wěn)定源時(shí)鐘。這樣，來自DLF204的緩沖器的控制位可以調(diào)整DC0208 (或提供頻率調(diào)節(jié))以便為時(shí)鐘系統(tǒng)生成輸出時(shí)鐘。反饋信號(hào)通路可以包括設(shè)置在輸出時(shí)鐘和DPFD202的第二輸入端之間的分頻器216。在本發(fā)明的一個(gè)示例實(shí)施例中，分頻器216可以是整數(shù)分頻器(NI)，該整數(shù)分頻器將輸出時(shí)鐘的頻率除以整數(shù)NI。另選地，分頻器216可以是分?jǐn)?shù)分頻器，該分?jǐn)?shù)分頻器可以將輸出時(shí)鐘的頻率除以一個(gè)分?jǐn)?shù)。輸出時(shí)鐘可以經(jīng)由反饋信號(hào)通路提供給DPFD202來與參考 輸入時(shí)鐘進(jìn)行比較，以便參考輸入時(shí)鐘和輸出時(shí)鐘之間的差值可以在正常工作中用于控制DC0208。開關(guān)206可以沿正向信號(hào)通路設(shè)置在緩沖器前面的地方，并由開關(guān)控制器203基于參考輸入時(shí)鐘的狀態(tài)控制。在優(yōu)選的實(shí)施例中，開關(guān)206可以耦合在DLF204和緩沖器207之間。然而，開關(guān)206不限于在此特定位置，并且它可以為了相同的結(jié)果而設(shè)置在電路的其它部分。例如，在一個(gè)實(shí)施例中，開關(guān)206可以設(shè)置在DPFD202和DLF204之間。這樣，開關(guān)控制器203可以使得開關(guān)206在到DPFD202的第一輸入端的參考輸入時(shí)鐘有效的正常操作期間閉合。然而，如果當(dāng)參考輸入時(shí)鐘變成無(wú)效時(shí)保持事件發(fā)生，參考輸入時(shí)鐘的缺失可能使得開關(guān)控制器斷開開關(guān)206并因此切斷正向信號(hào)通路。然而，存儲(chǔ)在緩沖器中的控制位仍然可以維持它們的值并將控制位提供給DC0208。由于緩沖器中保持的控制位可以維持向DC0208提供穩(wěn)定控制位，即使在保持事件期間也能維持持續(xù)的輸出時(shí)鐘。圖3示出了依據(jù)本發(fā)明的實(shí)施例的另一時(shí)鐘系統(tǒng)。時(shí)鐘系統(tǒng)300可以包括正向信號(hào)通路和反饋信號(hào)通路以形成環(huán)路。由正向信號(hào)通路和反饋信號(hào)通路形成的環(huán)路的輸出可以是持續(xù)的數(shù)字時(shí)鐘信號(hào)(Fd。。)。此外，時(shí)鐘系統(tǒng)300可以包括模擬PLL (模擬PLL2)以對(duì)Fdco濾波，從而去除Fd。。中含有的抖動(dòng)。時(shí)鐘系統(tǒng)的正向信號(hào)通路可以包括第一整數(shù)分頻器302、時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)304、以及數(shù)字相位及頻率檢測(cè)器(DPFD)308。正向信號(hào)通路可以進(jìn)一步包括數(shù)字環(huán)路濾波器(DLF)309、開關(guān)310、調(diào)整字處理器312、以及如圖1所示(帶不同標(biāo)記)的DC0313，該DCO可以包括Σ-Λ調(diào)制器(SDM) 314、加法器316、以及多模數(shù)分頻器(MMD) 318。開關(guān)310可以由開關(guān)控制器303基于參考輸入時(shí)鐘是否可用來控制。開關(guān)控制器303也可以將控制信號(hào)提供給調(diào)整字處理器312來控制它的工作。反饋信號(hào)通路可以包括第二整數(shù)分頻器326和第二時(shí)間-數(shù)字轉(zhuǎn)換器(TDC) 328。時(shí)鐘系統(tǒng)300還可以包括晶體振蕩器(XO) 320、另選的倍頻器(PLL3) 322、以及復(fù)用器324來一起提供穩(wěn)定的源時(shí)鐘。時(shí)鐘系統(tǒng)還可以包括模擬PLL (PLL2) 334和倍頻器336，用于最終輸出時(shí)鐘的濾波和倍頻。沿著正向信號(hào)通路從上游到下游，第一整數(shù)分頻器302可以與參考輸入時(shí)鐘耦合，以將參考輸入時(shí)鐘的頻率除以預(yù)定的整數(shù)值。與第一整數(shù)分頻器302耦合的第一TDC304可以將參考輸入時(shí)鐘轉(zhuǎn)換為數(shù)字參考輸入時(shí)鐘。DPFD308可以具有兩個(gè)輸入端，以接收兩個(gè)數(shù)字信號(hào)，從而在DPFD308進(jìn)行比較。DPFD308的第一輸入端可以與第一 TDC304耦合，DPFD308的第二輸入端可以與反饋信號(hào)通路耦合以接收反饋信號(hào)。DPFD308可以在輸出端輸出差值信號(hào)，該差值信號(hào)表示數(shù)字參考輸入時(shí)鐘和反饋信號(hào)之間的相位/頻率的差。DPFD308的輸出可以耦合到DLF309，該DLF309可以對(duì)差值信號(hào)執(zhí)行低通濾波以生成調(diào)整字作為對(duì)DC0313的控制位。正向信號(hào)通道可以進(jìn)一步包括與DLF309的輸出端耦合的開關(guān)310。開關(guān)310可以由開關(guān)控制器303基于參考輸入時(shí)鐘的狀態(tài)來控制。開關(guān)控制器303可以使得開關(guān)310在當(dāng)參考輸入時(shí)鐘對(duì)時(shí)鐘系統(tǒng)300可用的正常操作期間接合。然而，如果當(dāng)參考輸入時(shí)鐘變成無(wú)效時(shí)保持事件發(fā)生，開關(guān)控制器303可以使得開關(guān)310從調(diào)整字處理器312斷開DLF309。調(diào)整字處理器312可以與DLF309的輸出相對(duì)地耦合到開關(guān)310。調(diào)整字處理器312可以是能帶功能配置的控制器裝置。圖4示出了依據(jù)本發(fā)明的示例實(shí)施例的示例調(diào)整字處理器。參考圖4，調(diào)整字處理器312可以包括數(shù)據(jù)存儲(chǔ)及平均元件(DSAE) 340和復(fù)用器342。在一個(gè)實(shí)施例中，DSAE340可以是存儲(chǔ)器，該存儲(chǔ)器存儲(chǔ)來自DLF309的輸出并且/或者計(jì)算DLF的輸出在一段時(shí)間內(nèi)的平均值。調(diào)整字處理器的數(shù)據(jù)輸入可以在外部耦合到開關(guān)310并且在內(nèi)部耦合到DSAE340的輸入和復(fù)用器342的第一輸入。DSAE340的輸出可以耦合到復(fù)用器342的第二輸入。調(diào)整字處理器312還可以具有控制輸入，該控制輸入可以在外部耦合到開關(guān)控制器303來接收控制信號(hào)，并且在內(nèi)部耦合到復(fù)用器342的控制引腳。于是，在正常操作期間，開關(guān)控制器303可以使得開關(guān)310接合，并且使復(fù)用器342的輸出連接到其第一輸入。這樣，DLF的輸出可以直接饋送給DCO且同時(shí)被存儲(chǔ)以及/或者在DSAE340處取平均。然而，如果保持事件發(fā)生，開關(guān)控制器303可能使得開關(guān)310斷開，且大約在同時(shí)，使得復(fù)用器342的輸出連接到其第二輸入。這樣，正向信號(hào)通路被斷開的開關(guān)310切斷。然而，DCO仍可以通過復(fù)用器342的第二輸入來接收存儲(chǔ)在DSAE340中的存儲(chǔ)的或平均的控制位。也可以提供調(diào)整字處理器312用來基于過濾的誤差來調(diào)整DC0313的響應(yīng)。例如，可以將多種非線性響應(yīng)曲線載入到調(diào)整字處理器312的DSAE340中來實(shí)現(xiàn)期望的響應(yīng)。在這方面，DSAE340可以存儲(chǔ)一個(gè)或多個(gè)轉(zhuǎn)換表格，該表格可以通過來自DLF309的過濾的誤差信號(hào)來索引。此外，調(diào)整字處理器312可以包括處理器(未示出)，該處理器配置有直接計(jì)算來自DLF309的過濾的誤差的響應(yīng)的算法。如類似于以上結(jié)合圖1所描述的，DC0313可以耦合到調(diào)整字處理器312。DC0313的SDM314可以接收控制位并調(diào)制控制位以產(chǎn)生調(diào)制的控制位(F/M)，該控制位可以在加法器316與整數(shù)N相加以便生成給MMD318的控制位(F/M+N)。DC0313的MMD318也可以接收在保持事件期間可以不被中斷的穩(wěn)定源時(shí)鐘。穩(wěn)定的X0320可以生成時(shí)鐘信號(hào)，該時(shí)鐘信號(hào)可以被PLL3322倍頻或者另選地可以直接饋送給復(fù)用器324，穩(wěn)定源時(shí)鐘Fin可以通過該復(fù)用器來提供給MMD318。DC0313的輸出Fd。。(或者正向及反饋環(huán)路的輸出)可以由控制位控制，或者 Fdra=Fin/(F/M+N)。反饋信號(hào)通路可以耦合在DC0313的輸出端和DPFD308的第二輸入端之間。沿著反饋信號(hào)通路，第二整數(shù)分頻器326可以耦合到DC0313的輸出以將Fd。。的頻率除以一個(gè)整數(shù)。第二 TDC328可以耦合到第二整數(shù)分頻器以將時(shí)鐘Fd。。轉(zhuǎn)換為數(shù)字反饋時(shí)鐘信號(hào)。
在本發(fā)明的一個(gè)實(shí)施例中，可以在第一 TDC304和DPFD308之間設(shè)置可選的第一分?jǐn)?shù)分頻器306，并且可以在第二 TDC330和DPFD308之間設(shè)置可選的第二分?jǐn)?shù)分頻器330。在正常操作期間，參考輸入時(shí)鐘可以提供給時(shí)鐘系統(tǒng)的正向信號(hào)通路。DPFD308可以比較參考輸入時(shí)鐘和反饋信號(hào)之間頻率和/或相位的差值來生成數(shù)字差值信號(hào)，該數(shù)字差值信號(hào)可以被DLF309轉(zhuǎn)換為調(diào)整字(TWl)的序列。開關(guān)310可以接合，從而使得DLF309的輸出可以直接提供給調(diào)整字處理器312。調(diào)整字處理器312可 以標(biāo)準(zhǔn)化TWl來生成控制位(TW2)。調(diào)整字處理器312的輸出緩沖器可以基于差值信號(hào)定期以新的控制位(TW2)更新?？刂莆豢梢愿鶕?jù)Fdra=Fin/(N+F/Μ)來確定Fd。。和Fin之間的頻率比，其中F是控制位Tff20 Fd。。一方面可以通過第二整數(shù)分頻器326、第二 TDC328以及可選地通過第二數(shù)字分?jǐn)?shù)分頻器330來提供反饋信號(hào)給DPFD308，以便與參考輸入時(shí)鐘進(jìn)行比較。Fd。。也可以通過模擬PLL2和倍頻器334提供系統(tǒng)時(shí)鐘給電路系統(tǒng)(未示出)。模擬PLL2334可以包括高頻壓控振蕩器(VCO)來將DCO輸出提高至更高頻率。模擬PLL2334也可以對(duì)DCO輸出提供噪聲濾波。如果保持事件發(fā)生，參考輸入時(shí)鐘可能丟失。此丟失可能使得開關(guān)控制器303斷開開關(guān)310以切斷正向信號(hào)通路。然而，調(diào)整字處理器312的DSAE340可以保持其當(dāng)前控制位(或存儲(chǔ)的控制位的平均值)并給DC0313提供穩(wěn)定的控制位，因此DCO的輸出Fd。。仍可以是穩(wěn)定且精確的。由于控制位是數(shù)字存儲(chǔ)的，因此它們高度穩(wěn)定且對(duì)溫度變化較不敏感。這樣，時(shí)鐘系統(tǒng)300即使在保持事件期間也可以提供持續(xù)且精確的Fd。。。前述實(shí)施例提供了時(shí)鐘發(fā)生系統(tǒng)，該時(shí)鐘發(fā)生系統(tǒng)以多種非整數(shù)轉(zhuǎn)換因子執(zhí)行對(duì)參考時(shí)鐘信號(hào)的頻率轉(zhuǎn)換，并且即使在參考時(shí)鐘暫時(shí)變成無(wú)效的保持事件期間該系統(tǒng)也可工作。此外，該時(shí)鐘系統(tǒng)能夠以數(shù)量減少的外部部件，如外部濾波器，在普通集成電路中制造。這樣，當(dāng)時(shí)鐘與其它處理系統(tǒng)(未示出)集成時(shí)，該時(shí)鐘系統(tǒng)以低集成成本生成精確時(shí)鐘。本領(lǐng)域技術(shù)人員可以從前述描述中認(rèn)識(shí)到，本發(fā)明能夠以多種形式實(shí)施，且多種實(shí)施例可以單獨(dú)或組合實(shí)施。因此，盡管本發(fā)明的實(shí)施例結(jié)合其特定示例來描述，本發(fā)明的實(shí)施例和/或方法的真正范圍不應(yīng)依此限制，這是因?yàn)樵诒绢I(lǐng)域技術(shù)人員學(xué)習(xí)了附圖、說明書和以下權(quán)利要求后，其它更改對(duì)于他們將變得顯而易見。
權(quán)利要求
1.一種數(shù)控振蕩器(DC0),包括具有模數(shù)(M)的Σ-Λ調(diào)制器(SDM)，所述SDM響應(yīng)于數(shù)字控制信號(hào)(F)，生成在一時(shí)間段內(nèi)取平均的情況下具有由所述控制信號(hào)確定的分?jǐn)?shù)值(F/M)的整數(shù)值的模式；加法器，所述加法器具有與所述SDM耦合的第一輸入和用于接收整數(shù)值(N)的第二輸入；以及多模數(shù)分頻器(MMD)，所述MMD具有與所述加法器的輸出耦合的控制輸入和與源時(shí)鐘耦合的時(shí)鐘輸入端，所述MMD基于出現(xiàn)在所述控制輸入的值對(duì)出現(xiàn)在時(shí)鐘輸入的時(shí)鐘信號(hào)執(zhí)行整數(shù)分頻，其中在一時(shí)間段內(nèi)取平均的情況下，所述分頻具有1/(N+F/M)的形式。
2.如權(quán)利要求1所述的數(shù)控振蕩器，其中所述F是存儲(chǔ)在緩沖器中的值，F(xiàn)與從所述 MMD的輸出得到的反饋時(shí)鐘信號(hào)和參考時(shí)鐘信號(hào)之間的差值關(guān)聯(lián)。
3.如權(quán)利要求2所述的數(shù)控振蕩器，其中所述差值由數(shù)字相位/頻率檢測(cè)器(DPFD)生成。
4.如權(quán)利要求2所述的數(shù)控振蕩器，其中F的值在所述參考時(shí)鐘信號(hào)有效時(shí)隨時(shí)間更新。
5.如權(quán)利要求2所述的數(shù)控振蕩器，其中當(dāng)參考輸入信號(hào)無(wú)效時(shí)，F(xiàn)的值保持為存儲(chǔ)在所述緩沖器中的當(dāng)時(shí)的值或者在預(yù)定的時(shí)間段內(nèi)存儲(chǔ)的值的平均值。
6.—種時(shí)鐘系統(tǒng),包括數(shù)字相位/頻率檢測(cè)器(DPFD)，所述DPFD具有用于參考時(shí)鐘的第一輸入和用于反饋時(shí)鐘的第二輸入，所述DPFD生成表示在所述參考時(shí)鐘和所述反饋時(shí)鐘之間的差值的輸出； 緩沖器，所述緩沖器耦合到所述DPFD以隨著時(shí)間存儲(chǔ)所述差值信號(hào)；數(shù)控振蕩器(DC0)，包括Σ-Δ調(diào)制器(SDM)，所述SDM具有與緩沖器耦合的控制輸入，加法器，所述加法器具有與所述SDM和整數(shù)控制字的源耦合的輸入，以及第一分頻器，所述第一分頻器具有用于源時(shí)鐘信號(hào)的時(shí)鐘輸入和與所述加法器耦合的控制輸入，所述DCO生成輸出時(shí)鐘信號(hào)，所述輸出時(shí)鐘信號(hào)具有表示所述源時(shí)鐘信號(hào)的頻率除以(N+F/M)的平均頻率，其中N由所述整數(shù)控制字確定，F(xiàn)/M由所述SDM的輸出確定； 以及第二分頻器，所述第二分頻器耦合到所述DCO的輸出時(shí)鐘信號(hào)，向所述DPFD輸出反饋時(shí)鐘。
7.如權(quán)利要求6所述的時(shí)鐘系統(tǒng)，進(jìn)一步包括設(shè)置在所述DPFD和所述緩沖器之間用于對(duì)DPFD的輸出進(jìn)行低通濾波的數(shù)字環(huán)路濾波器。
8.如權(quán)利要求6所述的時(shí)鐘系統(tǒng)，其中所述分頻器是整數(shù)分頻器或分?jǐn)?shù)分頻器。
9.如權(quán)利要求6所述的時(shí)鐘系統(tǒng)，其中源時(shí)鐘即使在所述參考時(shí)鐘無(wú)效時(shí)對(duì)所述DCO 也是有效輸入。
10.如權(quán)利要求6所述的時(shí)鐘系統(tǒng)，進(jìn)一步包括信號(hào)檢測(cè)器，所述信號(hào)檢測(cè)器用于識(shí)別所述參考時(shí)鐘無(wú)效的時(shí)間，其中所述緩沖器通過開關(guān)耦合到所述DPFD，當(dāng)所述參考時(shí)鐘無(wú)效時(shí)所述開關(guān)在所述信號(hào)檢測(cè)器的控制下將所述緩沖器從所述DPFD斷開。
11.如權(quán)利要求10所述的時(shí)鐘系統(tǒng)，其中當(dāng)所述開關(guān)將所述緩沖器從所述DPFD斷開時(shí)，所述緩沖器保持存儲(chǔ)在所述緩沖器中的當(dāng)時(shí)的值或者在一時(shí)間段內(nèi)存儲(chǔ)的值的平均值。
12.如權(quán)利要求6所述的時(shí)鐘系統(tǒng)，進(jìn)一步包括與所述DCO的輸出耦合的鎖相環(huán)路，用于倍增DCO輸出時(shí)鐘的頻率。
13.—種時(shí)鐘系統(tǒng),包括正向信號(hào)通路，包括數(shù)字相位/頻率檢測(cè)器(DPFD)，所述DPFD具有與參考輸入時(shí)鐘耦合的第一輸入、和用于反饋信號(hào)的第二輸入，所述DPFD生成表示第一和第二輸入之間的相位/頻率差值的差值信號(hào);控制器，所述控制器與所述DPFD耦合以按比例調(diào)節(jié)所述差值信號(hào)并在數(shù)據(jù)存儲(chǔ)及平均元件(DSAE)中存儲(chǔ)按比例調(diào)節(jié)的差值信號(hào)作為控制位；以及數(shù)控振蕩器(DC0)，包括Σ-Δ調(diào)制器(SDM)，所述SDM具有與緩沖器耦合的控制輸入，加法器，所述加法器具有與所述SDM和整數(shù)控制字的源耦合的輸入，以及第一分頻器，所述第一分頻器具有用于時(shí)鐘信號(hào)的時(shí)鐘輸入和與所述加法器耦合的控制輸入，所述DCO生成輸出時(shí)鐘信號(hào)，所述輸出時(shí)鐘信號(hào)具有表示所述輸入時(shí)鐘信號(hào)的頻率除以(N+F/M)的平均頻率，其中N由所述整數(shù)控制字確定，F(xiàn)/M由所述SDM的輸出確定； 以及反饋信號(hào)通路，所述反饋信號(hào)通路耦合到DCO輸出，所述反饋信號(hào)通路包括第二分頻器，所述第二分頻器用于將反饋信號(hào)提供至所述DPFD。
14.如權(quán)利要求13所述的時(shí)鐘系統(tǒng)，其中所述正向信號(hào)通路進(jìn)一步包括設(shè)置在所述參考輸入時(shí)鐘和所述DPFD的第一輸入端之間的第一時(shí)間-數(shù)字轉(zhuǎn)換器(TDC);以及所述反饋信號(hào)通路進(jìn)一步包括設(shè)置在所述分頻器和所述DPFD的第二輸入端之間的第二TDC。
15.如權(quán)利要求14所述的時(shí)鐘系統(tǒng)，其中所述第二分頻器是整數(shù)或分?jǐn)?shù)分頻器，所述正向信號(hào)通路進(jìn)一步包括設(shè)置在所述參考輸入時(shí)鐘和所述DPFD的第一輸入端之間的分?jǐn)?shù)分頻器，以及所述反饋信號(hào)通路進(jìn)一步包括設(shè)置在所述第二分頻器和所述DPFD的第二輸入端之間的分?jǐn)?shù)分頻器。
16.如權(quán)利要求13所述的時(shí)鐘系統(tǒng)，其中所述正向信號(hào)通路進(jìn)一步包括設(shè)置在所述 DPFD的輸出端和所述控制器之間的數(shù)字環(huán)路濾波器。
17.如權(quán)利要求13所述的時(shí)鐘系統(tǒng)，進(jìn)一步包括與所述DCO的輸出耦合的鎖相環(huán)路，用于倍增所述DCO的輸出時(shí)鐘的頻率以及濾除噪聲。
18.如權(quán)利要求13所述的時(shí)鐘系統(tǒng)，其中對(duì)所述DCO的時(shí)鐘輸入即使在所述參考輸入時(shí)鐘丟失時(shí)也提供給所述第一分頻器。
19.如權(quán)利要求13所述的時(shí)鐘系統(tǒng)，其中對(duì)所述DCO的時(shí)鐘輸入在提供給所述第一分頻器前被倍頻。
20.如權(quán)利要求13所述的時(shí)鐘系統(tǒng)，進(jìn)一步包括信號(hào)檢測(cè)器，所述信號(hào)檢測(cè)器用于識(shí)別所述參考輸入時(shí)鐘無(wú)效的時(shí)間，其中所述控制器通過開關(guān)耦合到所述DPFD，當(dāng)所述參考輸入時(shí)鐘無(wú)效時(shí)所述開關(guān)在所述信號(hào)檢測(cè)器的控制下將所述控制器從所述DPFD斷開。
21.如權(quán)利要求20所述的時(shí)鐘系統(tǒng)，其中當(dāng)所述開關(guān)將所述控制器從所述DPFD斷開時(shí)，所述DSAE保持存儲(chǔ)在所述DSAE中的當(dāng)時(shí)的控制位或者在一時(shí)間段內(nèi)存儲(chǔ)的值的平均值。
22.—種時(shí)鐘發(fā)生方法,包括響應(yīng)于隨時(shí)間變化的控制信號(hào)對(duì)第一時(shí)鐘信號(hào)分頻以生成輸出時(shí)鐘信號(hào)，所述控制信號(hào)采用隨著時(shí)間平均為由N+F/M所表示的值的整數(shù)值，其中N是整數(shù)值，F(xiàn)/M是分?jǐn)?shù)值； 通過以下步驟生成所述隨時(shí)間變化的控制信號(hào)隨著時(shí)間比較所述輸出時(shí)鐘信號(hào)相對(duì)于參考時(shí)鐘信號(hào)的表不;隨著時(shí)間存儲(chǔ)所述比較的結(jié)果，所存儲(chǔ)的結(jié)果確定F的值，以及向Σ-Λ調(diào)制器輸出所存儲(chǔ)的結(jié)果，所述Σ-Λ調(diào)制器生成隨著時(shí)間平均為F/M分?jǐn)?shù)值的整數(shù)輸出。
23.如權(quán)利要求22所述的方法，進(jìn)一步包括，在所述參考時(shí)鐘信號(hào)無(wú)效的時(shí)段期間，使用保持模式，其中所述控制信號(hào)保持在當(dāng)時(shí)的值或者在一時(shí)間段內(nèi)存儲(chǔ)的值的平均值，以及所述分頻使用所保持的控制信號(hào)值執(zhí)行。
24.如權(quán)利要求23所述的方法，進(jìn)一步包括，當(dāng)所述參考時(shí)鐘在無(wú)效后變成有效時(shí)，解除所述保持模式，其中恢復(fù)所述隨時(shí)間變化的控制信號(hào)的正常操作。
25.—種時(shí)鐘系統(tǒng),包括數(shù)字相位/頻率檢測(cè)器(DPFD)，所述DPFD具有用于參考時(shí)鐘的第一輸入和用于反饋時(shí)鐘的第二輸入，所述DPFD生成表示所述參考時(shí)鐘和所述反饋時(shí)鐘之間的差值的輸出； 緩沖器，所述緩沖器耦合到所述DPFD以隨著時(shí)間存儲(chǔ)差值信號(hào)；開關(guān)，所述開關(guān)在所述參考時(shí)鐘丟失時(shí)將所述緩沖器從所述DPFD斷開；數(shù)控振蕩器(DC0)，具有與所述緩沖器耦合的第一輸入和與源時(shí)鐘耦合的第二輸入，所述DCO生成輸出時(shí)鐘信號(hào)；以及分頻器，所述分頻器與所述DCO的輸出耦合，向所述DPFD輸出反饋時(shí)鐘。
26.如權(quán)利要求25所述的時(shí)鐘系統(tǒng)，其中所述DCO包括Σ-Δ調(diào)制器(SDM)，響應(yīng)于來自所述緩沖器的累積值，生成在一時(shí)間段內(nèi)取平均的情況下具有由所述累積值確定的分?jǐn)?shù)值(F/M)的整數(shù)值的模式；加法器，所述加法器具有與所述SDM耦合的第一輸入和用于接收整數(shù)值(N)的第二輸入；以及多模數(shù)分頻器(MMD)，所述MMD具有與所述加法器的輸出耦合的控制輸入以及與源時(shí)鐘耦合的時(shí)鐘輸入端，所述MMD基于出現(xiàn)在所述控制輸入處的值對(duì)出現(xiàn)在所述時(shí)鐘輸入處的時(shí)鐘信號(hào)執(zhí)行整數(shù)分頻，其中所述分頻在一時(shí)間內(nèi)段取平均的情況下具有1/(N+F/M)的形式。
27.如權(quán)利要求26所述的時(shí)鐘系統(tǒng)，其中所述源時(shí)鐘包含在普通集成電路中作為所述時(shí)鐘系統(tǒng)。
28.如權(quán)利要求25所述的時(shí)鐘系統(tǒng)，其中所述時(shí)鐘系統(tǒng)包含在普通集成電路中。
29.如權(quán)利要求25所述的時(shí)鐘系統(tǒng)，進(jìn)一步包括與所述DCO的時(shí)鐘輸出耦合的倍頻 PLL，用于倍增頻率和濾除噪聲。
全文摘要
一種時(shí)鐘系統(tǒng)，包括數(shù)字相位/頻率檢測(cè)器(DPFD)、緩沖器、包含Σ-Δ調(diào)制器(SDM)的數(shù)控振蕩器(DCa)、加法器、第一分頻器。DPFD可以具有用于參考輸入時(shí)鐘的第一輸入和用于反饋信號(hào)的第二輸入，DPFD生成表示參考輸入時(shí)鐘和反饋信號(hào)之間的差值的輸出。緩沖器可以耦合到DPFD以隨著時(shí)間累積差值信號(hào)。Σ-Δ調(diào)制器(SDM)可以具有與緩沖器耦合的控制輸入。加法器可以具有與(SDM)和整數(shù)控制字源耦合的輸入。
文檔編號(hào)H03L7/00GK103004096SQ201180035286
公開日2013年3月27日 申請(qǐng)日期2011年6月15日 優(yōu)先權(quán)日2010年7月19日
發(fā)明者祝丹, R·P·尼爾松, T·佩特哈特哈, W·帕爾梅爾, J·卡維, 鄭子蔚 申請(qǐng)人:美國(guó)亞德諾半導(dǎo)體公司